JP4837560B2 - 検査パッド構造を有する集積回路およびその製造方法 - Google Patents

検査パッド構造を有する集積回路およびその製造方法 Download PDF

Info

Publication number
JP4837560B2
JP4837560B2 JP2006522572A JP2006522572A JP4837560B2 JP 4837560 B2 JP4837560 B2 JP 4837560B2 JP 2006522572 A JP2006522572 A JP 2006522572A JP 2006522572 A JP2006522572 A JP 2006522572A JP 4837560 B2 JP4837560 B2 JP 4837560B2
Authority
JP
Japan
Prior art keywords
pad
module
functional block
test
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006522572A
Other languages
English (en)
Other versions
JP2007501522A5 (ja
JP2007501522A (ja
Inventor
トラン、ツー−アン
ケイ. エグチ、リチャード
アール. ハーパー、ピーター
リー、チュ−チャン
エム. ウィリアムス、ウィリアム
ヨン、ロイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007501522A publication Critical patent/JP2007501522A/ja
Publication of JP2007501522A5 publication Critical patent/JP2007501522A5/ja
Application granted granted Critical
Publication of JP4837560B2 publication Critical patent/JP4837560B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31715Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3187Built-in tests
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、パッケージ化した集積回路に関し、更に特定すれば、ワイヤボンディング用であり、かつ検査用機能ブロックを有する集積回路に関する。
集積回路の製造において、電気回路を有する半導体ダイを構成部品パッケージ上のピンに接続するために用いるには、ワイヤ・ボンディングが、非常に定評のある方法である。集積回路の製造においては、構成部品の組立を完了する前に、半導体ダイの機能性を検査することが一般的な慣行となっている。「プローブ検査」は、半導体を検査するために用いられるそのような方法の1つであり、ダイ上のパッドを接合するための機械的および電気的インターフェースとして、プローブ・コンタクトを用いる。
検査プローブによる検査を含む検査は、検査を実行するのに要する時間において重要になり得る。この検査時間を最小化することが望ましい。検査時間を短縮可能する1つの方法は、ウェハ上にある多数のダイを同時に検査することである。このダイの並行検査は有効であるが、近年のディープ・サブミクロン(deep sub-micron) 半導体技術の特徴であるボンド・パッド外形の縮小により、一層困難となっている。ボンド・パッド外形の縮小は、小型化したボンド・パッド上に小型化したワイヤ・ボンドを形成し、更にボンド・パッド間を隔てている距離も短縮することを含む。ボンド・パッドの中心間の距離をピッチと呼ぶ。技術の発展に伴ってピッチおよびボンド・パッド・サイズが縮小するに連れて、ロバストな並行プローブ検査に対する課題が増加している。ボンド・パッドが小さい程、プローブ・チップ・ニードルも小さくなければならず、プローブ・カードの製作および維持に課題が生ずる。並行プローブ検査の要望により、カンチレバー型プローブ・ニードルの長さが増大し、このためにボンド・パッドの位置を正確に突き止めることが一層困難となった。多くの長く小さいプローブ・ニードル間で共面性を維持し、ボンド・パッドとの良好な電気的接触を維持することが一層難題となっている。したがって、ボンド・パッドの小型化に向かう動き、およびプローブ・ニードルの延長に向かう動きが相俟って、プローブ・ニードルをボンド・パッド上に適正に配置することの困難さが倍増した。この困難を克服するために開発された1つの技法は、垂直プローブ技術を利用することであるが、これはカンチレバー型プローブ技術よりも費用がかかる技術である。
したがって、増々ピッチが狭くなり小型化するボンド・パッド面において、並行検査によって検査するダイの数を増加することを可能にしつつ、なおもプローブ・ニードルを適正に配置し、好ましくは、ダイのサイズに重大な影響を及ぼすことなく、必要な検査を実施することができれば、有益である。
限定ではなく一例として添付図面に本発明を示す。同様の参照番号は同様の要素を示すものとする。
図面における要素は、簡略化および明確化を目的に図示されており、必ずしも同じ拡縮率で描かれている訳ではないことは、当業者には認められよう。例えば、本発明の実施形態の理解を深めるのに役立てるために、図面における要素の一部は、その寸法が他の要素に対して誇張されている場合もある。
本明細書において記載する場合、集積回路は、複数の機能ブロックを有する場合があり、これらをモジュールと呼ぶこともできる。モジュールの例には、不揮発性メモリ(NVM:Non-Volatile Memory )、スタティック・ランダム・アクセス・メモリ(SRAM:Static Random Access Memory )、リード・オンリ・メモリ(ROM:Read Only Memory)、および演算装置が含まれる。本発明の一形態では、モジュールを検査する際、内蔵自己検査(BIST:Built-In Self-Test)回路および外部テスタの組み合わせを用い、周囲にあるボンド・パッドよりも遥かに大きく、ダイの中央にあるモジュール検査パッドを利用する。本発明の別の形態では、ダイ中央にある大きな検査パッドは、集積回路上の多数のモジュールを検査するように、あるいは集積回路全体を検査するように設計されている。モジュールを検査するために必要なパッドのみを、モジュール検査パッドとして設ける。モジュール検査パッドは、パシベーション層の上にあり、通例、パシベーション層内にビアを形成するための開口を通じて、下に位置するモジュール回路と接触する。モジュール検査パッドをパシベーション層上に広げることにより、ビアのサイズには影響を及ぼさず、半導体装置全体のサイズを増大させることなく、モジュール検査パッドの大きさを増大させることができる。大型で粗いピッチの検査パッドにより、カンチレバー型プローブ技術のような実質的に低コストのプローブ技術を利用することができる。カンチレバー型プローブ・ニードルは、比較的長い距離まで延長し、しかも検査パッドとの接触を信頼性高く行うことができるため、多数のダイが半導体ウェハ上にある間に、これらの並行検査が可能となる。これは、図面および以下の説明を参照することによって、より良く理解されよう。
図1に示すのは、モジュール12、検査パッド・インターフェース14、内蔵自己検査(BIST)回路16、およびロジック18を備えている半導体装置10である。同図は、半導体装置10のこれらの要素12−18が相互接続されていることを示す。ロジック18は、好ましくは、算術演算ロジック・ユニット(ALU:Arithmetic Logic Unit )、およびモジュール12を動作させるその他の制御回路を含む。BIST16は、モジュール12およびロジック18上で性能検査を実行するためにある。モジュール12上で検査を行うには、外部検査回路も必要である。この場合、検査パッド・インターフェース14は、図2に部分的に示すように、モジュールを外部検査回路に結合し易くする。
図2に示すのは、半導体装置10の上面図であり、周囲に沿ったモジュール・ボンド・パッド20、半導体装置の中央に一列になったモジュール検査パッド22、および周囲に沿った規則的なボンド・パッド22を示す。モジュール12は、信号を受け取り、信号を発生する。その一部は、モジュール12を検査する際に用いられる。これらの検査に用いられる信号を、モジュール検査信号と呼ぶ。これらのモジュール検査信号は、外部に向かってボンド・パッド20に引き出され、次いで検査パッド・インターフェース14を通じて、モジュール検査パッド22に引き出される。この場合、モジュール検査パッド22は、検査に通常用いられるカンチレバー型プローブ・ニードルに便利なように、1列となっている。モジュール検査パッド22は、ボンド・パッド20と同じ機能信号用となっている。モジュール・ボンド・パッド20は、モジュール検査パッド22よりも遥かに小さい。モジュール検査パッドは、図2に示すように正方形としたり、あるいはその他のいずれの形状にしたりしてもよい。例えば、短い寸法で整列する場合、モジュール検査パッドは、100×200ミクロンで、250ミクロン・ピッチだけ離間しているとよい。同様に、ボンド・パッドも正方形またはその他のいずれの形状でもよい。例えば、短い寸法で整列する場合、ボンド・パッドは、52ミクロン×82ミクロンで、55ミクロン・ピッチだけ離間されているとよい。このように、この例では、モジュール検査パッドの上面域は、ボンド・パッドの上面域よりの4倍よりも大きい。このモジュール検査パッド22と比較した際の、ボンド・パッド20および24の寸法の差は、このようなパッド上にプローブ・ニードルを当てる目的では非常に重要である。モジュール検査パッドのサイズ、ピッチ、および配置を最適化することにより、最少の費用で最も円熟したカンチレバー型プローブ技術の使用を確保することができる。検査パッドが2倍大きいだけでも、カンチレバー型プローブ・ニードルを検査パッドに確実に当てるには、大きな利点となる。
図示した例では、4つのモジュール検査パッドがあるだけであるが、通例ではこれよりも多くが必要である。必要な数は、モジュール・アーキテクチャ、モジュールの種類、およびBIST16が機能する態様の関数となる。一例では、2メガバイトのフラッシュ・モジュールは、14個のモジュール検査パッドを必要とする。この必要な数は、BISTの形式、モジュール・アーキテクチャ、および実行するモジュール検査の個々の種類によって様々に変わる。必要な数を決定する方法は、モジュール検査では公知である。この種の大きさのメモリのモジュール検査は、一般に、ロジック18のようなロジックの検査よりも遥かに時間がかかる。したがって、一般に、メモリの並行検査機能を高めると、増々効果が大きくなる。このため、信号の殆どは、周囲に沿ったボンド・パッド24に引き出されるに過ぎず、モジュール検査を実施するために必要な信号は、外側に向かって、周囲に沿ったモジュール・ボンド・パッド20、および周囲の内側にあり遥かに大きいモジュール検査パッド22に引き出される。少数のモジュール検査パッドと、モジュール検査パッドのサイズ、ピッチ、および配置の最適化との組み合わせにより、半導体装置の並行検査のレベルを向上させることが可能となる。
図3に示すのは、半導体10の断面図であり、検査パッド・インターフェース14の1つの選択肢を示す。図3に示すのは、半導体基板26内およびその上に形成されたモジュール12、図2のモジュール検査ボンド・パッド22の1つである検査パッド34、導電層とこの導電層を分離する誘電体層との組み合わせである基板26上の相互接続層領域28、相互接続層領域28上のパシベーション層36、図2に示したモジュール・ボンド・パッド20の1つであるボンド・パッド30、基板26上のドライバ47、ドライバ47をボンド・パッド30に接続する相互接続部48、ボンド・パッド30を露出する開口38、およびビア40である。相互接続層領域28には、4つの金属層がある。金属部分49および50が第1金属層内に形成されており、金属部分51および52が第2金属層内に形成されており、金属部分46および54が第3金属層内に形成されており、部分32およびモジュール・ボンド・パッド30が、パシベーション層の前の最後の金属層である、最終金属層内に形成されている。これらの4つの金属層は、相互接続を設けるためにある。これらは例示のために示したのであり、他の半導体装置には、これよりも少ないか、あるいは多い金属相互接続層がある場合もある。例えば、半導体装置10のような半導体装置では、実際には6つの金属層が用いられている場合もある。
図3に示した簡略化した例では、トランジスタ・レベル27においてトランジスタのモジュール・アレイがあり、機能信号を有する。この機能信号は、トランジスタ・レベル27とモジュール・ボンド・パッド30との間の第1、第3、および第3金属層を介して導かれる。同様に、この機能信号は、モジュール検査パッド34とトランジスタ・レベル27との間を、第1、第2、第3、および最終金属層を介して、更にビア40を通じて導かれる。この場合、ビア40は、検査パッド・インターフェース14の一部となる。この図示した実施形態では、検査パッド34は好ましくはアルミニウムであり、最終金属32は好ましくは銅である。そのような場合、最終層32の銅とモジュール検査パッド34のアルミニウムとの間に界面を設けるために、ビア40にライニングする、タンタルのようなバリアがあることが好ましい。別の実施形態では、検査パッド34、金属層、最終層32、およびバリア金属は、他の導電性材料で形成してもよい。例えば、検査パッド34を金で製作してもよく、金属層および最終金属32はアルミニウムまたは金を含んでもよい。また、バリア金属は、異なる隣接した材料間に拡散バリアおよび接着層を形成するためのいずれの材料でもよい。このような拡散およびバリア材料の例には、窒化タンタル、チタン、窒化チタン、ニッケル、タングステン、チタン・タングステン合金、および窒化タンタル・シリコンがある。
したがって、例えば、モジュール検査パッド34およびモジュール・ボンド・パッド30をトランジスタ・レベル27で駆動している場合、モジュール検査パッド34において得られる機能信号、およびモジュール・ボンド・パッド30において得られる機能信号は機能的に同一であるが、全く同一ではない。即ち、これらは互いに短絡されず、パッドの機能性が、モジュール・ボンド・パッド30とモジュール検査パッド34との間で二重化しているのである。更に、検査パッドは、直接機能回路に接続することも考えられる。何故なら、検査パッドから機能回路への電気接続は、ボンド・パッドを介していないからである。モジュール検査パッドの上面域は、殆どがパシベーション層上に広がっており、したがって、ビアのサイズは影響を受けず、モジュール検査パッドのサイズは、半導体装置全体のサイズを増大させることなく、大きくすることができる。
用いられる検査パッド・インターフェース14の別の種類を図4に示す。同じ構造的要素には同じ参照番号をそのまま用いている。この図4の場合、機能信号は、異なる経路によって、トランジスタ・レベル27とモジュール検査パッド34との間で供給される。この場合、接続点のためにトランジスタ・レベル27において異なる回路があり、第1、第2および第3金属層を介した異なる経路がある。この種の案は、例えば、モジュール検査パッド34において機能信号のためにある種の追加回路が必要となるという場合のためにある。これは、例えば、静電放電(ESD:Electrostatic Discharge )回路またはバッファ回路の形態を取ることができる。モジュール検査パッド34およびモジュール・ボンド・パッド30における信号の機能的動作は、同一であるが、全く同じ信号ではない。回路を追加すると、半導体装置のサイズが大きくなる可能性がある。モジュール検査パッドは検査専用に用いられ、次のレベルの相互接続は不要であるので、モジュール検査パッド用のESDまたは駆動回路は、図2における周囲に沿った規則的なボンド・パッド24およびモジュール・ボンド・パッド20のそれよりも遥かに単純でしかも小さい。したがって、モジュール検査パッド34における機能信号のために必要な追加回路によるダイ・サイズに対する影響は最小である。更に、モジュール検査パッドの上面域は、殆どがパシベーション層上に広がっている。したがって、ビアのサイズは影響を受けず、モジュール検査パッドのサイズは半導体装置全体のサイズを増大させることなく、大きくすることができる。
図5に示すのは、テスタ110、プローブ112、プローブ・セグメント114、および半導体ダイ10が位置するウェハ116である。この図示の実施形態では、プローブ・セグメント114は、ウェハ116のダイの行に沿って接続を設けるために必要なプローブ・ニードルを有する。ウェハ116は、上昇してプローブ112と嵌合し、物理的に接続され、これによって電気的な接続がなされ、機能信号がテスタ110とウェハ116のダイとの間を通過できるようなる。プローブ112は、1行内にある多数のダイのモジュールを並行に検査するためにあり、半導体装置10のようなダイ上にあるモジュール検査パッドが比較的長いので、このような検査のためにダイに適正に接触することができる、比較的長いプローブ・ニードルによって行われる。ウェハ116のダイの全てのモジュールを並行に検査できなくても、その大多数は検査できる。例えば、各行に4つのダイがあり、比較的大きなモジュール検査パッド上で信頼性高く接触させれば、4つの行を検査することができる。このような場合、16個のダイが並行に検査される。
以上の明細書では、具体的な実施形態を参照しながら本発明について説明した。しかしながら、特許請求の範囲に明記されている本発明の範囲から逸脱することなく、種々の修正や変更が可能であることを当業者は認めよう。例えば、モジュール以外にも、余分な時間量を必要とし得る別の機能形式があり、当該機能形式のブロックを検査するために大型の検査パッドを導入することにより、ダイの内側に適切に導かれるようになる。したがって、明細書および図面は、限定的な意味ではなく、例示的な意味で解釈することとし、このような修正は全て本発明の範囲に含まれるものとする。
以上では、利点、その他の便益、および問題に対する解決手段について、具体的な実施形態に関して説明した。しかしながら、効果、利点、問題に対する解法、およびかかる効果、利点、または解法をも生じさせる、あるいは一層顕著にすることができるあらゆる要素(複数の要素)は、いずれのまたは全ての請求項の重要な、必要な、あるいは本質的な特徴または要素として解釈しないこととする。本明細書で用いる場合、そして添付した特許請求の範囲では、「備える」、「備えている」、またはそのいずれの変形も、非排他的包含を含むことを意図しており、要素のリストを備えているプロセス、方法、物品、または装置が、これらの要素のみを含むのではなく、明示的にリストされていない、あるいはかかるプロセス、方法、物品、または装置に固有のその他の要素を含み得るものとする。
本発明の一実施形態による集積回路の機能ブロック図。 図1の集積回路の簡略上面図。 図1の集積回路の一部の断面図。 図1のパッケージ化した集積回路の別の部分の断面図。 半導体ウェハ上にある間に複数の図1の集積回路を検査するのに用いられる検査装置。

Claims (3)

  1. 集積回路であって、
    ダイ内部に形成され、所定の機能を実行するように構成された回路の機能ブロックと、
    前記ダイの上面の一部を覆うパシベーション層と、
    前記ダイの周辺領域に配された複数のボンド・パッドであって信号が前記機能ブロックから前記ボンド・パッドに伝達されるように、前記ボンド・パッドが前記機能ブロックに接続される前記ボンド・パッドと、
    前記パシベーション層の一部の上に位置し、かつ前記ダイの中央領域内に配され、前記機能ブロックを検査するための複数の検査パッドであって、前記検査に用いられる信号が前記機能ブロックから前記検査パッドに伝達されるように、前記検査パッドが前記機能ブロックに接続される前記検査パッドとを備え、
    前記検査パッド及び前記ボンド・パッドは、互いに異なる経路で前記機能ブロックに接続される集積回路。
  2. 前記検査パッドの各々は、前記パシベーション層内のビアを通じて前記機能ブロックに直接に接続されている請求項1に記載の集積回路。
  3. 集積回路の製造方法であって、
    所定の機能を実行するように構成される能動回路の機能ブロックをダイ内部に形成するステップと、
    前記ダイの上面の一部を覆うパシベーション層を形成するステップと、
    前記ダイの周辺領域に複数のボンド・パッドを形成するステップであって、信号が前記機能ブロックから前記ボンド・パッドに伝達されるように、前記ボンド・パッドを前記機能ブロックに接続して形成するステップと、
    前記ダイの中央領域において、前記パシベーション層の一部の上に設けられ、前記機能ブロックを検査するための複数の検査パッドを形成するステップであって、前記検査に用いられる信号が前記機能ブロックから前記検査パッドに伝達されるように、前記検査パッドを前記機能ブロックに接続して形成するステップとを備え、
    前記ボンド・パッドを形成するステップおよび前記検査パッドを形成するステップは、前記検査パッドおよび前記ボンド・パッドを、互いに異なる経路で前記機能ブロックに接続する製造方法。
JP2006522572A 2003-08-05 2004-07-15 検査パッド構造を有する集積回路およびその製造方法 Expired - Fee Related JP4837560B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/634,484 US6937047B2 (en) 2003-08-05 2003-08-05 Integrated circuit with test pad structure and method of testing
US10/634,484 2003-08-05
PCT/US2004/022509 WO2005017959A2 (en) 2003-08-05 2004-07-15 Integrated circuit with test pad structure and method of testing

Publications (3)

Publication Number Publication Date
JP2007501522A JP2007501522A (ja) 2007-01-25
JP2007501522A5 JP2007501522A5 (ja) 2007-08-16
JP4837560B2 true JP4837560B2 (ja) 2011-12-14

Family

ID=34116043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006522572A Expired - Fee Related JP4837560B2 (ja) 2003-08-05 2004-07-15 検査パッド構造を有する集積回路およびその製造方法

Country Status (7)

Country Link
US (1) US6937047B2 (ja)
EP (1) EP1664808A2 (ja)
JP (1) JP4837560B2 (ja)
KR (1) KR101048576B1 (ja)
CN (1) CN100514076C (ja)
TW (1) TWI354346B (ja)
WO (1) WO2005017959A2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP4426166B2 (ja) * 2002-11-01 2010-03-03 ユー・エム・シー・ジャパン株式会社 半導体装置の設計方法、半導体装置設計用プログラム、及び半導体装置
JPWO2004102653A1 (ja) * 2003-05-15 2006-07-13 新光電気工業株式会社 半導体装置およびインターポーザー
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
JP4803966B2 (ja) * 2004-03-31 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
DE102006008454B4 (de) * 2005-02-21 2011-12-22 Samsung Electronics Co., Ltd. Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
KR100699838B1 (ko) * 2005-04-13 2007-03-27 삼성전자주식회사 롬 인터페이스 용 패드를 구비하는 반도체장치
US7489151B2 (en) * 2005-10-03 2009-02-10 Pdf Solutions, Inc. Layout for DUT arrays used in semiconductor wafer testing
US7417449B1 (en) * 2005-11-15 2008-08-26 Advanced Micro Devices, Inc. Wafer stage storage structure speed testing
JP4986114B2 (ja) * 2006-04-17 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の設計方法
US20080252330A1 (en) * 2007-04-16 2008-10-16 Verigy Corporation Method and apparatus for singulated die testing
US7566648B2 (en) * 2007-04-22 2009-07-28 Freescale Semiconductor Inc. Method of making solder pad
US7902852B1 (en) * 2007-07-10 2011-03-08 Pdf Solutions, Incorporated High density test structure array to support addressable high accuracy 4-terminal measurements
KR101318946B1 (ko) * 2007-08-09 2013-10-17 삼성전자주식회사 테스트 장치, 스태틱 메모리 테스트 장치 및 반도체 집적회로 장치
US7977962B2 (en) 2008-07-15 2011-07-12 Micron Technology, Inc. Apparatus and methods for through substrate via test
US8779790B2 (en) * 2009-06-26 2014-07-15 Freescale Semiconductor, Inc. Probing structure for evaluation of slow slew-rate square wave signals in low power circuits
CN102023236A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法
KR20120002761A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 반도체 장치의 패드 배치 방법, 이를 이용한 반도체 메모리 장치 및 그를 탑재한 프로세싱 시스템
US11482440B2 (en) * 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
KR101198141B1 (ko) * 2010-12-21 2012-11-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101682751B1 (ko) * 2011-06-30 2016-12-05 주식회사 아도반테스토 웨이퍼의 스크라이브 라인들에 배치된 테스트 액세스 인터페이스에 전기적으로 결합되는 반도체 다이들에 접촉하기 위한 방법, 장치, 및 시스템들
TWI483361B (zh) * 2012-03-23 2015-05-01 Chipmos Technologies Inc 半導體封裝基板以及半導體封裝結構
KR102120817B1 (ko) * 2013-10-28 2020-06-10 삼성디스플레이 주식회사 구동 집적회로 패드부 및 이를 포함하는 평판 표시 패널
US10340203B2 (en) * 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
CN104851875B (zh) * 2014-02-18 2019-07-23 联华电子股份有限公司 具有硅通孔的半导体结构及其制作方法和测试方法
US9373539B2 (en) 2014-04-07 2016-06-21 Freescale Semiconductor, Inc. Collapsible probe tower device and method of forming thereof
KR20160056379A (ko) 2014-11-10 2016-05-20 삼성전자주식회사 트리플 패드 구조를 이용하는 칩 및 그것의 패키징 방법
KR20170042897A (ko) * 2015-10-12 2017-04-20 에스케이하이닉스 주식회사 반도체장치
CN105467172B (zh) * 2016-01-01 2019-05-21 广州兴森快捷电路科技有限公司 一种具备开关电路的caf测试板
CA3023204A1 (en) * 2016-05-13 2017-11-16 Weir Minerals Australia Ltd A wear indicating component and method of monitoring wear
DE102016114146A1 (de) * 2016-08-01 2018-02-01 Endress+Hauser Flowtec Ag Testsystem zur Überprüfung von elektronischen Verbindungen
US10948384B2 (en) * 2016-09-28 2021-03-16 Smc Corporation Position detection switch and method for manufacturing same
CN107167685B (zh) * 2017-06-27 2019-09-06 苏州苏纳光电有限公司 倒装焊接的电学测试方法及系统
US10495683B2 (en) * 2018-01-18 2019-12-03 Viavi Solutions Deutschland Gmbh Power supply stress testing
US10658364B2 (en) * 2018-02-28 2020-05-19 Stmicroelectronics S.R.L. Method for converting a floating gate non-volatile memory cell to a read-only memory cell and circuit structure thereof
US10969434B2 (en) * 2019-09-03 2021-04-06 Micron Technology, Inc. Methods and apparatuses to detect test probe contact at external terminals
CN111292661B (zh) * 2020-03-30 2023-07-21 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
TWI806112B (zh) * 2020-07-31 2023-06-21 矽創電子股份有限公司 晶片之導流結構
KR20220076177A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 패키지 기판용 필름 및 이를 포함하는 반도체 패키지
CN113782463A (zh) * 2021-08-24 2021-12-10 芯盟科技有限公司 一种键合强度的测试方法
TWI835449B (zh) * 2022-12-06 2024-03-11 力晶積成電子製造股份有限公司 記憶體故障分析與檢測方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111328A (ja) * 1990-08-30 1992-04-13 Nec Ic Microcomput Syst Ltd 集積回路装置
US5399505A (en) 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
FR2714528B1 (fr) * 1993-12-27 1996-03-15 Sgs Thomson Microelectronics Structure de test de circuit intégré.
US5554940A (en) 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
JPH10116834A (ja) * 1996-10-11 1998-05-06 Toshiba Corp 半導体装置の製造方法
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
EP1176637A4 (en) * 1999-01-22 2006-09-13 Hitachi Ltd INTEGRATED SEMICONDUCTOR CIRCUIT AND MANUFACTURE THEREOF
US6214630B1 (en) * 1999-12-22 2001-04-10 United Microelectronics Corp. Wafer level integrated circuit structure and method of manufacturing the same
US6844631B2 (en) 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6614091B1 (en) 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor

Also Published As

Publication number Publication date
US20050030055A1 (en) 2005-02-10
US6937047B2 (en) 2005-08-30
TW200514187A (en) 2005-04-16
EP1664808A2 (en) 2006-06-07
KR20070007014A (ko) 2007-01-12
CN1823277A (zh) 2006-08-23
WO2005017959A2 (en) 2005-02-24
TWI354346B (en) 2011-12-11
CN100514076C (zh) 2009-07-15
KR101048576B1 (ko) 2011-07-12
WO2005017959A3 (en) 2005-09-09
JP2007501522A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4837560B2 (ja) 検査パッド構造を有する集積回路およびその製造方法
US6621260B2 (en) Special contact points for accessing internal circuitry of an integrated circuit
US6136620A (en) Method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
US6871307B2 (en) Efficient test structure for non-volatile memory and other semiconductor integrated circuits
US5956567A (en) Semiconductor chip and semiconductor wafer having power supply pads for probe test
JP5012908B2 (ja) 半導体装置及びその製造方法
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
KR100331553B1 (ko) 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치
US11996338B2 (en) Test structure and test method thereof
US6548881B1 (en) Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products
US7969169B2 (en) Semiconductor integrated circuit wafer, semiconductor integrated circuit chip, and method of testing semiconductor integrated circuit wafer
JPH09127188A (ja) 集積回路を作る方法およびウェハ上のダイを検査するためのシステム
TWI768782B (zh) 測試三維積體電路中矽穿孔的電路結構
JP4098976B2 (ja) マルチチップモジュール及びそのチップ間接続テスト方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JPH11345847A (ja) 半導体ウエハ及び半導体装置の製造方法
JP2007266104A (ja) 半導体装置
JPS61190950A (ja) 半導体装置
JP2004296847A (ja) 半導体ウェハ装置および半導体装置の製造方法
KR20160056168A (ko) 반도체 디바이스

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070626

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110705

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees