JPS61190950A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61190950A JPS61190950A JP60030348A JP3034885A JPS61190950A JP S61190950 A JPS61190950 A JP S61190950A JP 60030348 A JP60030348 A JP 60030348A JP 3034885 A JP3034885 A JP 3034885A JP S61190950 A JPS61190950 A JP S61190950A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- unit
- pads
- inspection
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特に大規模な集積回路の半
導体装置に関するものである。
導体装置に関するものである。
近年、半導体素子の集積度向上には目覚ましいものがあ
り大規模に集積化された様々の電子装置（半導体装置）
が開発されている。
り大規模に集積化された様々の電子装置（半導体装置）
が開発されている。
そして、このような大規模な集積回路の半導体装置では
、通常内部を機能単位（例えばメモリ部とか演算部等）
で分割、ユニット化しており不良発生の場合はユニット
単位でリペアを行うようにしている。たとえばその大き
さがシリコン単結晶ウェハと同等な程大規模なＬＳＩで
は第９図に示すように、ウェハ１上に機能ユニット２
（たとえば２ａが演算ユニット、２ｂがメモリユニット
）と配線網３が配設され、配線４はユニット内のパッド
５（図示では一部のみ示しである。）に接続されている
。従って、この場合にはプローブを各ユニット２のパッ
ド５に当て自動テスタによりユニット２毎に特性検査を
行い、ユニット２毎に良否の判定を下し、不良の場合に
は当該ユニットをリペアすることになる。
、通常内部を機能単位（例えばメモリ部とか演算部等）
で分割、ユニット化しており不良発生の場合はユニット
単位でリペアを行うようにしている。たとえばその大き
さがシリコン単結晶ウェハと同等な程大規模なＬＳＩで
は第９図に示すように、ウェハ１上に機能ユニット２
（たとえば２ａが演算ユニット、２ｂがメモリユニット
）と配線網３が配設され、配線４はユニット内のパッド
５（図示では一部のみ示しである。）に接続されている
。従って、この場合にはプローブを各ユニット２のパッ
ド５に当て自動テスタによりユニット２毎に特性検査を
行い、ユニット２毎に良否の判定を下し、不良の場合に
は当該ユニットをリペアすることになる。
しかしながら、各ユニット２が夫々電気的に分離されず
に接続された状態では、各ユニット２について正しく検
査を行うことができないという問題がある。
に接続された状態では、各ユニット２について正しく検
査を行うことができないという問題がある。
なお、特性検査を行うウエーハプローバ技術を詳しく述
べである例としては、工業調査会発行電子材料１９８１
年１１月号別冊、昭和５６年１１月１０日発行、Ｐ、２
２１〜Ｐ、２２５がある。
べである例としては、工業調査会発行電子材料１９８１
年１１月号別冊、昭和５６年１１月１０日発行、Ｐ、２
２１〜Ｐ、２２５がある。
本発明の目的は、機能ユニットや配線網ユニットに対し
、ユニット毎に検査を正確に、かつ容易に行うことがで
き、テスタビリティの向上が図れるようにした半導体装
置を提供することにある。
、ユニット毎に検査を正確に、かつ容易に行うことがで
き、テスタビリティの向上が図れるようにした半導体装
置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。
本明細書の記述及び添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、機能ユニット及び配線網（ユニット）に分割
配置され、各ユニットは夫々パッド部を介して他のユニ
ットと電気的に接続されているウェハシステムＬＳＩの
如き大規模半導体集積回路装置において、各ユニット毎
の検査ができるような位置に前記バンド部を夫々配設す
ると共に、これらのパッド部を夫々電気的に分離され、
かつ近接した２個のパッド（一方側及び他方側のパッド
）に分割して、各ユニット毎の検査（特性検査）を正確
にかつ容易に行えるようにすると共に、検査後必要な各
パッド部を夫々構成する２個のパッド（一方側及び他方
側のパッド）を導電部材たとえば超音波ワイヤボンディ
ング方式によるワイヤ接続部分のつぶれ部で接続してな
るもので、大規模半導体装置に対するテスタビリティの
向上及び検査結果にもとづく冗長回路の利用や設計変更
等に容易に対処できるものである。
配置され、各ユニットは夫々パッド部を介して他のユニ
ットと電気的に接続されているウェハシステムＬＳＩの
如き大規模半導体集積回路装置において、各ユニット毎
の検査ができるような位置に前記バンド部を夫々配設す
ると共に、これらのパッド部を夫々電気的に分離され、
かつ近接した２個のパッド（一方側及び他方側のパッド
）に分割して、各ユニット毎の検査（特性検査）を正確
にかつ容易に行えるようにすると共に、検査後必要な各
パッド部を夫々構成する２個のパッド（一方側及び他方
側のパッド）を導電部材たとえば超音波ワイヤボンディ
ング方式によるワイヤ接続部分のつぶれ部で接続してな
るもので、大規模半導体装置に対するテスタビリティの
向上及び検査結果にもとづく冗長回路の利用や設計変更
等に容易に対処できるものである。
第１図は本発明による半導体装置の検査段階での一実施
例を示すもので、ウェハシステムＬＳＩの場合を示して
いる。第２図〜第４図は検査終了後パッド部の接続を行
う場合を説明するためのものである。第１〜第４図を用
いて、以下本発明を説明する。
例を示すもので、ウェハシステムＬＳＩの場合を示して
いる。第２図〜第４図は検査終了後パッド部の接続を行
う場合を説明するためのものである。第１〜第４図を用
いて、以下本発明を説明する。
第１図に示すように半導体ウェハ１上に多くの機能ユニ
ット（演算部とか記憶部等）及びユニット間を結ぶ配′
ｆＩＡ網が配設されている。たとえば図示の如く機能ユ
ニット（たとえば演算部（算術論理演算ユニット））６
と別の機能ユニット（たとえば記憶部）７と配線網８（
ここでは配線＊８はユニット化していない場合を示す。
ット（演算部とか記憶部等）及びユニット間を結ぶ配′
ｆＩＡ網が配設されている。たとえば図示の如く機能ユ
ニット（たとえば演算部（算術論理演算ユニット））６
と別の機能ユニット（たとえば記憶部）７と配線網８（
ここでは配線＊８はユニット化していない場合を示す。
）が配設されている。そして各ＡＮパッド部９は近接し
て配設され、かつ電気的に分離されたＡｌパッド９ａと
Ａ７！パフド９ｂとに分割されている。各ＡＩ！パッド
９ａと９ｂは電気的に接続されていないがＡｌパッド９
ａ、９ｂは夫々両者間を除いて、ＡＩ配線１０を介して
必要な配線がなされている。
て配設され、かつ電気的に分離されたＡｌパッド９ａと
Ａ７！パフド９ｂとに分割されている。各ＡＩ！パッド
９ａと９ｂは電気的に接続されていないがＡｌパッド９
ａ、９ｂは夫々両者間を除いて、ＡＩ配線１０を介して
必要な配線がなされている。
このように各ＡＡパッド部９をＡ７！パッド９ａとＡβ
パッド９ｂとに分割配設しであるので、各Ａ１パッド部
９を構成するＡｌパッド９ａと９ｂの夫々にプローブを
立てて自動テスタにより各ユニット６．７自体の検査（
特性検査）や配線網８の検査を他のユニットの影響を受
けずに正確にかつ容易に行うことができる。たとえば、
プローブを機能ユニット６又は７内のＡｌパッド９ａに
当ゼれば、当該ユニット６又は７の良否が、またプロー
ブを配線ｍ８部分のＡＩｔパッド部９ｂに当てれば配ｖ
Ａ網８ （配線部分）の良否が、夫々自動テスタにより
判定される。
パッド９ｂとに分割配設しであるので、各Ａ１パッド部
９を構成するＡｌパッド９ａと９ｂの夫々にプローブを
立てて自動テスタにより各ユニット６．７自体の検査（
特性検査）や配線網８の検査を他のユニットの影響を受
けずに正確にかつ容易に行うことができる。たとえば、
プローブを機能ユニット６又は７内のＡｌパッド９ａに
当ゼれば、当該ユニット６又は７の良否が、またプロー
ブを配線ｍ８部分のＡＩｔパッド部９ｂに当てれば配ｖ
Ａ網８ （配線部分）の良否が、夫々自動テスタにより
判定される。
次に上記検査により各ユニットの不良が検出されなけれ
ば、超音波Ａ！ワイヤボンディング方式を利用して必要
な箇所のＡ１３７１部９を構成するＡ１パッド９ａと９
ｂとを接続する。この接続方法について第２図〜第４図
を用いて説明する。
ば、超音波Ａ！ワイヤボンディング方式を利用して必要
な箇所のＡ１３７１部９を構成するＡ１パッド９ａと９
ｂとを接続する。この接続方法について第２図〜第４図
を用いて説明する。
ここで、第２図（Ａ）および（Ｂ）は夫々第１図のＡ２
パッド部９の拡大平面図および第２図（Ａ）のＢ−Ｂ線
断面図である。第３図（Ａ）および（Ｂ）は夫々超音波
Ａ１ワイヤボンディング方式により／Ｉ／ｌワイヤの接
続部分のつぶれ部のみを用いてＡββバッド９を構成す
るＡββバッド９ａと９ｂを接続した状態を示す拡大断
面図および第３図（Ａ）のＢ−Ｂ線断面図である。
パッド部９の拡大平面図および第２図（Ａ）のＢ−Ｂ線
断面図である。第３図（Ａ）および（Ｂ）は夫々超音波
Ａ１ワイヤボンディング方式により／Ｉ／ｌワイヤの接
続部分のつぶれ部のみを用いてＡββバッド９を構成す
るＡββバッド９ａと９ｂを接続した状態を示す拡大断
面図および第３図（Ａ）のＢ−Ｂ線断面図である。
第２図に示すように半導体ウェハ１上に形成された絶縁
膜１１上に配設されたＡＩパッド部９はＡｌパッド９ａ
とＡＥパッド９ｂに分割されており、Ａｌパッド９ａ、
９ｂとＡＩ配線１０の部分を除き全面に絶縁膜１２が形
成されている。そしてＡＪバッド部９と、Ａｌパッド９
ａ、９ｂ間の絶縁膜１２ （以下、絶縁膜１２′とする
）とを除き全面にバンシベーション膜１３が形成されて
いる。そこでこの凹部であるＡ１パッド部９と絶縁膜１
２′上に第４図に示す如く超音波ＡＡワイヤボンディン
グ装置のウェッジ１４の先端部に突出しているＡＪワイ
ヤ１５を、Ａｌパッド９ａと９ｂに跨がるように位置さ
せ、そのＡβワイヤ１５を押圧し超音波振動を加え、そ
のエネルギーを用いて圧着する。そしてＡｆｉワイヤ１
５を張らずに切断する。これにより第３図に示す如＜Ａ
ｆワイヤ１５のパッド部９との接続部分であるワイヤの
つぶれ部１６のみで、Ａｌパッド９ａとＡｆｆｉパッド
９ｂとが接続される。なお１７はＡｊ２ワイヤ１５を切
断した箇所であるネック部である。
膜１１上に配設されたＡＩパッド部９はＡｌパッド９ａ
とＡＥパッド９ｂに分割されており、Ａｌパッド９ａ、
９ｂとＡＩ配線１０の部分を除き全面に絶縁膜１２が形
成されている。そしてＡＪバッド部９と、Ａｌパッド９
ａ、９ｂ間の絶縁膜１２ （以下、絶縁膜１２′とする
）とを除き全面にバンシベーション膜１３が形成されて
いる。そこでこの凹部であるＡ１パッド部９と絶縁膜１
２′上に第４図に示す如く超音波ＡＡワイヤボンディン
グ装置のウェッジ１４の先端部に突出しているＡＪワイ
ヤ１５を、Ａｌパッド９ａと９ｂに跨がるように位置さ
せ、そのＡβワイヤ１５を押圧し超音波振動を加え、そ
のエネルギーを用いて圧着する。そしてＡｆｉワイヤ１
５を張らずに切断する。これにより第３図に示す如＜Ａ
ｆワイヤ１５のパッド部９との接続部分であるワイヤの
つぶれ部１６のみで、Ａｌパッド９ａとＡｆｆｉパッド
９ｂとが接続される。なお１７はＡｊ２ワイヤ１５を切
断した箇所であるネック部である。
以上のようにして、第１図における必要なパッド部９は
、導電部材としての、Ａｊ７ワイヤ１５を用いたワイヤ
のつぶれ部１６でもって電気的に導通状態とされる。
、導電部材としての、Ａｊ７ワイヤ１５を用いたワイヤ
のつぶれ部１６でもって電気的に導通状態とされる。
なお、前述した検査の結果、不良のユニットが検出され
た場合には、当該不良ユニットをリペアすることになる
。
た場合には、当該不良ユニットをリペアすることになる
。
またハード的に同一のシステムユニットを二個作った場
合、即ち冗長回路を用意した場合には、検査結果により
当該不良ユニットを使用せずに別の同一の正常なユニッ
トを利用することができる。
合、即ち冗長回路を用意した場合には、検査結果により
当該不良ユニットを使用せずに別の同一の正常なユニッ
トを利用することができる。
この場合、Ａ１パッド部の接続については前述したと同
様である。
様である。
また検査の結果、当該ユニットが不良の場合に又は当該
ユニットの良否に関係なく、設計（仕様）変更したい場
合には、たとえば第５図のようにＡｌｔパッド部９を構
成する一方の細長い／ｌパッドたとえば９ａと、これと
対になる複数個の他方のＡｌパッドたとえば９ｂ（９ｂ
ｌ〜９ｂ４）とを配設しておき、かつＡｌパッド９ｂ＋
には前記当該ユニット（不良のユニット）が接続され、
パッド９ｂｚ〜９ｂ４には夫々設計変更される可能性の
ある別のユニットを接続しておけば、必要に応じて設計
変更したいユニットを選択すべく図示の如くパッド９ｂ
ｉを選択し、パッド９ａとパッド９ｂ３とを前述した第
４図の方法により接続すれば配線網を変更でき、所望の
ユニットに変更できる。
ユニットの良否に関係なく、設計（仕様）変更したい場
合には、たとえば第５図のようにＡｌｔパッド部９を構
成する一方の細長い／ｌパッドたとえば９ａと、これと
対になる複数個の他方のＡｌパッドたとえば９ｂ（９ｂ
ｌ〜９ｂ４）とを配設しておき、かつＡｌパッド９ｂ＋
には前記当該ユニット（不良のユニット）が接続され、
パッド９ｂｚ〜９ｂ４には夫々設計変更される可能性の
ある別のユニットを接続しておけば、必要に応じて設計
変更したいユニットを選択すべく図示の如くパッド９ｂ
ｉを選択し、パッド９ａとパッド９ｂ３とを前述した第
４図の方法により接続すれば配線網を変更でき、所望の
ユニットに変更できる。
更にＡ１８７１部９を構成するＡｌパッド９ａと９ｂを
第６図のように細長くして、第４図の超音波Ａｊ２ワイ
ヤボンディング方式を用いて複数個所たとえば２個所の
接続部１６を同一のパッド部９に対し配設してもよい。
第６図のように細長くして、第４図の超音波Ａｊ２ワイ
ヤボンディング方式を用いて複数個所たとえば２個所の
接続部１６を同一のパッド部９に対し配設してもよい。
これによりＡ１８７１部９の接続に関し特に高信頼性が
要求される場合には効果的である。
要求される場合には効果的である。
以上のように、パッド部９が一方側のパッド９ａと他方
側のパッド９ｂとに電気的に分離されているので、この
パッド９ａ、９ｂを用いて各ユニット毎の検査や配線網
の検査を正確にかつ容易に行うことができ大規模半導体
装置に対するテスタビリティの向上を図ることができる
。また検査後、パッド部９の接続が容易にできる。この
場合その検査結果にもとづき、冗長回路としての他方の
ユニットを利用したい場合や設計変更したい場合などは
、該当する箇所のＡｌパッド９ａ、９ｂを接続してやれ
ばよい。
側のパッド９ｂとに電気的に分離されているので、この
パッド９ａ、９ｂを用いて各ユニット毎の検査や配線網
の検査を正確にかつ容易に行うことができ大規模半導体
装置に対するテスタビリティの向上を図ることができる
。また検査後、パッド部９の接続が容易にできる。この
場合その検査結果にもとづき、冗長回路としての他方の
ユニットを利用したい場合や設計変更したい場合などは
、該当する箇所のＡｌパッド９ａ、９ｂを接続してやれ
ばよい。
（１）各ユニット毎の検査ができるようにパッド部を一
方側パッドと他方側パッドに分割（電気的に分離）しで
あるので、これらのパッドにプローブを当てて自動テス
タにより各ユニット（機能ユニットや配線網ユニット）
毎の検査（特性検査）や配線網の検査を正確にかつ容易
に行うことができ、大規模半導体装置に対するテスタビ
リティの向上が図れる。
方側パッドと他方側パッドに分割（電気的に分離）しで
あるので、これらのパッドにプローブを当てて自動テス
タにより各ユニット（機能ユニットや配線網ユニット）
毎の検査（特性検査）や配線網の検査を正確にかつ容易
に行うことができ、大規模半導体装置に対するテスタビ
リティの向上が図れる。
（２）（１）より検査の結果、不良のユニットに対して
はユニット毎のりベアが行える。
はユニット毎のりベアが行える。
（３）各ユニットの検査後、パッド部を構成する一方側
および他方側の各パッドを、たとえば超音波ワイヤボン
ディング方式を用いてワイヤ接続部分のワイヤつぶれ部
のみで容易に接続できる。
および他方側の各パッドを、たとえば超音波ワイヤボン
ディング方式を用いてワイヤ接続部分のワイヤつぶれ部
のみで容易に接続できる。
（４）各ユニットに対する検査の結果にもとづいて、一
方便と他方側のパッドを適宜接続することにより冗長回
路として設けた他方のユニットを利用することができる
。
方便と他方側のパッドを適宜接続することにより冗長回
路として設けた他方のユニットを利用することができる
。
（５）検査の結果、当該ユニット（機能ユニットや配線
網ユニット）が不良の場合に設計変更できるユニット（
特に機能ユニット）を、また当該ユニット（機能ユニッ
ト、配線１ｉｉ＞の良否に関係なく設計変更できるユニ
ット（特に機能ユニット）を予め配設しておき、配線網
（回路網）（又はゆのユニット）を変更することにより
所望のユニットに変更できるようにしておけば、必要に
応じて該当箇所の一方側のパッドと他方側のパッドを適
宜接続することにより所望のユニット（特に機能ユニッ
ト）に容易に設計変更することができる。
網ユニット）が不良の場合に設計変更できるユニット（
特に機能ユニット）を、また当該ユニット（機能ユニッ
ト、配線１ｉｉ＞の良否に関係なく設計変更できるユニ
ット（特に機能ユニット）を予め配設しておき、配線網
（回路網）（又はゆのユニット）を変更することにより
所望のユニットに変更できるようにしておけば、必要に
応じて該当箇所の一方側のパッドと他方側のパッドを適
宜接続することにより所望のユニット（特に機能ユニッ
ト）に容易に設計変更することができる。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば第１図実施
例ではＡｆｆｉパフド部９を構成するＡｌバッド９ａと
９ｂとを夫々機能ユニット６．７側と配線網８側とに分
割しているが、Ａｌバッド９ａと９ｂからなるＡｌｌパ
フ部９を夫々機能ユニット６．７側に配設し、配線網８
側に配設しなくてもよい。また、場合によっては第７図
に示すようにＡＩパッド部９を構成するＡｌパッド９ａ
と９ｂを機能ユニット６と７に分割配設してもよい、更
に場合によっては第８図に示すようにＡＩｔバッド９ａ
と９ｂとからなるＡＩｌパッド部９を配線網８に配設し
てもよい、なお第７図、第８図の場合にはＡｌｌｌｌバ
ッドの数を減らすことができる。上記の各場合にも前述
した第１図実施例において説明したと同様のことがいえ
ることはいうまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば第１図実施
例ではＡｆｆｉパフド部９を構成するＡｌバッド９ａと
９ｂとを夫々機能ユニット６．７側と配線網８側とに分
割しているが、Ａｌバッド９ａと９ｂからなるＡｌｌパ
フ部９を夫々機能ユニット６．７側に配設し、配線網８
側に配設しなくてもよい。また、場合によっては第７図
に示すようにＡＩパッド部９を構成するＡｌパッド９ａ
と９ｂを機能ユニット６と７に分割配設してもよい、更
に場合によっては第８図に示すようにＡＩｔバッド９ａ
と９ｂとからなるＡＩｌパッド部９を配線網８に配設し
てもよい、なお第７図、第８図の場合にはＡｌｌｌｌバ
ッドの数を減らすことができる。上記の各場合にも前述
した第１図実施例において説明したと同様のことがいえ
ることはいうまでもない。
またＡｌｌバフ部９のＡｆパッド９ａと９ｂを超音波Ａ
Ｉワイヤボンディング方式を利用してつぶれ部１６で接
続しているが、他のボンディング方式を用いて接続して
もよい。要するに、Ａｌバッド９ａとＡｌｌバッド９と
が導電部材で接続されていればよい。
Ｉワイヤボンディング方式を利用してつぶれ部１６で接
続しているが、他のボンディング方式を用いて接続して
もよい。要するに、Ａｌバッド９ａとＡｌｌバッド９と
が導電部材で接続されていればよい。
また機能ユニット６．７に対し配ｍ１ｉｉ８はユニット
化していないが、配線網をユニット化し、機能ユニット
と配線網ユニットに分割配設してもよいし、また場合に
よってはユニットとして配線網ユニットのみを配設し、
記憶部とか演算部（ＡＬＵなど）等をユニット化しない
、即ち機能ユニットを配設しない構成としてもよい。こ
れらの場合にも前述した実施例と同様の作用効果を奏す
る。
化していないが、配線網をユニット化し、機能ユニット
と配線網ユニットに分割配設してもよいし、また場合に
よってはユニットとして配線網ユニットのみを配設し、
記憶部とか演算部（ＡＬＵなど）等をユニット化しない
、即ち機能ユニットを配設しない構成としてもよい。こ
れらの場合にも前述した実施例と同様の作用効果を奏す
る。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるウェハシステムＬＳ
Ｉに適用した場合について説明したが、それに限定され
るものではなく、たとえば一枚の半導体ウェハ上に多数
のチップ（マルチチップ）を構成してなる大規模半導体
装置（大規模半導体集積回路装置）更には半導体装置全
般に適用できる。
をその背景となった利用分野であるウェハシステムＬＳ
Ｉに適用した場合について説明したが、それに限定され
るものではなく、たとえば一枚の半導体ウェハ上に多数
のチップ（マルチチップ）を構成してなる大規模半導体
装置（大規模半導体集積回路装置）更には半導体装置全
般に適用できる。
第１図は本発明による半導体装置の検査段階での一実施
例を示す簡略要部平面図、 第２図（Ａ）および（Ｂ）は夫々第１図のＡｌｌバフ部
９の拡大平面図および第２図（Ａ）のＢ−ＢｗＡ断面図
、 第３図（Ａ）および（Ｂ）は夫々第２図（Ａ）のｊｌｌ
パッド９を構成するＡｌバッド９ａと９ｂとを超音波Ａ
２ワイヤボンディング方式を利用して接続した状態を示
す拡大平面図および第３図（Ａ）のＢ−Ｂ線断面図、 第４図は超音波Ａｌワイヤボンディング装置を用いてＡ
ｌｌバフ部９を接続するための説明図、第５図および第
６図は夫々Ａｆパッド部９の変形例を示す要部拡大平面
図、 第７図および第８図は夫々本発明による半導体装置の検
査段階での他の実施例を示す簡略要部平面図、 第９図は従来のウェハシステムＬＳＩの一例を示す簡略
要部平面図である。 １・・・半導体ウェハ、６，７・・・機能ユニット、８
・・・配線網、９・・・／ｌｌパッド、９ａ、９ｂ・・
・Ａｌパッド、１０・・・Ａｆ配線、１２・・・絶縁膜
、１４・・・ウェッジ、１５・・・Ａ！ワイヤ、１６・
・・ワイヤのつぶれ部。 嶋−一 ゐ−＼ マ 派 ）へ
例を示す簡略要部平面図、 第２図（Ａ）および（Ｂ）は夫々第１図のＡｌｌバフ部
９の拡大平面図および第２図（Ａ）のＢ−ＢｗＡ断面図
、 第３図（Ａ）および（Ｂ）は夫々第２図（Ａ）のｊｌｌ
パッド９を構成するＡｌバッド９ａと９ｂとを超音波Ａ
２ワイヤボンディング方式を利用して接続した状態を示
す拡大平面図および第３図（Ａ）のＢ−Ｂ線断面図、 第４図は超音波Ａｌワイヤボンディング装置を用いてＡ
ｌｌバフ部９を接続するための説明図、第５図および第
６図は夫々Ａｆパッド部９の変形例を示す要部拡大平面
図、 第７図および第８図は夫々本発明による半導体装置の検
査段階での他の実施例を示す簡略要部平面図、 第９図は従来のウェハシステムＬＳＩの一例を示す簡略
要部平面図である。 １・・・半導体ウェハ、６，７・・・機能ユニット、８
・・・配線網、９・・・／ｌｌパッド、９ａ、９ｂ・・
・Ａｌパッド、１０・・・Ａｆ配線、１２・・・絶縁膜
、１４・・・ウェッジ、１５・・・Ａ！ワイヤ、１６・
・・ワイヤのつぶれ部。 嶋−一 ゐ−＼ マ 派 ）へ
Claims (1)
- 【特許請求の範囲】 １、機能ユニット及び／又は配線ユニットに分割配置さ
れている半導体装置において、各ユニット毎に検査がで
きるように夫々一方側と他方側のパッドに電気的に分離
された複数個のパッド部と、これらのパッド部を構成す
る一方側及び他方側のパッドを接続する導電部材とを具
備してなることを特徴とする半導体装置。 ２、前記導電部材は、超音波ワイヤボンディング方式に
よるワイヤ接続部分のつぶれ部を用いてなる特許請求の
範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030348A JPS61190950A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030348A JPS61190950A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190950A true JPS61190950A (ja) | 1986-08-25 |
Family
ID=12301338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60030348A Pending JPS61190950A (ja) | 1985-02-20 | 1985-02-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190950A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239191A (en) * | 1990-01-19 | 1993-08-24 | Kabushiki Kaisha Toshiba | Semiconductor wafer |
| DE102004005586B3 (de) * | 2004-02-04 | 2005-09-29 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben |
-
1985
- 1985-02-20 JP JP60030348A patent/JPS61190950A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239191A (en) * | 1990-01-19 | 1993-08-24 | Kabushiki Kaisha Toshiba | Semiconductor wafer |
| DE102004005586B3 (de) * | 2004-02-04 | 2005-09-29 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben |
| US7521809B2 (en) | 2004-02-04 | 2009-04-21 | Infineon Technologies Ag | Semiconductor device having a chip stack on a rewiring plate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4837560B2 (ja) | 検査パッド構造を有する集積回路およびその製造方法 | |
| KR100274558B1 (ko) | 웨이퍼 번인 및 검사 시스템 | |
| US6262587B1 (en) | Semiconductor wafer with connecting leads between the dies | |
| US6136620A (en) | Method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| JPH0454971B2 (ja) | ||
| US20030074611A1 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
| JPH1144732A (ja) | マルチチップモジュール | |
| JP2010537187A (ja) | マルチサイトプローブ | |
| US6788092B2 (en) | Test assembly for integrated circuit package | |
| JP2007049161A (ja) | ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| US8586983B2 (en) | Semiconductor chip embedded with a test circuit | |
| JPH09115972A (ja) | 半導体素子の試験用アレー及び試験方法 | |
| JPS61190950A (ja) | 半導体装置 | |
| US6426516B1 (en) | Kerf contact to silicon redesign for defect isolation and analysis | |
| JPH11243120A (ja) | 半導体装置およびその製造方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| JP2002162448A (ja) | 半導体デバイス及びその検査方法 | |
| JPH02184043A (ja) | 半導体装置の製造方法 | |
| US20030234660A1 (en) | Direct landing technology for wafer probe | |
| JPH0496343A (ja) | 半導体装置 | |
| JPH05343489A (ja) | 半導体装置 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| JPH07111282A (ja) | 半導体チップおよびそれを用いた半導体集積回路装置 |