JPH11345847A - 半導体ウエハ及び半導体装置の製造方法 - Google Patents
半導体ウエハ及び半導体装置の製造方法Info
- Publication number
- JPH11345847A JPH11345847A JP15294998A JP15294998A JPH11345847A JP H11345847 A JPH11345847 A JP H11345847A JP 15294998 A JP15294998 A JP 15294998A JP 15294998 A JP15294998 A JP 15294998A JP H11345847 A JPH11345847 A JP H11345847A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- semiconductor device
- pad
- scribe lane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Abstract
(57)【要約】
【課題】 入出力装置の構成を工夫することにより、半
導体装置のチップ面積を縮小して、低コストで半導体装
置を製造することができる半導体ウエハ及び半導体装置
の製造方法を提供する。 【解決手段】 半導体装置３１，３２の外周囲の入出力
装置４１，４２のトランジスタ部上にボンディングパッ
ド６１，６２を形成し、これと電気的に接続されたウェ
ハ検査用パッド７１，７２をスクライブレーン２上に形
成する。ウエハ検査はウェハ検査用パット７１，７２を
用い、組立時はボンディングパット６１，６２を使用す
る。ダイシング時には、ウェハ検査用パット７１，７２
は切断されるのでチップサイズを縮小できる。
導体装置のチップ面積を縮小して、低コストで半導体装
置を製造することができる半導体ウエハ及び半導体装置
の製造方法を提供する。 【解決手段】 半導体装置３１，３２の外周囲の入出力
装置４１，４２のトランジスタ部上にボンディングパッ
ド６１，６２を形成し、これと電気的に接続されたウェ
ハ検査用パッド７１，７２をスクライブレーン２上に形
成する。ウエハ検査はウェハ検査用パット７１，７２を
用い、組立時はボンディングパット６１，６２を使用す
る。ダイシング時には、ウェハ検査用パット７１，７２
は切断されるのでチップサイズを縮小できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の面積
を縮小することが出来る入出力装置を備えた半導体装置
を形成した半導体ウエハに関するものであり、また、そ
のような半導体ウエハから半導体装置を製造する方法に
関するものである。
を縮小することが出来る入出力装置を備えた半導体装置
を形成した半導体ウエハに関するものであり、また、そ
のような半導体ウエハから半導体装置を製造する方法に
関するものである。
【０００２】
【従来の技術】近年、機器の小型化により、内蔵ＬＳＩ
の小型化はさけられなく、コスト削減・ＣＳＰパッケー
ジ等の小型化には半導体装置のチップサイズの縮小は必
然的である。従来の半導体基板に形成される入出力装置
のボンディングパッドはトランジスタ構成部と分離した
配置で構成されている。以下、図面を参照しながら従来
の入出力装置について説明する。
の小型化はさけられなく、コスト削減・ＣＳＰパッケー
ジ等の小型化には半導体装置のチップサイズの縮小は必
然的である。従来の半導体基板に形成される入出力装置
のボンディングパッドはトランジスタ構成部と分離した
配置で構成されている。以下、図面を参照しながら従来
の入出力装置について説明する。
【０００３】図６は従来の半導体装置が形成された半導
体ウエハの概略構成を示す一部拡大平面図である。ま
た、図７は、図６の入出力装置部Ｙの拡大図である。図
６、図７において、１は半導体ウェハ、２は半導体ウェ
ハ１に形成された複数の半導体装置を区別するスクライ
ブレーン、３１，３２は半導体装置、４１は半導体装置
３１の入出力装置、４２は半導体装置３２の入出力装
置、５１は半導体装置３１の内部回路、５２は半導体装
置３２の内部回路、６１は半導体装置３１のボンディン
グパッド、６２は半導体装置３２のボンディングパッド
である。図６では、半導体装置は４つのみ記載したが、
実際にはこれが上下方向及び左右方向に繰り返して配置
されている。
体ウエハの概略構成を示す一部拡大平面図である。ま
た、図７は、図６の入出力装置部Ｙの拡大図である。図
６、図７において、１は半導体ウェハ、２は半導体ウェ
ハ１に形成された複数の半導体装置を区別するスクライ
ブレーン、３１，３２は半導体装置、４１は半導体装置
３１の入出力装置、４２は半導体装置３２の入出力装
置、５１は半導体装置３１の内部回路、５２は半導体装
置３２の内部回路、６１は半導体装置３１のボンディン
グパッド、６２は半導体装置３２のボンディングパッド
である。図６では、半導体装置は４つのみ記載したが、
実際にはこれが上下方向及び左右方向に繰り返して配置
されている。
【０００４】従来の半導体ウェハ１に形成された半導体
装置３１，３２では、トランジスタで構成された入出力
装置４１，４２は、内部回路５１，５２の外周囲に配置
されており、ボンディングパッド６１，６２は、前記入
出力装置４１，４２のトランジスタが存在しない領域に
電気的に接続された構成で形成されている。半導体装置
のウエハ検査（プローブ検査）は、前記ボンディングパ
ッド６１，６２にプローブをたてることで電気的特性を
検査するものであり、組立時のリードフレームへのワイ
ヤーボンディングは、検査時に使用した前記ボンディン
グパッド６１，６２を使用するものである。ボンディン
グパッド６１，６２を入出力装置４１，４２のトランジ
スタが存在しない領域に形成することにより、プローブ
検査やワイヤーボンディング時の外力によるトランジス
タ部の破壊を防止していた。
装置３１，３２では、トランジスタで構成された入出力
装置４１，４２は、内部回路５１，５２の外周囲に配置
されており、ボンディングパッド６１，６２は、前記入
出力装置４１，４２のトランジスタが存在しない領域に
電気的に接続された構成で形成されている。半導体装置
のウエハ検査（プローブ検査）は、前記ボンディングパ
ッド６１，６２にプローブをたてることで電気的特性を
検査するものであり、組立時のリードフレームへのワイ
ヤーボンディングは、検査時に使用した前記ボンディン
グパッド６１，６２を使用するものである。ボンディン
グパッド６１，６２を入出力装置４１，４２のトランジ
スタが存在しない領域に形成することにより、プローブ
検査やワイヤーボンディング時の外力によるトランジス
タ部の破壊を防止していた。
【０００５】
【発明が解決しようとする課題】上記従来の構成では、
ボンディングパット６１，６２の下層にはトランジスタ
が構成されていないにも関わらず、チップ面積を有して
おり、チップサイズは必然的に大きくなる。また、この
結果、半導体ウェハ１の上に配置できる半導体装置の数
が少なくなり、コストの面でも不利になるという問題が
ある。
ボンディングパット６１，６２の下層にはトランジスタ
が構成されていないにも関わらず、チップ面積を有して
おり、チップサイズは必然的に大きくなる。また、この
結果、半導体ウェハ１の上に配置できる半導体装置の数
が少なくなり、コストの面でも不利になるという問題が
ある。
【０００６】本発明は、上記のような従来の課題を解決
するものであり、入出力装置の構成を工夫することによ
り、半導体装置のチップ面積を縮小して、低コストで半
導体装置を製造することができる半導体ウエハ、及び半
導体装置の製造方法を提供することを目的とする。
するものであり、入出力装置の構成を工夫することによ
り、半導体装置のチップ面積を縮小して、低コストで半
導体装置を製造することができる半導体ウエハ、及び半
導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するために以下の構成とする。
達成するために以下の構成とする。
【０００８】即ち、本発明に係る半導体ウエハは、複数
の半導体装置と、前記複数の半導体装置を区別するスク
ライブレーンとを有する半導体ウエハであって、前記半
導体装置の内部回路の外周囲に入出力装置を有し、前記
入出力装置のトランジスタ部上にボンディングパッドを
有し、前記ボンディングパッドと電気的に接続されたウ
ェハ検査用パッドをスクライブレーン上に有することを
特徴とする。
の半導体装置と、前記複数の半導体装置を区別するスク
ライブレーンとを有する半導体ウエハであって、前記半
導体装置の内部回路の外周囲に入出力装置を有し、前記
入出力装置のトランジスタ部上にボンディングパッドを
有し、前記ボンディングパッドと電気的に接続されたウ
ェハ検査用パッドをスクライブレーン上に有することを
特徴とする。
【０００９】また、本発明に係る半導体装置の製造方法
は、複数の半導体装置と、前記複数の半導体装置を区別
するスクライブレーンとを有する半導体ウエハを得た
後、前記スクライブレーンで切断して半導体装置を得る
半導体装置の製造方法において、前記半導体ウエハは、
前記半導体装置の内部回路の外周囲に入出力装置を有
し、前記入出力装置のトランジスタ部上にボンディング
パッドを有し、前記ボンディングパッドと電気的に接続
されたウェハ検査用パッドを前記スクライブレーン上に
有することを特徴とする。
は、複数の半導体装置と、前記複数の半導体装置を区別
するスクライブレーンとを有する半導体ウエハを得た
後、前記スクライブレーンで切断して半導体装置を得る
半導体装置の製造方法において、前記半導体ウエハは、
前記半導体装置の内部回路の外周囲に入出力装置を有
し、前記入出力装置のトランジスタ部上にボンディング
パッドを有し、前記ボンディングパッドと電気的に接続
されたウェハ検査用パッドを前記スクライブレーン上に
有することを特徴とする。
【００１０】一般に、ウェハ検査時のパッドにかかる荷
重は、ワイヤーボンディング時のそれより大きい。ま
た、ウェハ検査時に使用するプローブ針材質のタングス
テンの硬度は、ワイヤーボンディング時に使用する金配
線のそれより大きい。即ち、ウェハ検査時とワイヤーボ
ンディング時とではパッドに作用する機械的作用が異な
り、前者が後者より厳しい。そこで本発明ではこの点に
着目して、上記構成のように、それぞれに対応したパッ
ドを別個に形成した。そして、大きな機械的作用を受け
るウェハ検査用パッドは、トランジスタ部が形成されて
いないスクライブレーン上に形成することで、ウェハ検
査時のトランジスタ部の破壊を防止した。しかも、この
ようにウエハ検査用パッドを別個に設けても、ウェハ検
査終了後、スクライブレーンで切断する際に同時にウエ
ハ検査用パッドも切断して除去すれば、最終的に得られ
る半導体装置のサイズの拡大は生じない。一方、比較的
小さな機械的作用を受けるボンディングパッドは入出力
装置のトランジスタ部上に形成することで、半導体装置
のチップ面積を上述の従来の構成の半導体装置に比べて
小型化することができた。これにより、同一サイズの半
導体ウエハから得られる半導体装置の数が増加し、コス
ト低減を可能にした。
重は、ワイヤーボンディング時のそれより大きい。ま
た、ウェハ検査時に使用するプローブ針材質のタングス
テンの硬度は、ワイヤーボンディング時に使用する金配
線のそれより大きい。即ち、ウェハ検査時とワイヤーボ
ンディング時とではパッドに作用する機械的作用が異な
り、前者が後者より厳しい。そこで本発明ではこの点に
着目して、上記構成のように、それぞれに対応したパッ
ドを別個に形成した。そして、大きな機械的作用を受け
るウェハ検査用パッドは、トランジスタ部が形成されて
いないスクライブレーン上に形成することで、ウェハ検
査時のトランジスタ部の破壊を防止した。しかも、この
ようにウエハ検査用パッドを別個に設けても、ウェハ検
査終了後、スクライブレーンで切断する際に同時にウエ
ハ検査用パッドも切断して除去すれば、最終的に得られ
る半導体装置のサイズの拡大は生じない。一方、比較的
小さな機械的作用を受けるボンディングパッドは入出力
装置のトランジスタ部上に形成することで、半導体装置
のチップ面積を上述の従来の構成の半導体装置に比べて
小型化することができた。これにより、同一サイズの半
導体ウエハから得られる半導体装置の数が増加し、コス
ト低減を可能にした。
【００１１】上記の構成において、隣り合う半導体装置
のウエハ検査用パッドがスクライブレーン上に交互に配
置されているのが好ましい。係る好ましい構成によれ
ば、隣り合う半導体装置のウエハ検査用パッドを相互に
対向させて配置する場合に比べて、ウエハ検査工程を安
定化させることができ、また、スクライブレーンの幅を
狭くすることができるので、同一サイズの半導体ウエハ
から得られる半導体装置の数がより増加し、一層のコス
ト低減が可能になる。
のウエハ検査用パッドがスクライブレーン上に交互に配
置されているのが好ましい。係る好ましい構成によれ
ば、隣り合う半導体装置のウエハ検査用パッドを相互に
対向させて配置する場合に比べて、ウエハ検査工程を安
定化させることができ、また、スクライブレーンの幅を
狭くすることができるので、同一サイズの半導体ウエハ
から得られる半導体装置の数がより増加し、一層のコス
ト低減が可能になる。
【００１２】
【発明の実施の形態】本発明に係る例の半導体ウエハ及
び半導体装置の製造方法について図面を参照しながら説
明する。
び半導体装置の製造方法について図面を参照しながら説
明する。
【００１３】（実施の形態１）図１は、本発明の実施の
形態１に係る半導体ウエハの一例の概略構成を示す一部
拡大平面図である。また、図２は、図１の入出力装置部
Ｘの詳細を示した図であり、図２（Ａ）は図１のＸ部の
拡大平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線での矢
印方向から見た断面図である。
形態１に係る半導体ウエハの一例の概略構成を示す一部
拡大平面図である。また、図２は、図１の入出力装置部
Ｘの詳細を示した図であり、図２（Ａ）は図１のＸ部の
拡大平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線での矢
印方向から見た断面図である。
【００１４】図１、図２において、１は半導体ウェハ、
２は半導体ウェハ１に形成された複数の半導体装置を区
別するスクライブレーン、３１，３２は半導体装置、４
１は半導体装置３１の入出力装置、４２は半導体装置３
２の入出力装置、５１は半導体装置３１の内部回路、５
２は半導体装置３２の内部回路、６１は半導体装置３１
のボンディングパッド、６２は半導体装置３２のボンデ
ィングパッド、７１は半導体装置３１のウエハ検査用パ
ッド、７２は半導体装置３２のウエハ検査用パッド、８
１は半導体装置３１のトランジスタ間配線（回路形成用
配線）、８２は半導体装置３２のトランジスタ間配線
（回路形成用配線）である。
２は半導体ウェハ１に形成された複数の半導体装置を区
別するスクライブレーン、３１，３２は半導体装置、４
１は半導体装置３１の入出力装置、４２は半導体装置３
２の入出力装置、５１は半導体装置３１の内部回路、５
２は半導体装置３２の内部回路、６１は半導体装置３１
のボンディングパッド、６２は半導体装置３２のボンデ
ィングパッド、７１は半導体装置３１のウエハ検査用パ
ッド、７２は半導体装置３２のウエハ検査用パッド、８
１は半導体装置３１のトランジスタ間配線（回路形成用
配線）、８２は半導体装置３２のトランジスタ間配線
（回路形成用配線）である。
【００１５】図１では、半導体装置は４つのみ記載され
ているが、本発明の半導体ウエハは、このような半導体
装置が縦方向及び横方向に所定個数複数個繰り返し配置
されている。
ているが、本発明の半導体ウエハは、このような半導体
装置が縦方向及び横方向に所定個数複数個繰り返し配置
されている。
【００１６】半導体装置３１，３２は、半導体ウェハ１
上に形成され、トランジスタで構成された内部回路５
１，５２の外周囲に、電気的に接続配置されたトランジ
スタで構成された入出力装置４１，４２と、前記入出力
装置４１，４２の真上に電気的に接続されたボンディン
グパッド６１，６２と、前記ボンディングパッドからス
クライブレーン２上に電気的に接続延長して形成された
ウェハ検査用パッド７１，７２とを有する。半導体装置
３１のウェハ検査用パッド７１は、図２（Ａ）に示すよ
うに、隣り合う半導体装置３２のウェハ検査用パッド７
２と接触しないように所定の間隔をあけて対向して配置
される。
上に形成され、トランジスタで構成された内部回路５
１，５２の外周囲に、電気的に接続配置されたトランジ
スタで構成された入出力装置４１，４２と、前記入出力
装置４１，４２の真上に電気的に接続されたボンディン
グパッド６１，６２と、前記ボンディングパッドからス
クライブレーン２上に電気的に接続延長して形成された
ウェハ検査用パッド７１，７２とを有する。半導体装置
３１のウェハ検査用パッド７１は、図２（Ａ）に示すよ
うに、隣り合う半導体装置３２のウェハ検査用パッド７
２と接触しないように所定の間隔をあけて対向して配置
される。
【００１７】さらに図２（Ｂ）に示すように、入出力装
置のトランジスタ間の配線８１，８２は、１層目の配線
で行い、２層目の配線行程でボンディングパット６１，
６２及びウェハ検査用パット７１，７２の形成行う。こ
のようにすれば、本発明は２層以上の配線行程で実現可
能である。
置のトランジスタ間の配線８１，８２は、１層目の配線
で行い、２層目の配線行程でボンディングパット６１，
６２及びウェハ検査用パット７１，７２の形成行う。こ
のようにすれば、本発明は２層以上の配線行程で実現可
能である。
【００１８】半導体装置３１のプローブ検査は、スクラ
イブレーン２上に形成した検査用パット７１を使用す
る。例えば、半導体ウェハ検査時のプローブによるパッ
ドへの荷重は約８ｍｇ／μｍ2であり、ワイヤーボンド
時のパッドにかかる荷重は約３ｍｇ／μｍ2である。ま
た、プローブ針は一般にタングステンからなり、ワイヤ
ーボンディング時に使用される金配線より硬度が大き
い。このように機械的作用が大きな半導体ウェハの検査
を検査用パット７１を用いて行えば、検査用パット７１
はトランジスで構成された入出力装置４１上には形成さ
れていないから、プローブ針の機械的接触によるトラン
ジスタ部へのダメージを防止できる。なお、現在の一般
的なプローブ検査可能なウェハ検査用パッドサイズは５
０μｍ×５０μｍであるので、図２（Ａ）に示すような
配置であれば、スクライブレーン２の幅は１１０μｍ程
度で実現可能である。
イブレーン２上に形成した検査用パット７１を使用す
る。例えば、半導体ウェハ検査時のプローブによるパッ
ドへの荷重は約８ｍｇ／μｍ2であり、ワイヤーボンド
時のパッドにかかる荷重は約３ｍｇ／μｍ2である。ま
た、プローブ針は一般にタングステンからなり、ワイヤ
ーボンディング時に使用される金配線より硬度が大き
い。このように機械的作用が大きな半導体ウェハの検査
を検査用パット７１を用いて行えば、検査用パット７１
はトランジスで構成された入出力装置４１上には形成さ
れていないから、プローブ針の機械的接触によるトラン
ジスタ部へのダメージを防止できる。なお、現在の一般
的なプローブ検査可能なウェハ検査用パッドサイズは５
０μｍ×５０μｍであるので、図２（Ａ）に示すような
配置であれば、スクライブレーン２の幅は１１０μｍ程
度で実現可能である。
【００１９】半導体ウエハの検査終了後、検査用パット
７１は、ダイシング時にスクライブレーン２と同時に切
断して除去される。このため、検査用パッド７１をボン
ディングパッド６１とは別個に設けても、最終的に得ら
れる半導体装置の面積の増大は発生しない。
７１は、ダイシング時にスクライブレーン２と同時に切
断して除去される。このため、検査用パッド７１をボン
ディングパッド６１とは別個に設けても、最終的に得ら
れる半導体装置の面積の増大は発生しない。
【００２０】切断された個々の半導体装置のパッケージ
リードとのワイヤーボンディングには、ボンディングパ
ッド６１を使用する。
リードとのワイヤーボンディングには、ボンディングパ
ッド６１を使用する。
【００２１】本発明の構成によれば、入出力装置４１の
上にボンディングパッド６１を形成しているため、従来
のように、入出力装置のボンディングパッド形成領域を
非トランジスタ領域とする必要がなくなる。即ち、本発
明では入出力装置４１には非トランジスタ領域が不要と
なり、従来必要とされていたボンディングパッドの形成
面積分だけ縮小が可能である。
上にボンディングパッド６１を形成しているため、従来
のように、入出力装置のボンディングパッド形成領域を
非トランジスタ領域とする必要がなくなる。即ち、本発
明では入出力装置４１には非トランジスタ領域が不要と
なり、従来必要とされていたボンディングパッドの形成
面積分だけ縮小が可能である。
【００２２】本発明による半導体装置のチップ面積の縮
小量は以下の式で算出可能である。
小量は以下の式で算出可能である。
【００２３】
【数１】（縮小量）＝（半導体装置のチップ面積）−
［｛（チップサイズｘ）−（パットサイズｘ）×２｝×
｛（チップサイズｙ）−（パットサイズｙ）×２｝］
［｛（チップサイズｘ）−（パットサイズｘ）×２｝×
｛（チップサイズｙ）−（パットサイズｙ）×２｝］
【００２４】ここで、チップサイズｘ，チップサイズｙ
は、それぞれ半導体装置の横方向及び縦方向の長さを、
また、パットサイズｘ，パットサイズｙはそれぞれボン
ディングパッドの横方向及び縦方向の長さを表す。
は、それぞれ半導体装置の横方向及び縦方向の長さを、
また、パットサイズｘ，パットサイズｙはそれぞれボン
ディングパッドの横方向及び縦方向の長さを表す。
【００２５】具体的には、ボンディングパッドサイズが
１６０μｍ×１６０μｍで、半導体装置のチップ面積が
４ｍｍ×４ｍｍのとき、１５％のチップ面積の縮小が可
能となる。
１６０μｍ×１６０μｍで、半導体装置のチップ面積が
４ｍｍ×４ｍｍのとき、１５％のチップ面積の縮小が可
能となる。
【００２６】本発明と従来技術との半導体ウェハ上への
半導体装置の配置可能数の比較の一例を図３、図４に示
す。いずれも、８インチの半導体ウエハから得られる半
導体装置の個数を、正方形の半導体装置の一辺のサイズ
を種々に変えて算出したものである。縦軸は、従来法に
対する本発明法の半導体装置の採れ数比率で示してあ
る。図３はボンディングパッドのサイズを１６０μｍ×
１６０μｍとした場合であり、図４はボンディングパッ
ドのサイズを１１０μｍ×１１０μｍとした場合であ
る。
半導体装置の配置可能数の比較の一例を図３、図４に示
す。いずれも、８インチの半導体ウエハから得られる半
導体装置の個数を、正方形の半導体装置の一辺のサイズ
を種々に変えて算出したものである。縦軸は、従来法に
対する本発明法の半導体装置の採れ数比率で示してあ
る。図３はボンディングパッドのサイズを１６０μｍ×
１６０μｍとした場合であり、図４はボンディングパッ
ドのサイズを１１０μｍ×１１０μｍとした場合であ
る。
【００２７】両図から明らかな通り、上記の条件では、
チップサイズが小さくなるほど本発明の効果が顕著にな
ることが分かる。
チップサイズが小さくなるほど本発明の効果が顕著にな
ることが分かる。
【００２８】（実施の形態２）図５は、本発明の実施の
形態２にかかる半導体ウエハの入出力装置部Ｘの拡大平
面図である。本実施の形態にかかる半導体ウエハの全体
構成は、実施の形態１で説明した図１と同様であり、入
出力装置部Ｘが図５に示したように、隣り合う半導体装
置のウエハ検査用パッドをスクライブレーン上に交互に
配置する点で実施の形態１と相違する。実施の形態１と
同様の機能を有する部材には同一の符号を付して詳細な
説明は省略する。
形態２にかかる半導体ウエハの入出力装置部Ｘの拡大平
面図である。本実施の形態にかかる半導体ウエハの全体
構成は、実施の形態１で説明した図１と同様であり、入
出力装置部Ｘが図５に示したように、隣り合う半導体装
置のウエハ検査用パッドをスクライブレーン上に交互に
配置する点で実施の形態１と相違する。実施の形態１と
同様の機能を有する部材には同一の符号を付して詳細な
説明は省略する。
【００２９】本実施の形態によれば、プローブ検査を安
定して行えるという効果を有する。その理由は以下の通
りである。半導体装置３１をプローブ検査する際、プロ
ーブ針を検査用パッド７１に接触させるが、このとき電
気接続を確実にするために所定の接触荷重をプローブ針
にかける。この接触荷重によりプローブが撓って、接触
位置が初期接触位置から半導体装置３１からみて外側方
向（検査用パッド７１のプローブ針についてみれば図５
の紙面下方向）に移動する。しかしながら、図５のよう
な検査用パッドにすれば、スクライブレーンの幅を広く
しなくても各検査用パッドをプローブ針の移動方向に長
くすることができるため（図２の場合と比較すると、同
一のスクライブレーン幅であれば、本実施の形態によれ
ば、検査用パッドのプローブ針の移動方向の長さをほぼ
２倍にすることができる）、接触位置が移動して、プロ
ーブ針が検査用パッド７１から外れて接触不良を生ずる
のを防止することができる。また、図２のように、隣接
する半導体装置３２の検査用パッド７２が対向するよう
に配置されていると、検査用パッド７１から外れたプロ
ーブ針が対向する検査用パッド７２に接触して、検査用
パッド７２を破損等する場合も起こり得るが、図５のよ
うな配置にすることでこのようなトラブルも防止でき
る。以上のように、隣り合う半導体装置のウェハ検査用
パッドをスクライブレーン上で交互に配置することによ
り、安定した検査を行うことができる。
定して行えるという効果を有する。その理由は以下の通
りである。半導体装置３１をプローブ検査する際、プロ
ーブ針を検査用パッド７１に接触させるが、このとき電
気接続を確実にするために所定の接触荷重をプローブ針
にかける。この接触荷重によりプローブが撓って、接触
位置が初期接触位置から半導体装置３１からみて外側方
向（検査用パッド７１のプローブ針についてみれば図５
の紙面下方向）に移動する。しかしながら、図５のよう
な検査用パッドにすれば、スクライブレーンの幅を広く
しなくても各検査用パッドをプローブ針の移動方向に長
くすることができるため（図２の場合と比較すると、同
一のスクライブレーン幅であれば、本実施の形態によれ
ば、検査用パッドのプローブ針の移動方向の長さをほぼ
２倍にすることができる）、接触位置が移動して、プロ
ーブ針が検査用パッド７１から外れて接触不良を生ずる
のを防止することができる。また、図２のように、隣接
する半導体装置３２の検査用パッド７２が対向するよう
に配置されていると、検査用パッド７１から外れたプロ
ーブ針が対向する検査用パッド７２に接触して、検査用
パッド７２を破損等する場合も起こり得るが、図５のよ
うな配置にすることでこのようなトラブルも防止でき
る。以上のように、隣り合う半導体装置のウェハ検査用
パッドをスクライブレーン上で交互に配置することによ
り、安定した検査を行うことができる。
【００３０】更に、スクライブレーン２の幅を実施の形
態１の１／２の５５μｍと狭くしても実施可能であり、
同一サイズの半導体ウエハから得られる半導体装置の数
が増加し、コスト低減に寄与する。
態１の１／２の５５μｍと狭くしても実施可能であり、
同一サイズの半導体ウエハから得られる半導体装置の数
が増加し、コスト低減に寄与する。
【００３１】
【発明の効果】以上のように、本発明によれば、入出力
装置のトランジスタ部上にボンディングパッドを形成
し、かつスクライブレーンには前記ボンディングパッド
と電気的に接続されたウェハ検査用パッドを設けること
により、半導体装置の面積を小さくすることが出来る。
これにより単位半導体ウェハあたりの半導体装置数が増
加し、コスト削減に大きな効果をもたらす。
装置のトランジスタ部上にボンディングパッドを形成
し、かつスクライブレーンには前記ボンディングパッド
と電気的に接続されたウェハ検査用パッドを設けること
により、半導体装置の面積を小さくすることが出来る。
これにより単位半導体ウェハあたりの半導体装置数が増
加し、コスト削減に大きな効果をもたらす。
【図１】 本発明の実施の形態１に係る半導体ウエハの
一例の概略構成を示す一部拡大平面図である。
一例の概略構成を示す一部拡大平面図である。
【図２】 図１の入出力装置部Ｘの詳細を示した図であ
り、（Ａ）は図１のＸ部の拡大平面図、（Ｂ）は（Ａ）
のＩ−Ｉ線での矢印方向から見た断面図である。
り、（Ａ）は図１のＸ部の拡大平面図、（Ｂ）は（Ａ）
のＩ−Ｉ線での矢印方向から見た断面図である。
【図３】 半導体ウェハ上への半導体装置の配置可能数
を比較した図である。
を比較した図である。
【図４】 半導体ウェハ上への半導体装置の配置可能数
を比較した図である。
を比較した図である。
【図５】 本発明の実施の形態２にかかる半導体ウエハ
の入出力装置部Ｘの拡大平面図である。
の入出力装置部Ｘの拡大平面図である。
【図６】 従来の半導体装置が形成された半導体ウエハ
の概略構成を示す一部拡大平面図である。
の概略構成を示す一部拡大平面図である。
【図７】 図６の入出力装置部Ｙの拡大図である。
１ 半導体ウェハ ２ スクライブレーン ３１，３２ 半導体装置 ４１，４２ 入出力装置 ５１，５２ 内部回路 ６１，６２ ボンディングパット ７１，７２ ウエハ検査用パット ８１，８２ トランジスタ間配線
Claims (7)
- 【請求項１】 複数の半導体装置と、前記複数の半導体
装置を区別するスクライブレーンとを有する半導体ウエ
ハであって、 前記半導体装置の内部回路の外周囲に入出力装置を有
し、前記入出力装置のトランジスタ部上にボンディング
パッドを有し、前記ボンディングパッドと電気的に接続
されたウェハ検査用パッドをスクライブレーン上に有す
ることを特徴とする半導体ウエハ。 - 【請求項２】 隣り合う半導体装置の前記ウエハ検査用
パッドが前記スクライブレーン上に交互に配置されてい
る請求項１に記載の半導体ウエハ。 - 【請求項３】 前記ウェハ検査用パッドは半導体ウェハ
の検査時に使用され、前記ボンディングパッドはパッケ
ージリードとのワイヤーボンディング時に使用される請
求項１に記載の半導体ウエハ。 - 【請求項４】 複数の半導体装置と、前記複数の半導体
装置を区別するスクライブレーンとを有する半導体ウエ
ハを得た後、前記スクライブレーンで切断して半導体装
置を得る半導体装置の製造方法において、 前記半導体ウエハは、前記半導体装置の内部回路の外周
囲に入出力装置を有し、前記入出力装置のトランジスタ
部上にボンディングパッドを有し、前記ボンディングパ
ッドと電気的に接続されたウェハ検査用パッドを前記ス
クライブレーン上に有することを特徴とする半導体装置
の製造方法。 - 【請求項５】 前記スクライブレーンで切断する際に、
前記ウェハ検査用パッドも同時に切断して除去する請求
項４に記載の半導体装置の製造方法。 - 【請求項６】 隣り合う半導体装置の前記ウエハ検査用
パッドを前記スクライブレーン上に交互に配置する請求
項４に記載の半導体装置の製造方法。 - 【請求項７】 前記半導体ウエハを得た後、前記ウェハ
検査用パッドを用いて前記半導体ウェハを検査し、前記
スクライブレーンで切断して半導体装置を得た後、前記
ボンディングパッドを用いてパッケージリードとのワイ
ヤーボンディングを行う請求項４に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15294998A JPH11345847A (ja) | 1998-06-02 | 1998-06-02 | 半導体ウエハ及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15294998A JPH11345847A (ja) | 1998-06-02 | 1998-06-02 | 半導体ウエハ及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11345847A true JPH11345847A (ja) | 1999-12-14 |
Family
ID=15551692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15294998A Pending JPH11345847A (ja) | 1998-06-02 | 1998-06-02 | 半導体ウエハ及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11345847A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086589A (ja) * | 2001-09-07 | 2003-03-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007234933A (ja) * | 2006-03-02 | 2007-09-13 | Ricoh Co Ltd | 半導体ウエハ、半導体装置及び半導体装置の製造方法 |
| WO2010119762A1 (ja) * | 2009-04-15 | 2010-10-21 | オリンパスメディカルシステムズ株式会社 | 半導体装置、半導体装置の製造方法 |
| JP2011176345A (ja) * | 2011-04-15 | 2011-09-08 | Fujitsu Semiconductor Ltd | 半導体装置 |
-
1998
- 1998-06-02 JP JP15294998A patent/JPH11345847A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086589A (ja) * | 2001-09-07 | 2003-03-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007234933A (ja) * | 2006-03-02 | 2007-09-13 | Ricoh Co Ltd | 半導体ウエハ、半導体装置及び半導体装置の製造方法 |
| WO2010119762A1 (ja) * | 2009-04-15 | 2010-10-21 | オリンパスメディカルシステムズ株式会社 | 半導体装置、半導体装置の製造方法 |
| JP2011176345A (ja) * | 2011-04-15 | 2011-09-08 | Fujitsu Semiconductor Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5283300B2 (ja) | ボンドパッドを有する半導体装置およびそのための方法 | |
| US6921979B2 (en) | Semiconductor device having a bond pad and method therefor | |
| US6635560B2 (en) | Method for implementing selected functionality on an integrated circuit device | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| US8304857B2 (en) | Semiconductor device | |
| JP2006210438A (ja) | 半導体装置およびその製造方法 | |
| JPH1197645A (ja) | 半導体記憶装置 | |
| US8039946B2 (en) | Chip package structure and fabricating method thereof | |
| US7238962B2 (en) | Semiconductor chip with test pads and tape carrier package using the same | |
| JPH11307601A (ja) | 半導体装置 | |
| US20070018340A1 (en) | Integrated circuit pad with separate probing and bonding areas | |
| US20060157740A1 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
| JP3395747B2 (ja) | 半導体集積回路の製造方法 | |
| JP2765567B2 (ja) | 半導体装置 | |
| KR100541798B1 (ko) | 반도체 장치의 테그 패턴 형성방법 | |
| JP2003273313A (ja) | 半導体装置およびその製造方法 | |
| JP2004296464A (ja) | 半導体装置 | |
| JPH0677278A (ja) | 半導体装置およびボンディング方法 | |
| JP2002048839A (ja) | 半導体装置およびその製造方法 | |
| JP2003257972A (ja) | 半導体装置の製造方法 | |
| JP2001085598A (ja) | 半導体装置及びその製造方法 | |
| JPH04122039A (ja) | 多ピン半導体素子テスト用パッド |