JP2003257972A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003257972A JP2003257972A JP2002056978A JP2002056978A JP2003257972A JP 2003257972 A JP2003257972 A JP 2003257972A JP 2002056978 A JP2002056978 A JP 2002056978A JP 2002056978 A JP2002056978 A JP 2002056978A JP 2003257972 A JP2003257972 A JP 2003257972A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- scribe line
- conductive film
- film pattern
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＴＣＰ組立てを実施する半導体装置におい
て、入出力パッドのパッドピッチが狭パッドピッチ化し
てもリード線間ショートの発生を防止する。 【解決手段】 半導体基板上に複数の半導体チップ領域
とスクライブライン領域に導電膜パターンを形成し、そ
の後にスクライブライン領域に沿ってダイシングを行
う。このスクライブライン領域に形成する導電膜パター
ンを、外部端子パッドのパッドピッチより小さく且つリ
ード線幅より広くする事により導電膜がダイシングによ
り捲れ上がってもリード線間ショートの発生を防止でき
る。
て、入出力パッドのパッドピッチが狭パッドピッチ化し
てもリード線間ショートの発生を防止する。 【解決手段】 半導体基板上に複数の半導体チップ領域
とスクライブライン領域に導電膜パターンを形成し、そ
の後にスクライブライン領域に沿ってダイシングを行
う。このスクライブライン領域に形成する導電膜パター
ンを、外部端子パッドのパッドピッチより小さく且つリ
ード線幅より広くする事により導電膜がダイシングによ
り捲れ上がってもリード線間ショートの発生を防止でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法にかかわり、特に入出力パッド間ショートの改善に関
するものである。
法にかかわり、特に入出力パッド間ショートの改善に関
するものである。
【０００２】
【従来の技術】現在、半導体装置の高集積化、多出力化
に伴い、入出力パッドの狭ピッチ化が進んでいる。
に伴い、入出力パッドの狭ピッチ化が進んでいる。
【０００３】一方、半導体装置の製造方法において、各
チップ領域を分割するスクライブライン領域に形成され
ているパターンは、従来より大きさが変わっていない。
このため、ダイシング後テープキャリアパッケージ（Ｔ
ＣＰ）組立てを実施した場合、ダイシングで捲れ上がっ
たパターンを介してリード線間のショートが発生する。
チップ領域を分割するスクライブライン領域に形成され
ているパターンは、従来より大きさが変わっていない。
このため、ダイシング後テープキャリアパッケージ（Ｔ
ＣＰ）組立てを実施した場合、ダイシングで捲れ上がっ
たパターンを介してリード線間のショートが発生する。
【０００４】以下に従来のＴＣＰ組立てにおけるリード
線間ショートの発生状態について説明する。
線間ショートの発生状態について説明する。
【０００５】図１は、従来の半導体装置における半導体
チップ領域とスクライブ領域の一部を示した平面図、図
２は図１中のＸ−Ｙ線に沿う断面図、図３は図１中のＸ
−Ｙ線に沿ってダイシングを行い従来の製造方法で半導
体装置を製造し、ＴＣＰ組立てを実施した図である。
チップ領域とスクライブ領域の一部を示した平面図、図
２は図１中のＸ−Ｙ線に沿う断面図、図３は図１中のＸ
−Ｙ線に沿ってダイシングを行い従来の製造方法で半導
体装置を製造し、ＴＣＰ組立てを実施した図である。
【０００６】まず、半導体装置を形成するウエハ上に
は、図１に示すように複数の半導体チップ領域１と半導
体チップ領域１毎に分割するスクライブライン領域２か
ら形成されている。また、スクライブライン領域２には
半導体装置の製造工程で必要な導電膜パターン４が形成
されている。半導体チップ領域１をスクライブライン領
域２に沿ってダイシングし図３に示すようにＴＣＰ組立
てを実施した場合、ダイシングの際ブレードに巻き上げ
られたスクライブ領域上にある導電膜パターン４が捲れ
上がり、入出力パッド３もしくはバンプに電気的に接続
された連続した複数のリード線５と接触することにより
リード線間ショートが発生する。
は、図１に示すように複数の半導体チップ領域１と半導
体チップ領域１毎に分割するスクライブライン領域２か
ら形成されている。また、スクライブライン領域２には
半導体装置の製造工程で必要な導電膜パターン４が形成
されている。半導体チップ領域１をスクライブライン領
域２に沿ってダイシングし図３に示すようにＴＣＰ組立
てを実施した場合、ダイシングの際ブレードに巻き上げ
られたスクライブ領域上にある導電膜パターン４が捲れ
上がり、入出力パッド３もしくはバンプに電気的に接続
された連続した複数のリード線５と接触することにより
リード線間ショートが発生する。
【０００７】
【発明が解決しようとする課題】上記従来の技術におい
ては、スクライブライン上の導電膜パターンの大きさが
一定の場合、リード線間ショートを防止しようとすると
入出力パッドのパッドピッチを狭く出来ないという欠点
があった。
ては、スクライブライン上の導電膜パターンの大きさが
一定の場合、リード線間ショートを防止しようとすると
入出力パッドのパッドピッチを狭く出来ないという欠点
があった。
【０００８】本発明は上記問題に鑑み、入出力パッドの
パッドピッチが狭パッドピッチ化してもリード線間ショ
ートが発生しない半導体装置の製造方法を提供するもの
である。
パッドピッチが狭パッドピッチ化してもリード線間ショ
ートが発生しない半導体装置の製造方法を提供するもの
である。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の半導体装置の製造方法では、半導体基板上
に複数の半導体チップ領域が形成され、前記半導体チッ
プ領域毎に分割するスクライブライン領域に沿ってダイ
シングする際に、前記スクライブライン領域に形成され
た導電膜パターンを小さく分割する。このことによって
導電膜がダイシングにより捲れ上がってもリード線間シ
ョートの発生を防止できる。
めに本発明の半導体装置の製造方法では、半導体基板上
に複数の半導体チップ領域が形成され、前記半導体チッ
プ領域毎に分割するスクライブライン領域に沿ってダイ
シングする際に、前記スクライブライン領域に形成され
た導電膜パターンを小さく分割する。このことによって
導電膜がダイシングにより捲れ上がってもリード線間シ
ョートの発生を防止できる。
【００１０】
【発明の実施の形態】以下、本発明による実施の形態に
ついて、図面を参照しながら説明することにする。図４
は、本発明による第一の実施の形態による半導体チップ
領域とスクライブ領域の一部を示した平面図、図５は図
４中のＸ−Ｙ線に沿う断面図、図６は本発明の製造方法
で半導体装置を製造し、図４中のＸ−Ｙ線に沿ってダイ
シングを行いＴＣＰ組立てを実施した図である。
ついて、図面を参照しながら説明することにする。図４
は、本発明による第一の実施の形態による半導体チップ
領域とスクライブ領域の一部を示した平面図、図５は図
４中のＸ−Ｙ線に沿う断面図、図６は本発明の製造方法
で半導体装置を製造し、図４中のＸ−Ｙ線に沿ってダイ
シングを行いＴＣＰ組立てを実施した図である。
【００１１】本実施形態の半導体置の構成は先ず、図４
に示すように、半導体装置を形成するウエハ上には、複
数の半導体チップ領域１と半導体チップ領域１を分割す
るスクライブライン領域２から形成されている。半導体
チップ領域１には、入出力パッド３、例えば、１８μｍ
程度の金バンプが形成されており、スクライブライン領
域２には半導体デバイスの製造工程で必要な、アルミニ
ウムを主成分とした分割された導電膜パターン７と分割
された導電膜パターン７の直上に保護膜６が形成されて
いる。また、保護膜６に関しては無い場合もある。次に
スクライブライン領域２を図４中のＸ−Ｙ線に沿ってダ
イシングし図６に示すようにＴＣＰ組立てを実施した場
合、入出力パッド３とＴＣＰのリード線５は電気的、物
理的に接続されている。
に示すように、半導体装置を形成するウエハ上には、複
数の半導体チップ領域１と半導体チップ領域１を分割す
るスクライブライン領域２から形成されている。半導体
チップ領域１には、入出力パッド３、例えば、１８μｍ
程度の金バンプが形成されており、スクライブライン領
域２には半導体デバイスの製造工程で必要な、アルミニ
ウムを主成分とした分割された導電膜パターン７と分割
された導電膜パターン７の直上に保護膜６が形成されて
いる。また、保護膜６に関しては無い場合もある。次に
スクライブライン領域２を図４中のＸ−Ｙ線に沿ってダ
イシングし図６に示すようにＴＣＰ組立てを実施した場
合、入出力パッド３とＴＣＰのリード線５は電気的、物
理的に接続されている。
【００１２】次に第一実施形態の半導体装置の製造方法
について説明する。図４に示すような半導体装置のスク
ライブライン領域２を図４中のＸ−Ｙ線に沿ってダイシ
ングする。ダイシングしたチップ領域１を図６のように
ＴＣＰ組立てすると、スクライブライン領域２上にある
分割された導電膜パターン７がダイシングの際ブレード
に巻き上げられて捲れ上がる。しかし、導電膜パターン
７はパッドピッチよりも小さく分割され且つリード線５
の幅より導電膜パターン間の間隔を広くする事により図
６に示すようにリード線５と接触してもリード線間ショ
ートが発生しない。
について説明する。図４に示すような半導体装置のスク
ライブライン領域２を図４中のＸ−Ｙ線に沿ってダイシ
ングする。ダイシングしたチップ領域１を図６のように
ＴＣＰ組立てすると、スクライブライン領域２上にある
分割された導電膜パターン７がダイシングの際ブレード
に巻き上げられて捲れ上がる。しかし、導電膜パターン
７はパッドピッチよりも小さく分割され且つリード線５
の幅より導電膜パターン間の間隔を広くする事により図
６に示すようにリード線５と接触してもリード線間ショ
ートが発生しない。
【００１３】なお本発明の第一実施形態においては、分
割された導電膜パターン７の主成分がアルミニウムの場
合について述べたが、ポリシリコンを主成分とする場合
においても同様の効果が得られる。また、本発明の第一
実施形態においては、分割された導電膜パターン７の直
上及び直下に保護膜６を形成した場合について述べた
が、分割された導電膜パターン７の直上及び直下に保護
膜６が無い場合についても同様の効果が得られる。
割された導電膜パターン７の主成分がアルミニウムの場
合について述べたが、ポリシリコンを主成分とする場合
においても同様の効果が得られる。また、本発明の第一
実施形態においては、分割された導電膜パターン７の直
上及び直下に保護膜６を形成した場合について述べた
が、分割された導電膜パターン７の直上及び直下に保護
膜６が無い場合についても同様の効果が得られる。
【００１４】
【発明の効果】以上のように本発明によれば、アルミニ
ウムを主成分とするような導電膜をスクライブライン上
に配置してＴＣＰ組立てを実施した場合でも、ダイシン
グで発生した導電膜の捲れ上がりによる隣接リード線間
のショートを防止することが出来る。その結果、高歩留
な半導体装置の製造方法を提供出来る。
ウムを主成分とするような導電膜をスクライブライン上
に配置してＴＣＰ組立てを実施した場合でも、ダイシン
グで発生した導電膜の捲れ上がりによる隣接リード線間
のショートを防止することが出来る。その結果、高歩留
な半導体装置の製造方法を提供出来る。
【図１】従来の半導体チップ領域とスクライブ領域の一
部を示した平面図
部を示した平面図
【図２】従来の図１中のＸ−Ｙ線に沿う断面図
【図３】従来のＴＣＰ組立図
【図４】本発明の第１実施形態における半導体チップ領
域とスクライブ領域の一部を示した平面図
域とスクライブ領域の一部を示した平面図
【図５】本発明の第１実施形態における図１中のＸ−Ｙ
線に沿う断面図
線に沿う断面図
【図６】本発明の第１実施形態におけるＴＣＰ組立図
１ チップ領域
２ スクライブライン領域
３ 入出力パッド
４ 導電膜パターン
５ リード線
６ 保護膜
７ 分割された導電膜パターン
Claims (2)
- 【請求項１】 半導体基板上に複数の半導体チップ領域
が形成され、前記半導体チップ領域毎に分割するスクラ
イブライン領域に沿ってダイシングされる半導体装置の
製造方法であって、前記スクライブライン領域に形成さ
れた導電膜パターンを小さく分割することを特徴とする
半導体装置の製造方法。 - 【請求項２】 スクライブライン領域に形成された導電
膜パターンの直上層及び直下層に保護膜を有した導電膜
パターンを小さく分割することを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056978A JP2003257972A (ja) | 2002-03-04 | 2002-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056978A JP2003257972A (ja) | 2002-03-04 | 2002-03-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003257972A true JP2003257972A (ja) | 2003-09-12 |
Family
ID=28667364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002056978A Pending JP2003257972A (ja) | 2002-03-04 | 2002-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003257972A (ja) |
-
2002
- 2002-03-04 JP JP2002056978A patent/JP2003257972A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| JP3405456B2 (ja) | 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法 | |
| JP2007103848A (ja) | 半導体装置およびその製造方法 | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| JP2009200394A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2008078686A (ja) | 半導体装置 | |
| JP2007035686A (ja) | 半導体装置 | |
| US6861749B2 (en) | Semiconductor device with bump electrodes | |
| JP3927783B2 (ja) | 半導体部品 | |
| US9059004B2 (en) | Method for chip scale package and package structure thereof | |
| US20110074003A1 (en) | Foil based semiconductor package | |
| US7154048B2 (en) | Common electrode wire for plating | |
| JP2009004721A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2005026582A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH03293740A (ja) | 半導体装置の接続方法 | |
| US20030094684A1 (en) | Center pad type IC chip with jumpers, method of processing the same and multi chip package | |
| JP2001060567A (ja) | 半導体装置の製造方法 | |
| JP2003257972A (ja) | 半導体装置の製造方法 | |
| JP2000003985A (ja) | 半導体装置の製造方法 | |
| KR100541798B1 (ko) | 반도체 장치의 테그 패턴 형성방법 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| US20070197030A1 (en) | Center pad type ic chip with jumpers, method of processing the same and multi chip package | |
| JP2005032983A (ja) | 半導体装置およびその製造方法 | |
| TW200522307A (en) | Semiconductor device and method of manufacturing thereof, circuit board, and electronic apparatus | |
| JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 |