JP2007103848A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007103848A
JP2007103848A JP2005294902A JP2005294902A JP2007103848A JP 2007103848 A JP2007103848 A JP 2007103848A JP 2005294902 A JP2005294902 A JP 2005294902A JP 2005294902 A JP2005294902 A JP 2005294902A JP 2007103848 A JP2007103848 A JP 2007103848A
Authority
JP
Japan
Prior art keywords
pad
bump electrode
wiring
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005294902A
Other languages
English (en)
Other versions
JP4708148B2 (ja
Inventor
Akihiko Yoshioka
明彦 吉岡
Shinya Suzuki
進也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005294902A priority Critical patent/JP4708148B2/ja
Priority to CNB2006101418119A priority patent/CN100536119C/zh
Priority to CN2009101597451A priority patent/CN101593742B/zh
Priority to CNA2008101685975A priority patent/CN101388351A/zh
Priority to KR1020060097621A priority patent/KR100933201B1/ko
Priority to TW101142762A priority patent/TWI475604B/zh
Priority to TW104102471A priority patent/TWI538028B/zh
Priority to TW095137258A priority patent/TWI382461B/zh
Priority to TW105109509A priority patent/TWI578388B/zh
Priority to US11/543,859 priority patent/US20070080416A1/en
Publication of JP2007103848A publication Critical patent/JP2007103848A/ja
Priority to US11/953,068 priority patent/US7728442B2/en
Priority to US11/953,055 priority patent/US7538430B2/en
Priority to KR1020080046229A priority patent/KR100861153B1/ko
Priority to US12/766,567 priority patent/US8183142B2/en
Application granted granted Critical
Publication of JP4708148B2 publication Critical patent/JP4708148B2/ja
Priority to US13/396,456 priority patent/US8338968B2/en
Priority to US13/682,672 priority patent/US8624403B2/en
Priority to US14/109,827 priority patent/US9159650B2/en
Priority to US14/836,342 priority patent/US9576924B2/en
Priority to US15/366,794 priority patent/US9929185B2/en
Priority to US15/898,975 priority patent/US10304867B2/en
Priority to US16/385,129 priority patent/US20190244978A1/en
Priority to US16/842,315 priority patent/US10957719B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H01L2021/60232—Arrangement of bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H01L2021/60262—Lateral distribution of bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 半導体チップのサイズを縮小化することのできる技術を提供する。
【解決手段】 まず、絶縁膜９上にパッド１０およびパッド以外の配線１１ａ、１１ｂを設ける。このパッド１０および配線１１ａ、１１ｂ上を含む絶縁膜９上に表面保護膜１２を形成し、表面保護膜１２に開口部１３を設ける。開口部１３はパッド１０上に形成されており、パッド１０の表面を露出する。この開口部１３を含む表面保護膜１２上にバンプ電極８を形成する。ここで、バンプ電極８の大きさに比べてパッド１０の大きさを充分小さくなるように構成する。これにより、バンプ電極８の直下であって、パッド１０と同層に配線１１ａ、１１ｂが配置されるようにする。すなわち、パッド１０を小さくすることにより形成されたバンプ電極８下のスペースに配線１１ａ、１１ｂを配置する。
【選択図】 図２

Description

本発明は、半導体装置およびその製造技術に関し、特に、ＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）用のドライバに使用される半導体装置に適用して有効な技術に関するものである。
特開平１０−２３３５０７号公報（特許文献１）には、出力パッドを多数設けたドライバＩＣのような半導体集積回路および電子時計などの電子回路装置において、チップ面積の縮小化を図り、生産効率の向上とコストダウンを図る技術が開示されている。
具体的には、出力パッドに各々接続する駆動トランジスタ、あるいは、ロジック回路の上に平面的に重なって出力パッドを設けた。さらに、半導体装置の配線をアルミ配線だけでなく、バンプ電極あるいは、バリアメタルを用いている。また、プリント基板の上にフェイスダウン方式により半導体集積回路が電気的に接着されている場合の電気的接続は、半導体集積回路に設けられた半田バンプとプリント基板の配線とが直接、接続することにより形成される。この時半導体集積回路の外部接続端子であるバンプ電極はトランジスタの上に積層して設けられているとしている。
例えば、特許文献１の図１８には、バンプ構造の出力パッドが、駆動用トランジスタの上に重なって配置されている。従って、平面的に駆動用トランジスタと出力パッドを重ねて配置できるために、チップ面積の縮小が可能となるとしている。また、特許文献１の図２６には、拡散領域と別の拡散領域との間をバンプ配線により電気接続した場合の構造が開示されている。このような構造にすることにより、従来に比べ配線層を１層増すことができるとしている。
特開平１０−２３３５０７号公報
近年、液晶を表示素子に用いたＬＣＤが急速に普及しつつある。このＬＣＤは、ＬＣＤを駆動するためのドライバによって制御されている。ＬＣＤ用ドライバは半導体チップから構成されており、例えば、ガラス基板に実装される。ＬＣＤ用ドライバを構成する半導体チップは、半導体基板上に複数のトランジスタと多層配線を形成した構造をしており、表面にバンプ電極が形成されている。そして、表面に形成されたバンプ電極を介して、ガラス基板に実装されている。このとき、バンプ電極によって半導体チップとガラス基板が接続されるが、接着力の向上の観点から、バンプ電極の面積を大きくして半導体チップとガラス基板の接着面積を大きくすることが行なわれている。すなわち、ＬＣＤ用ドライバを構成する半導体チップのバンプ電極は、一般用途に用いられる半導体チップのバンプ電極に比べて大きさが遥かに大きくなっている特徴がある。
ＬＣＤ用ドライバにおいて、バンプ電極下にはパッシベーション膜となる絶縁膜が形成されており、この絶縁膜に設けられた開口部を介して、多層配線の最上層に形成されたパッドと接続されている。通常、開口部およびパッドは、バンプ電極の大きさに合わせて同程度の面積を有するように形成されている。
上述したように、半導体チップに形成された多層配線の最上層には、大きなバンプ電極に対応したパッドが形成されている。すなわち、バンプ電極の大きさと同程度の面積を有するパッドが最上層に形成されている。このため、多層配線の最上層にパッド以外の配線を形成するスペースを確保するには、半導体チップのサイズを大きくしなければならない問題点がある。
また、ボンディングパッドの直上にバンプ電極を形成する通常の構造では、実装するバンプ電極の位置が決まっているため、パッドなどの配線のレイアウト構成に制限がある。したがって、半導体チップのサイズを効率良く縮小化できるレイアウト構成をとることが困難である問題点がある。
本発明の目的は、半導体チップのサイズを縮小化することのできる技術を提供することにある。
また、本発明の他の目的は、半導体チップに形成されている配線のレイアウト構成の自由度を向上できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、（ａ）半導体基板上に形成されたパッドと、（ｂ）前記パッド上に開口部を有する絶縁膜と、（ｃ）前記開口部を含む前記絶縁膜上に形成されたバンプ電極とを有する半導体チップを備える。そして、前記バンプ電極の大きさは、前記パッドの大きさに比べて大きくなっており、前記絶縁膜を介した前記バンプ電極の下層には、前記パッドとは異なる配線が形成されているものである。
また、本発明による半導体装置は、（ａ）半導体基板上に形成されたパッドと、（ｂ）前記パッド上に開口部を有する絶縁膜と、（ｃ）前記開口部を含む前記絶縁膜上に形成されたバンプ電極とを有する半導体チップを備える。そして、前記バンプ電極の大きさは、前記パッドの大きさに比べて大きくなっており、前記バンプ電極には、幅の狭い第１部分と前記第１部分より幅の広い第２部分があることを特徴とするものである。
本発明による半導体装置の製造方法は、（ａ）半導体基板上にパッドおよび前記パッドとは異なる配線を同層で形成する工程と、（ｂ）前記パッドおよび前記パッドとは異なる配線上に絶縁膜を形成する工程とを備える。さらに、（ｃ）前記絶縁膜に前記パッドの表面を露出する開口部を形成する工程と、（ｄ）前記開口部を含む前記絶縁膜上にバンプ電極を形成する工程とを備える。そして、前記絶縁膜を介した前記バンプ電極の下層に、前記パッドおよび前記パッドとは異なる配線を形成することを特徴とするものである。
また、本発明による半導体装置の製造方法は、（ａ）半導体基板上にパッドを形成する工程と、（ｂ）前記パッド上に絶縁膜を形成する工程とを備える。さらに、（ｃ）前記絶縁膜上に前記パッドの表面を露出する開口部を形成する工程と、（ｄ）前記開口部を含む前記絶縁膜上にバンプ電極を形成する工程とを備える。そして、前記バンプ電極に、幅の狭い第１部分と前記第１部分よりも幅の広い第２部分を形成することを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
バンプ電極下の領域を有効活用でき、半導体チップのサイズを小さくすることができる。バンプ電極の位置に左右されずにパッドを配置することができるので、パッドなどの配線のレイアウト構成の自由度を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本実施の形態１における半導体チップ１（半導体装置）の構成を示した平面図である。本実施の形態１における半導体チップ１は、ＬＣＤ用のドライバである。図１において、半導体チップ１は、例えば細長い長方形状に形成された半導体基板２を有しており、その主面には、例えば液晶表示装置を駆動するＬＣＤ用のドライバが形成されている。このドライバは、ＬＣＤを構成するセルアレイの各画素に電圧を供給して液晶分子の向きを制御する機能を有しており、ゲート駆動回路３、ソース駆動回路４、液晶駆動回路５、グラフィックＲＡＭ（Random Access Memory）６および周辺回路７を有している。
半導体チップ１の外周近傍には、複数のバンプ電極８が半導体チップ１の外周に沿って所定の間隔毎に配置されている。これら複数のバンプ電極８は、半導体チップ１の素子や配線が配置されたアクティブ領域上に配置されている。複数のバンプ電極８の中には集積回路の構成に必要な集積回路用のバンプ電極と、集積回路の構成には必要とされないダミーバンプ電極が存在する。半導体チップ１の１つの長辺および２つの短辺近傍には、バンプ電極８が千鳥状に配置されている。この千鳥状に配置されている複数のバンプ電極８は、主として、ゲート出力信号用あるいはソース出力信号用のバンプ電極である。半導体チップ１の長辺中央に千鳥配置されたバンプ電極８がソース出力信号用のバンプ電極であり、半導体チップ１の長辺の両角近傍および半導体チップ１の両短辺に千鳥配置されたバンプ電極８がゲート出力信号用のバンプ電極である。このような千鳥配置を採用することにより、半導体チップ１のサイズの増大を抑制しつつ、多くの数を必要とするゲート出力信号用のバンプ電極やソース出力信号用のバンプ電極を配置することができる。すなわち、チップサイズを縮小しつつ、バンプ電極の数を増やすことができる。
また、半導体チップ１の他方の長辺近傍には、千鳥配置ではなく一直線状に並ぶようにバンプ電極８が配置されている。この一直線状に並ぶように配置されたバンプ電極８は、デジタル入力信号用またはアナログ入力信号用のバンプ電極である。さらに、半導体チップ１の四隅近傍にはダミーバンプ電極が形成されている。なお、図１では、ゲート出力信号用あるいはソース出力信号用のバンプ電極８を千鳥配置にし、デジタル入力信号用あるいはアナログ入力信号用のバンプ電極８を一直線状に配置している例について説明した。しかし、ゲート出力信号用あるいはソース出力信号用のバンプ電極８を一直線状に配置し、デジタル入力信号用あるいはアナログ入力信号用のバンプ電極８を千鳥配置にする構成も可能である。
図２は、図１のＡ−Ａ’線で切断した断面を示す。図２において、最上層配線より下層の構造については省略している。図２に示していないが、半導体基板上には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成され、この半導体素子上に多層配線が形成されている。図２ではこの多層配線のうち最上層の配線より上の構造が図示されている。
図２に示すように、例えば酸化シリコン膜よりなる絶縁膜９上には、最上層配線が形成されている。最上層配線としては、例えばパッド１０やパッド１０以外の配線１１ａ、１１ｂが形成されている。配線１１ａ、１１ｂとしては、例えば信号用の信号配線や電源用の電源配線あるいはダミー配線から形成されている。これらパッド１０や配線１１ａ、１１ｂは例えばアルミニウム膜から構成されている。
パッド１０および配線１１ａ、１１ｂ上には、パッド１０および配線１１ａ、１１ｂを覆うように表面保護膜（パッシベーション膜）１２が形成されている。表面保護膜１２は、例えば窒化シリコン膜などの絶縁膜から形成されている。そして、この表面保護膜１２には、パッド１０の表面を露出する開口部１３が形成されており、開口部１３内を含む表面保護膜１２上には、下地の金属膜であるＵＢＭ膜１４を介してバンプ電極８が形成されている。
また、バンプ電極８の下層には、前述のパッド１０および配線１１ａ、１１ｂ等の配線層等の他に、パッド１０および配線１１ａ、１１ｂ等の配線層よりも更に下層に複数の配線層が形成されている（図示せず）。同様に、バンプ電極８の下層には、前述のＭＩＳＦＥＴ等の半導体素子も形成されている（図示せず）。このように、本実施の形態では、バンプ電極８下の領域を有効に活用することで、半導体チップ１のチップ面積を縮小することのできる構成となっている。
ここで、本発明の特徴の１つは、バンプ電極８の大きさに比べて開口部１３およびパッド１０が小さくなるように形成している点である。通常、バンプ電極８の下部には、バンプ電極８と同程度の大きさを有する開口部１３が形成され、この開口部１３の下層にはバンプ電極８より大きいパッド１０が形成されている。すなわち、バンプ電極８の下部にはパッド１０が形成されており、このパッド１０の大きさは、バンプ電極８の大きさと同程度であった。しかし、ＬＣＤ用のドライバを構成する半導体チップ１においては、バンプ電極８をガラス基板と接着させるため、面積が大きくなっている。したがって、バンプ電極８の下層に形成されるパッド１０の大きさも大きくなる。このとき、パッド１０の大きさが大きいと、多層配線層の最上層にパッド１０以外の配線を配置しようとしても、スペースを確保することが困難になり、半導体チップ１のサイズが大きくなってしまう。これに対し、本実施の形態１では、図２に示すように、バンプ電極８の大きさに比べて開口部１３およびパッド１０の大きさを小さくしている。言い換えれば、パッド１０の大きさに比べてバンプ電極８の大きさが大きくなっている。このように、バンプ電極８の大きさに比べてパッド１０の大きさを縮小化することにより、バンプ電極８の下層にパッド１０以外の配線１１ａ、１１ｂを形成するスペースを確保することができる。すなわち、バンプ電極８の直下であって、パッド１０と同層の最上層には、通常パッド１０が形成されているので、他の配線を形成することができなかった。しかし、本実施の形態１では、バンプ電極８の大きさに比べてパッド１０の大きさを小さくするように構成したので、バンプ電極８の直下であって、パッド１０と同層の最上層に他の配線１１ａ、１１ｂを形成するスペースを確保できる。したがって、バンプ電極８の直下にもパッド１０以外の配線１１ａ、１１ｂを形成することができるので、バンプ電極８の直下のスペースを有効活用でき、半導体チップ１のサイズを縮小化することができる。
本実施の形態１では、バンプ電極８の大きさを変えずに、パッド１０の大きさをバンプ電極８の大きさよりも小さくすることにより、バンプ電極８にパッド１０以外の配線を形成するスペースを設けることを特徴としている。つまり、ガラス基板に接着するバンプ電極８の面積を確保しながら、バンプ電極８下にパッド１０以外の配線を確保して、半導体チップ１のサイズの縮小化を図っている。このような技術的思想は、背景技術で説明した特許文献１には記載も示唆もされておらず、本実施の形態１に特有のものである。例えば、パッドの大きさを変えずにバンプ電極の大きさを大きくすることにより、バンプ電極の大きさをパッドの大きさに比べて大きくする構成をとることができるが、この場合、パッドの大きさ自体は縮小化されておらず、パッドの大きさを縮小化することによって形成されるスペースを確保することができない。したがって、半導体チップのサイズの縮小化を図ることはできないのである。さらに、バンプ電極を大きくすると、半導体チップのサイズも大きくなるので、半導体チップの縮小化を図ることはできない。このように、バンプ電極の大きさに対してパッド電極の大きさを小さくする方法には、バンプ電極自体の大きさを大きくする手段とパッド自体を小さくする手段がある。この２つの手段は、バンプ電極の大きさに対してパッド電極の大きさが小さくなる点で共通するが、パッド自体を小さくする手段では、バンプ電極下のパッドと同層の層にパッド以外の配線を形成するスペースを確保できる点で顕著な相違点がある。さらに、パッド自体を小さくすることにより、パッドの幅がパッド以外の配線で比較的幅の広い電源配線などに比べて小さくなる場合もある。
図３は、図１のＢ−Ｂ’線で切断した断面図を示している。図３に示すように、Ｂ−Ｂ’線で切断した断面において、絶縁膜９上にパッド１０が形成されており、このパッド１０を覆うように表面保護膜１２が形成されている。そして、表面保護膜１２には、開口部１３が設けられており、この開口部１３の底部において、パッド１０の表面が露出している。そして、開口部１３内を含む表面保護膜１２上には、ＵＢＭ膜１４を介してバンプ電極８が形成されている。Ｂ−Ｂ’線で切断した断面方向においては、バンプ電極８の幅に対してパッド１０の幅が同程度あるいは大きくなっている。すなわち、バンプ電極８は、図２に示すＡ−Ａ’線で切断した断面方向においては、パッド１０の幅は、バンプ電極８の幅に比べて小さくなっており、バンプ電極８の直下に、パッド１０およびパッド１０以外の信号配線や電源配線などが形成されている。一方、図３に示すように、Ｂ−Ｂ’線で切断した断面方向においては、バンプ電極８の直下に形成されているパッド１０の幅は、バンプ電極８の幅と同程度の大きさになっている。
図４は、図１のＣ領域を拡大した平面図であり、直線状に配置されたバンプ電極８の直下に配線を形成した様子を示す平面図である。図４に示すように、長方形の形状をしたバンプ電極８が短辺方向（長辺方向と交差する方向）に並んで配置されている。そして、バンプ電極８の下層には、表面保護膜１２が形成されており、この表面保護膜１２に開口部１３が形成されている。そして、表面保護膜１２に設けられた開口部１３の下層にはパッド１０が形成されている。このパッド１０は、開口部１３を埋め込むようにして形成されたバンプ電極８と電気的に接続されている。パッド１０は正方形の形状をしており、その一辺の長さは、バンプ電極８の短辺の長さよりわずかに大きい程度である。したがって、図４に示すように、バンプ電極８の短辺方向において、バンプ電極８の長さに比べてパッド１０の長さはわずかに大きくなっている。一方、バンプ電極８の長辺方向においては、バンプ電極８の長さに比べてパッド１０の長さは遥かに小さくなっている。つまり、パッド１０は、バンプ電極８よりも小さくなっており、パッド１０は、バンプ電極８の一端部下にだけ形成されていることになる。このため、バンプ電極８の長辺方向であって、パッド１０と同層の配線層にはスペースが確保されることになる。このスペースには、パッド１０とは異なる配線１１ａ〜１１ｃが形成されている。このように本実施の形態１によれば、バンプ電極８の直下に形成されるパッド１０の大きさを小さくしたので、パッド１０と同層のバンプ電極８の直下に配線１１ａ〜１１ｃを形成することができる。したがって、長方形状をした大きなバンプ電極８の直下を有効活用することができるので、半導体チップの縮小化が可能となる。
配線１１ａ〜１１ｃは、例えば信号配線、電源配線あるいはダミー配線からなり、様々な幅の配線を引き回すことができる。図４では、配線１１ｃは、配線１１ａ、１１ｂに比べて幅が大きくなっている。通常パッドは、バンプ電極８の大きさと同程度に形成されているので、パッドの幅は配線の幅の中でも大きくなっている。しかし、本実施の形態１では、パッド１０の大きさをバンプ電極８の大きさよりも小さくして、バンプ電極８の直下に配線を形成できるスペースを確保している。このため、パッド１０の幅は、例えば確保したスペースに形成される電源配線などに比べて小さくなる場合がある。このように本実施の形態１による構成によれば、パッド１０の幅がその他の一部の配線の幅よりも小さくなることがある。
配線１１ａ〜１１ｃは、バンプ電極８の長辺方向に交差する方向に延在するように形成されている。なお、バンプ電極８の長辺方向に直交するように配線１１ａ〜１１ｃを配置することが、スペースを有効に活用する観点から望ましいが、必ずしもバンプ電極８の長辺方向に直交するように形成しなくてもよい。例えば、配線のレイアウトによっては、斜めに交差するように配線を形成してもよい。この場合も、バンプ電極８の直下のスペースを活用できるため、半導体チップの小型化が実現できる。
図５は、図１のＤ領域を拡大した平面図であり、千鳥状に配置されたバンプ電極８の直下に配線を形成した様子を示す平面図である。図５においても、図４と同様に、バンプ電極８の長辺方向の幅がパッド１０の幅よりも遥かに大きくなっており、バンプ電極８の長辺方向であって、パッド１０と同層の層にスペースが確保されている。そして、このスペースに配線１１ｄ〜１１ｋが形成されている。千鳥状にバンプ電極８を形成した場合、バンプ電極８は図５に示すように、２段にわたってバンプ電極８が形成されている。このため、一列にバンプ電極８を形成する場合に比べて、バンプ電極８の直下に形成されるスペースが大きくなる。すなわち、バンプ電極８の大きさに合わせてパッドを形成してしまうと、バンプ電極８の直下にパッド以外の配線を形成することができなくなる。このとき、一列にバンプ電極８を形成する場合に比べて千鳥状にバンプ電極８を形成すると、バンプ電極８が２列に形成されている分、配線を形成するスペースが狭くなる。しかし、図５に示すように、本実施の形態１では、１段目の列に形成されているバンプ電極８の直下のスペースに配線１１ｄ〜１１ｇを形成し、２段目の列に形成されているバンプ電極８の直下のスペースに配線１１ｈ〜１１ｋを形成している。このため、バンプ電極８を千鳥状に配置した場合であっても、バンプ電極８を一列に配置した場合と同程度にバンプ電極８の直下に形成されたスペースを有効活用することができる。このように、半導体チップに形成されているバンプ電極８において、一列に配置されているバンプ電極８下だけでなく、千鳥状に配置されているバンプ電極８下にも配線を形成することができるので、半導体チップの小型化を推進することができる。
また、図１のＤ領域（図５）では図１のＣ領域（図４）と比較して、バンプ電極８の数が多く配置されているが、これは後述の図１５等に示すＬＣＤの表示部２０を構成する素子を駆動させるために、図１のＤ領域側により多くのバンプ電極８を配置させる必要があるからである。これら図１のＤ領域側のバンプ電極８は、主に、ＬＣＤの表示部２０を構成する素子のゲート用およびソース用のために使用される。
次に、本実施の形態１における半導体装置の製造方法について図面を参照しながら説明する。まず、図示はしないが、例えば、シリコン単結晶よりなる半導体基板上にＭＩＳＦＥＴなどの半導体素子を形成し、この半導体素子上に多層配線を形成する。図６では、最上層に形成された配線を示しており、この最上層に形成された配線より下層の構造については省略している。
図６に示すように、例えば酸化シリコン膜よりなる絶縁膜９を形成する。絶縁膜９は、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用して形成することができる。そして、絶縁膜９上に、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜を積層して形成する。その後、フォトリソグラフィ技術およびエッチング技術を使用して、積層膜をパターニングする。このパターニングにより、パッド１０および配線１１ａ、１１ｂを形成する。このとき形成されるパッド１０は、後述する工程で形成されるバンプ電極に比べて小さくなるようになっている。また、配線１１ａ、１１ｂはバンプ電極の直下に形成されるようになっている。
続いて、図７に示すように、パッド１０および配線１１ａ、１１ｂを形成した絶縁膜９上に表面保護膜１２を形成する。表面保護膜１２は、例えば、窒化シリコン膜より形成され、例えば、ＣＶＤ法により形成することができる。次に、フォトリソグラフィ技術およびエッチング技術を使用して、表面保護膜１２に開口部１３を形成する。この開口部１３は、パッド１０上に形成され、パッド１０の表面を露出している。なお、開口部１３の大きさはパッド１０の大きさに比べて小さくなるように形成される。
次に、図８に示すように、開口部１３内を含む表面保護膜１２上にＵＢＭ（Under Bump Metal）膜１４を形成する。ＵＢＭ膜１４は、例えば、スパッタリング法を使用して形成でき、例えば、チタン膜、ニッケル膜、パラジウム膜、チタン・タングステン合金膜、窒化チタン膜あるいは金膜などの単層膜または積層膜により形成されている。ここで、ＵＢＭ膜１４は、バンプ電極８とパッド１０や表面保護膜１２との接着性を向上させる機能の他、この後の工程で形成される導体膜１６の金属元素が配線１１ａ，１１ｂ等に移動することや、反対に配線１１ａ，１１ｂ等の金属元素が導体膜１６側に移動するのを抑制または防止するバリア機能を有する膜である。また、ＵＢＭ膜１４の平面寸法は、開口部１３よりも大きく、導体膜１６とほぼ同じである。
続いて、図９に示すように、ＵＢＭ膜１４上にレジスト膜１５を塗布した後、このレジスト膜１５に対して露光・現像処理を施すことによりパターニングする。パターニングは、バンプ電極形成領域にレジスト膜１５が残らないように行なわれる。そして、図１０に示すように、導体膜１６として例えば、めっき法を使用して金膜を形成する。その後、図１１に示すように、パターニングしたレジスト膜１５およびレジスト膜１５で覆われていたＵＢＭ膜１４を除去することにより、導体膜１６およびＵＢＭ膜１４からなるバンプ電極８を形成する。次に、半導体基板をダイシングすることにより、個片化した半導体チップを得ることができる。
本実施の形態１によれば、バンプ電極８の直下に形成されるパッド１０の大きさを小さくしたので、バンプ電極８の直下に配線１１ａ、１１ｂを形成することができる。すなわち、バンプ電極８の直下に、パッド１０およびパッド１０と同層で形成される配線１１ａ、１１ｂを形成することができるので、バンプ電極８の直下に形成されるスペースを有効活用でき、半導体チップの小型化を図ることができる。
また、本実施の形態１における半導体装置の製造方法では、パッド１０およびパッド１０と同層に形成される配線１１ａ、１１ｂをバンプ電極８の直下に形成するようにパターニングする点以外は、通常の製造工程と同様である。したがって、製造工程の複雑化を招くことなく、本実施の形態１における半導体装置を製造することができる。つまり、製造工程の大幅な変更を行なわなくてもよい効果が得られる。
次に、上述するようにして形成された半導体チップを実装基板に接着して実装する。図１２は、半導体チップ１をガラス基板１７ａに実装する場合（ＣＯＧ：Chip On Glass）を示したものである。図１２に示すように、ガラス基板１７ａにはガラス基板１７ｂが搭載されており、これによりＬＣＤの表示部が形成される。そして、ＬＣＤの表示部の近傍のガラス基板１７ａ上には、ＬＣＤ用のドライバである半導体チップ１が搭載されている。半導体チップ１にはバンプ電極８が形成されており、バンプ電極８とガラス基板１７ａ上に形成された端子とは異方導電フィルム（Anisotropic Conductive Film）１９を介して接続されている。また、ガラス基板１７ａとフレキシブルプリント基板（Flexible Printed Circuit）１８も異方導電フィルム１９によって接続されている。このようにガラス基板１７ａ上に搭載された半導体チップ１において、出力用のバンプ電極８はＬＣＤの表示部に電気的に接続され、入力用のバンプ電極８はフレキシブルプリント基板１８に接続されている。
図１３は、ガラス基板１７ａに半導体チップ１を搭載した部分を拡大した図である。図１３において、ガラス基板１７ａには端子２０ａが形成されており、この端子２０ａに半導体チップ１に形成されているバンプ電極８が電気的に接続される。このとき、バンプ電極８と端子２０ａは直接接しているのではなく、異方導電フィルム１９を介して接続されている。
図１４は、ＬＣＤの全体構成を示した図である。図１４に示すように、ガラス基板上にＬＣＤの表示部２０が形成されており、この表示部２０に画像が表示される。表示部の近傍のガラス基板上にはＬＣＤ用のドライバである半導体チップ１が搭載されている。半導体チップ１の近傍にはフレキシブルプリント基板１８が搭載されており、フレキシブルプリント基板１８とＬＣＤの表示部２０の間にドライバである半導体チップ１が搭載されている。このようにして、半導体チップ１をガラス基板１７ａ上に搭載することができる。
ＬＣＤ用のドライバを実装基板に実装する形態の一例としてガラス基板１７ａに半導体チップ１を実装するＣＯＧについて説明したが、次に、半導体チップ１を実装する他の形態について説明する。
図１５は、ＣＯＧ形態以外の実装形態で半導体チップ１を実装する様子を示したものであり、ＴＣＰ（Tape Carrier Package）形態２１とＣＯＦ（Chip On Film）形態２２を示している。図１６は、ＴＣＰ形態によって半導体チップ１を実装基板に実装する様子を示した図である。図１６において、実装基板はテープ状のフィルム基板（テープ基板）２３であり、フィルム基板２３には、例えば銅からなるリード２４が形成されている。そして、このリード２４にバンプ電極８が接着するように半導体チップ１がフィルム基板２３に実装されている。なお、半導体チップ１はレジン２５によって封止されている。図１７は、ガラス基板１７ａとプリント基板２８との間にＴＣＰ形態で実装した半導体チップ１を配置した例を示す図である。図１７に示すように、ガラス基板１７ａとフィルム基板２３に形成されたリード２４とは異方導電フィルム２６によって接続されており、同様に、フィルム基板２３に形成されたリード２４とプリント基板２８とは異方導電フィルム２７によって接続されている。
図１８は、ＣＯＦ形態によって半導体チップ１を実装基板に実装する様子を示した図である。図１８において、実装基板はテープ状のフィルム基板２９である。ＴＣＰ形態と同様にフィルム基板２９上には銅よりなるリード３０が形成されているが、ＴＣＰ形態と異なり、リード３０はバンプ電極８と接続する部位においても、フィルム基板２９に固着している。そして、このリード３０にバンプ電極８が接着するように半導体チップ１がフィルム基板２９に実装されている。なお、半導体チップ１とフィルム基板２９との隙間にはアンダーフィル３１が形成されている。図１９は、ガラス基板１７ａとプリント基板２８との間にＣＯＦ形態で実装した半導体チップ１を配置した例を示す図である。図１９に示すように、ガラス基板１７ａとフィルム基板２９に形成されたリード３０とは異方導電フィルム２６によって接続されており、同様に、フィルム基板２９に形成されたリード３０とプリント基板２８とは異方導電フィルム２７によって接続されている。
このように、ＬＣＤ用のドライバである半導体チップ１を様々な形態によって実装することができる。
（実施の形態２）
本実施の形態２では、バンプ電極の位置によらずにパッドの形成位置を最適な位置に決定することができるレイアウト自由度の高い半導体装置について説明する。
図２０は、本実施の形態２における半導体チップの一部を示した平面図である。図２０において、パッド１０は表面保護膜１２に形成された開口部１３を介してバンプ電極８の一部を構成するパッド接続部８ａと接続されている。バンプ電極８は、パッド１０に接続するパッド接続部８ａと、実装基板の端子に接続する端子接続部８ｃと、パッド接続部８ａと端子接続部８ｃとを接続する配線部８ｂから構成されている。通常、バンプ電極は、端子接続部だけから構成され、この端子接続部がパッドと接続されている。つまり、通常のバンプ電極では端子接続部がパッド接続部を兼ねており、パッド接続部と端子接続部が平面的に重なっている。これに対し、本実施の形態２のバンプ電極８では、パッド接続部８ａと端子接続部８ｃが平面的に異なる位置に形成されており、この平面的に異なる位置に形成されたパッド接続部８ａと端子接続部８ｃとが配線部８ｂで接続された構造をしている。また、パッド接続部８ａと端子接続部８ｃは、配線部８ｂと比較して、その平面形状の配線幅が大きくなるように形成されている。パッド接続部８ａと端子接続部８ｃでは、それぞれパッド１０と上記のガラス基板（またはフィルム基板）に設けられたリードに接続する必要があるため、その平面積をある程度確保する必要があるからである。配線部８ｂでは、その配線幅を小さくすることにより、他の配線部８ｂとの接触の可能性を防ぐことができ、配線引き回しの自由度を高めることが出来る。
このようにバンプ電極８を構成することにより、バンプ電極８の端子接続部８ｃを千鳥状に配置しながら、パッド１０を千鳥状に配置することなく、ｘ方向へ一列に配置させることが可能となる。すなわち、バンプ電極の配置位置に左右されずにパッドの位置を決定することができる。通常、バンプ電極とパッドとは平面的に重なり合うように配置されている。したがって、バンプ電極をｙ方向に千鳥状に配置すると、パッドもｙ方向に千鳥状に配置されることになる。このとき、パッドは２列に配置されるが、パッドが配置されている箇所には、パッド以外の配線を引き回すことができない。このため、前記実施の形態１で述べたように、バンプ電極の大きさに比べてパッドの大きさを小さくすることにより、バンプ電極の直下にパッド以外の配線を形成する場合であっても、パッドがｙ方向に２列に形成されているので、その分パッド以外の配線を形成するスペースを広げることができない。これに対し、本実施の形態２によれば、バンプ電極８を千鳥状に配置しても、パッド１０は千鳥状にする必要はなく、図２０に示すようにｘ方向へ一列に配置させることが可能となる。したがって、パッド１０のより占有されるスペースは、パッド１０を２列に配置する場合に比べて少なくなる。このように、パッド１０によって占有されるスペースを少なくできるので、パッド１０と同層のバンプ電極８下に、パッド１０以外の配線１１ａ〜１１ｋを形成するスペースを充分確保できる。これにより、半導体チップの小型化をさらに推進することができる。なお、バンプ電極８の直下に形成される配線１１ａ〜１１ｋの形状は、直線状のものに限らず、折れ曲がっているものやあるいは曲線状の形状をしているものがあってもよい。
以上述べたように、本発明の特徴の１つは、バンプ電極８をパッド接続部８ａ、配線部８ｂおよび端子接続部８ｃから構成し、パッド接続部８ａと端子接続部８ｃとを平面的に重ならないように配置したことにある。ここで、パッド接続部８ａ、配線部８ｂおよび端子接続部８ｃを同層で形成されている。このように構成することにより、バンプ電極８をｙ方向に延在するように形成して千鳥状に配置する一方、パッド１０をｘ方向へ１列に並べて配置することができる。ここで、バンプ電極８を構成する端子接続部８ｃは、ガラス基板などの実装基板と接着するので、接着力を確保する観点から幅が配線部８ｂやパッド接続部８ａの幅に比べて広くなっている。本実施の形態において、バンプ電極８は、パッド接続部８ａ、配線部８ｂおよび端子接続部８ｃから構成されているが、別の言い方をすれば、幅の狭い配線部（第１部分）８ｂと配線部８ｂよりも幅の広い端子接続部（第２部分）８ｃを有するように構成されているとも言える。このように構成することにより、実装基板の接触面積を確保しながら、バンプ電極８を狭ピッチで千鳥状に配置することができる。つまり、バンプ電極８の端子接続部８ｃは、実装基板に接着する部位であるので、比較的面積を広くする一方、配線部８ｂは、パッド接続部と端子接続部とを接続するだけであるので、幅を狭くすることにより、バンプ電極８を狭ピッチで千鳥状に配置できる。
本実施の形態２によれば、バンプ電極の位置に左右されずに、パッドの配置位置を半導体チップのサイズを効率良く縮小化できる位置に配置できる。すなわち、パッドのレイアウト構成の自由度を向上させることができるので、半導体チップのサイズを効率良く縮小化することができる。また、バンプ電極８の端子接続部８ｃの面積をパッド１０に関係なく増大することができるので、実装基板との接着面積をフレキシブルに変更することができる。
本実施の形態２における半導体装置の製造方法は前記実施の形態１とほぼ同様である。異なる点は、バンプ電極８を形成する際、バンプ電極８をパッド接続部８ａ、配線部８ｂおよび端子接続部８ｃを有するようにし、かつ、パッド接続部８ａと端子接続部８ｃとが平面的に重ならないように形成する点である。そして、端子接続部８ｃの幅を配線部８ｂの幅に比べて広くなるようにする。このようにして、本実施の形態２における半導体装置を製造することができる。
次に、本実施の形態２の変形例について説明する。図２１は、本実施の形態２の変形例を示した平面図である。図２１は、パッド１０をｘ方向へ一列に配置し、バンプ電極８の端子接続部８ｃをｙ方向へ一列に配置している場合を示したものである。このような場合も、バンプ電極８をパッド接続部８ａ、配線部８ｂおよび端子接続部８ｃから構成することにより実現できる。例えば、顧客の要求のよりバンプ電極８ｃがｙ方向へ一列に配置される場合においても、パッド１０をｙ方向とは異なるｘ方向へ一列に配置することができる。すなわち、端子接続部８ｃの形成位置によらず、パッド１０を配置することができる。なお、図示されていないが、図２１においても、バンプ電極８の直下のパッド１０と同層の層にはパッド１０とは異なる配線が形成されている。このため、バンプ電極８の直下にできるスペースを有効活用でき、半導体チップの小型化を実現することができる。さらに、パッド１０のレイアウト構成の自由度が向上するので、パッド１０の配置位置を最適化することにより、半導体チップの小型化を推進できる。図２１において、バンプ電極８の配線部８ｂを直角に折れ曲がった形状から構成しているが、これに限らず、例えば曲線形状から構成するようにしてもよい。
図２２は、本実施の形態２の変形例を示した平面図である。図２２は、パッド１０をｘ方向へ一列に配置し、バンプ電極８の端子接続部８ｃをｙ方向へ千鳥状に配置している場合を示したものである。このような場合も、バンプ電極８をパッド接続部８ａ、配線部８ｂおよび端子接続部８ｃから構成することにより実現できる。例えば、顧客の要求のよりバンプ電極８ｃがｙ方向へ千鳥状に配置される場合においても、パッド１０をｙ方向とは異なるｘ方向へ一列に配置することができる。すなわち、端子接続部８ｃの形成位置によらず、パッド１０を配置することができる。なお、図示されていないが、図２２においても、バンプ電極８の直下のパッド１０と同層の層にはパッド１０とは異なる配線が形成されている。このため、バンプ電極８の直下にできるスペースを有効活用でき、半導体チップの小型化を実現することができる。さらに、パッド１０のレイアウト構成の自由度が向上するので、パッド１０の配置位置を最適化することにより、半導体チップの小型化を推進できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前述の実施の形態では、バンプ電極８およびパッド１０の位置を半導体チップの４辺に配置した例を示したが、本発明はこれに限られるものではないのは勿論である。例えば、半導体チップ１の４辺近傍にパッド１０を配置して、半導体チップ１の中央部にまでバンプ電極８を延在させることも可能である。また、半導体チップ１の中央部にパッド１０を配置して、半導体チップ１の４辺近傍にまでバンプ電極８を延在させることも可能である。
前記実施の形態では、ＬＣＤ用のドライバを例にして説明したが、これに限らず、バンプ電極を有する半導体装置に幅広く適用することができる。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
本発明の実施の形態１における半導体チップの構成を示した平面図である。 図１のＡ−Ａ’線で切断した断面を示した断面図である。 図１のＢ−Ｂ’線で切断した断面を示した断面図である。 図１のＣ線で示される領域の拡大図であって、直線状に配置されたバンプ電極の直下に配線を形成した様子を示した平面図である。 図１のＤ線で示される領域の拡大図であって、千鳥状に配置されたバンプ電極の直下に配線を形成した様子を示した平面図である。 実施の形態１における半導体装置の製造工程を示した断面図である。 図６に続く半導体装置の製造工程を示した断面図である。 図７に続く半導体装置の製造工程を示した断面図である。 図８に続く半導体装置の製造工程を示した断面図である。 図９に続く半導体装置の製造工程を示した断面図である。 図１０に続く半導体装置の製造工程を示した断面図である。 半導体チップをガラス基板に実装する場合を示した図である。 ガラス基板に半導体チップを搭載した部分を拡大した図である。 ＬＣＤの全体構成を示した図である。 ＬＣＤの他の構成を示した図である。 ＴＣＰ形態によって半導体チップを実装基板に実装する様子を示した図である。 ガラス基板とプリント基板との間にＴＣＰ形態で実装した半導体チップを配置した例を示す図である。 ＣＯＦ形態によって半導体チップを実装基板に実装する様子を示した図である。 ガラス基板とプリント基板との間にＣＯＦ形態で実装した半導体チップを配置した例を示す図である。 実施の形態２における半導体チップの一部を示した平面図である。 実施の形態２の変形例を示した平面図である。 実施の形態２の変形例を示した平面図である。
符号の説明
１ 半導体チップ
２ 半導体基板
３ ゲート駆動回路
４ ソース駆動回路
５ 液晶駆動回路
６ グラフィックＲＡＭ
７ 周辺回路
８ バンプ電極
８ａ パッド接続部
８ｂ 配線部
８ｃ 端子接続部
９ 絶縁膜
１０ パッド
１１ａ〜１１ｋ 配線
１２ 表面保護膜
１３ 開口部
１４ ＵＢＭ膜
１５ レジスト膜
１６ 導体膜
１７ａ ガラス基板
１７ｂ ガラス基板
１８ フレキシブルプリント基板
１９ 異方導電フィルム
２０ 表示部
２０ａ 端子
２１ ＴＣＰ形態
２２ ＣＯＦ形態
２３ フィルム基板
２４ リード
２５ レジン
２６ 異方導電フィルム
２７ 異方導電フィルム
２８ プリント基板
２９ フィルム基板
３０ リード
３１ アンダーフィル

Claims (22)

  1. （ａ）半導体基板上に形成されたパッドと、
    （ｂ）前記パッド上に開口部を有する絶縁膜と、
    （ｃ）前記開口部を含む前記絶縁膜上に形成されたバンプ電極とを有する半導体チップを備え、
    前記パッドの大きさは、前記バンプ電極の大きさに比べて小さくなっており、
    前記絶縁膜を介した前記バンプ電極の下層には、前記パッドとは異なる配線が形成されていることを特徴とする半導体装置。
  2. 前記パッドとは異なる配線には、ダミー配線も含まれていることを特徴とする請求項１記載の半導体装置。
  3. 前記パッドとは異なる配線には、信号配線あるいは電源配線も含まれていることを特徴とする請求項１記載の半導体装置。
  4. 前記パッドとは異なる配線は、前記パッドと同層に形成されていることを特徴とする請求項１記載の半導体装置。
  5. 前記パッドとは異なる配線は、複数存在することを特徴とする請求項１記載の半導体装置。
  6. 前記バンプ電極は、所定方向に延在していることを特徴とする請求項１記載の半導体装置。
  7. 前記バンプ電極は、千鳥状に配置されていることを特徴とする請求項１記載の半導体装置。
  8. 前記パッドの幅は、前記パッドとは異なる配線に含まれる所定の配線の幅よりも狭いことを特徴とする請求項５記載の半導体装置。
  9. （ａ）半導体基板上に形成されたパッドと、
    （ｂ）前記パッド上に開口部を有する絶縁膜と、
    （ｃ）前記開口部を含む前記絶縁膜上に形成されたバンプ電極とを有する半導体チップを備え、
    前記パッドの大きさは、前記バンプ電極の大きさに比べて小さくなっており、
    前記バンプ電極には、幅の狭い第１部分と前記第１部分より幅の広い第２部分があることを特徴とする半導体装置。
  10. 前記バンプ電極は、
    （ｃ１）前記パッドと接続するパッド接続部と、
    （ｃ２）前記半導体チップを実装基板に実装する際に実装基板の端子に接続する端子接続部と、
    （ｃ３）前記パッド接続部と前記端子接続部を接続する配線部とを有することを特徴とする請求項９記載の半導体装置。
  11. 前記第１部分は前記配線部であり、前記第２部分は前記端子接続部であることを特徴とする請求項１０記載の半導体装置。
  12. 前記パッド接続部と前記端子接続部とは、平面的に重ならない領域に形成されていることを特徴とする請求項１０記載の半導体装置。
  13. 前記絶縁膜を介した前記バンプ電極の下層には、前記パッドとは異なる配線が形成されていることを特徴とする請求項９記載の半導体装置。
  14. 前記パッドとは異なる配線は、前記パッドと同層で形成されていることを特徴とする請求項１３記載の半導体装置。
  15. 前記半導体チップは、液晶ディスプレイ用のドライバであることを特徴とする請求項１記載の半導体装置。
  16. （ａ）半導体基板上にパッドおよび前記パッドとは異なる配線を同層で形成する工程と、
    （ｂ）前記パッドおよび前記パッドとは異なる配線上に絶縁膜を形成する工程と、
    （ｃ）前記絶縁膜に前記パッドの表面を露出する開口部を形成する工程と、
    （ｄ）前記開口部を含む前記絶縁膜上にバンプ電極を形成する工程とを備え、
    前記絶縁膜を介した前記バンプ電極の下層に、前記パッドおよび前記パッドとは異なる配線を形成することを特徴とする半導体装置の製造方法。
  17. （ａ）半導体基板上にパッドを形成する工程と、
    （ｂ）前記パッド上に絶縁膜を形成する工程と、
    （ｃ）前記絶縁膜上に前記パッドの表面を露出する開口部を形成する工程と、
    （ｄ）前記開口部を含む前記絶縁膜上にバンプ電極を形成する工程とを備え、
    前記バンプ電極に、幅の狭い第１部分と前記第１部分よりも幅の広い第２部分を形成することを特徴とする半導体装置の製造方法。
  18. 前記バンプ電極を、前記パッドと接続するパッド接続部と、実装基板の端子と接続する端子接続部と、前記パッド接続部と前記端子接続部を接続する配線部とを有するように形成し、前記第１部分を前記配線部、前記第２部分を前記端子接続部とすることを特徴とする請求項１７記載の半導体装置の製造方法。
  19. 前記パッド接続部と前記端子接続部を平面的に重ならないように形成することを特徴とする請求項１８記載の半導体装置の製造方法。
  20. さらに、
    （ｅ）前記半導体基板を個片化して半導体チップを取得する工程と、
    （ｆ）前記半導体チップを前記バンプ電極で実装基板に実装する工程とを備えることを特徴とする請求項１６記載の半導体装置の製造方法。
  21. 前記実装基板は、ガラス基板であることを特徴とする請求項２０記載の半導体装置の製造方法。
  22. 前記実装基板は、テープ基板であることを特徴とする請求項２０記載の半導体装置の製造方法。
JP2005294902A 2005-10-07 2005-10-07 半導体装置 Active JP4708148B2 (ja)

Priority Applications (22)

Application Number Priority Date Filing Date Title
JP2005294902A JP4708148B2 (ja) 2005-10-07 2005-10-07 半導体装置
CN2009101597451A CN101593742B (zh) 2005-10-07 2006-09-29 半导体器件及其制造方法
CNA2008101685975A CN101388351A (zh) 2005-10-07 2006-09-29 半导体器件及其制造方法
CNB2006101418119A CN100536119C (zh) 2005-10-07 2006-09-29 半导体器件及其制造方法
KR1020060097621A KR100933201B1 (ko) 2005-10-07 2006-10-04 반도체장치 및 그 제조방법
TW101142762A TWI475604B (zh) 2005-10-07 2006-10-05 Semiconductor device
TW104102471A TWI538028B (zh) 2005-10-07 2006-10-05 Semiconductor device
TW095137258A TWI382461B (zh) 2005-10-07 2006-10-05 Semiconductor device and manufacturing method thereof
TW105109509A TWI578388B (zh) 2005-10-07 2006-10-05 Semiconductor device
US11/543,859 US20070080416A1 (en) 2005-10-07 2006-10-06 Semiconductor device and a method of manufacturing the same
US11/953,068 US7728442B2 (en) 2005-10-07 2007-12-09 Semiconductor device and a method of manufacturing the same
US11/953,055 US7538430B2 (en) 2005-10-07 2007-12-09 Semiconductor device and a method of manufacturing the same
KR1020080046229A KR100861153B1 (ko) 2005-10-07 2008-05-19 반도체장치
US12/766,567 US8183142B2 (en) 2005-10-07 2010-04-23 Semiconductor device and a method of manufacturing the same
US13/396,456 US8338968B2 (en) 2005-10-07 2012-02-14 Semiconductor device and a method of manufacturing the same
US13/682,672 US8624403B2 (en) 2005-10-07 2012-11-20 Semiconductor device and a method of manufacturing the same
US14/109,827 US9159650B2 (en) 2005-10-07 2013-12-17 Semiconductor device and a method of manufacturing the same
US14/836,342 US9576924B2 (en) 2005-10-07 2015-08-26 Semiconductor device and a method of manufacturing the same
US15/366,794 US9929185B2 (en) 2005-10-07 2016-12-01 Semiconductor device and a method of manufacturing the same
US15/898,975 US10304867B2 (en) 2005-10-07 2018-02-19 Semiconductor device and a method of manufacturing the same
US16/385,129 US20190244978A1 (en) 2005-10-07 2019-04-16 Semiconductor device and a method of manufacturing the same
US16/842,315 US10957719B2 (en) 2005-10-07 2020-04-07 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294902A JP4708148B2 (ja) 2005-10-07 2005-10-07 半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2007321792A Division JP4585564B2 (ja) 2007-12-13 2007-12-13 半導体装置
JP2007321791A Division JP4094656B2 (ja) 2007-12-13 2007-12-13 半導体装置
JP2010233491A Division JP5259674B2 (ja) 2010-10-18 2010-10-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2007103848A true JP2007103848A (ja) 2007-04-19
JP4708148B2 JP4708148B2 (ja) 2011-06-22

Family

ID=37944332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294902A Active JP4708148B2 (ja) 2005-10-07 2005-10-07 半導体装置

Country Status (5)

Country Link
US (12) US20070080416A1 (ja)
JP (1) JP4708148B2 (ja)
KR (2) KR100933201B1 (ja)
CN (3) CN101388351A (ja)
TW (4) TWI538028B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091947A (ja) * 2007-12-13 2008-04-17 Renesas Technology Corp 半導体装置
JP2009117761A (ja) * 2007-11-09 2009-05-28 Renesas Technology Corp 半導体装置およびその製造方法
JP2010118428A (ja) * 2008-11-12 2010-05-27 Renesas Technology Corp 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置
KR20110010578A (ko) 2009-07-24 2011-02-01 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2013034003A (ja) * 2012-10-29 2013-02-14 Renesas Electronics Corp 半導体装置
JP2014511039A (ja) * 2011-03-25 2014-05-01 エーティーアイ・テクノロジーズ・ユーエルシー 支持端子パッドを有する半導体チップ
JP2014116621A (ja) * 2014-01-23 2014-06-26 Renesas Electronics Corp 半導体装置
JP5539346B2 (ja) * 2009-06-16 2014-07-02 シャープ株式会社 半導体チップおよびその実装構造
JP2014146787A (ja) * 2013-01-25 2014-08-14 Taiwan Semiconductor Manufactuaring Co Ltd パッケージ構造、および、その伝送線の形成方法
US20150279800A1 (en) * 2014-03-31 2015-10-01 Synaptics Display Devices Kk Semiconductor device with external connection bumps
JP2015188105A (ja) * 2015-06-04 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2015195385A (ja) * 2015-06-04 2015-11-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2015201664A (ja) * 2015-06-25 2015-11-12 ルネサスエレクトロニクス株式会社 半導体装置
US9385096B2 (en) 2013-06-07 2016-07-05 Synaptics Display Devices Gk Semiconductor device with bumps and display device module incorporating the same

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
TWI378540B (en) * 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
TW200847114A (en) * 2007-05-30 2008-12-01 Au Optronics Corp A circuit signal connection interface, a manufacture method thereof, and an electronic device using the same
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
US8089156B2 (en) * 2007-10-24 2012-01-03 Panasonic Corporation Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
US8139370B2 (en) * 2009-03-24 2012-03-20 Viasat, Inc. Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP5315186B2 (ja) 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5448788B2 (ja) * 2009-12-22 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
US8193639B2 (en) * 2010-03-30 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal design for packaging structures
DE102010013519B4 (de) * 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP5746494B2 (ja) 2010-11-24 2015-07-08 ルネサスエレクトロニクス株式会社 半導体装置、液晶ディスプレイパネル及び携帯情報端末
JP5505398B2 (ja) * 2011-11-11 2014-05-28 株式会社デンソー 電力変換装置
US20130193570A1 (en) * 2012-02-01 2013-08-01 Chipbond Technology Corporation Bumping process and structure thereof
TWI467719B (zh) * 2012-05-07 2015-01-01 Novatek Microelectronics Corp 薄膜覆晶裝置
US20130292819A1 (en) * 2012-05-07 2013-11-07 Novatek Microelectronics Corp. Chip-on-film device
KR20140041975A (ko) 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
JP6180801B2 (ja) * 2013-06-07 2017-08-16 ルネサスエレクトロニクス株式会社 半導体装置
US20150187714A1 (en) * 2013-12-26 2015-07-02 Globalfoundries Singapore Pte. Ltd. Integrated circuits including copper pillar structures and methods for fabricating the same
JP6305759B2 (ja) 2013-12-26 2018-04-04 株式会社ジャパンディスプレイ 表示装置
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
CN103887251B (zh) * 2014-04-02 2016-08-24 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺
US9312251B2 (en) * 2014-06-19 2016-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof
CN105575944B (zh) * 2014-10-13 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种混合互连结构及其制造方法、电子装置
CN105575883B (zh) * 2014-10-13 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种混合互连结构及其制造方法、电子装置
CN105575884B (zh) * 2014-10-13 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种混合互连结构及其制造方法、电子装置
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
CN106449575B (zh) * 2015-08-07 2020-07-24 晶宏半导体股份有限公司 半导体装置的凸块结构
KR20180062508A (ko) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
US10490493B2 (en) 2016-12-30 2019-11-26 Innolux Corporation Package structure and manufacturing method thereof
US10256179B2 (en) * 2017-02-06 2019-04-09 Nanya Technology Corporation Package structure and manufacturing method thereof
US20180254257A1 (en) * 2017-03-06 2018-09-06 Innolux Corporation Package structure and method of manufacturing package structure
TWI649738B (zh) * 2017-11-17 2019-02-01 英屬開曼群島商錼創科技股份有限公司 顯示面板及其修復方法
CN108732833A (zh) * 2018-05-24 2018-11-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20200095627A (ko) * 2019-01-31 2020-08-11 삼성디스플레이 주식회사 표시 장치
CN110111687B (zh) * 2019-05-22 2021-12-24 深圳秋田微电子股份有限公司 一种显示器件及其制备方法
CN110707100B (zh) * 2019-10-16 2021-12-31 友达光电（昆山）有限公司 显示面板
DE102020135087A1 (de) 2020-03-27 2021-09-30 Samsung Electronics Co., Ltd. Halbleitergehäuse
US11581278B2 (en) 2020-10-19 2023-02-14 Micron Technology, Inc. Semiconductor device and method of forming the same
KR20230021204A (ko) 2021-08-04 2023-02-14 삼성전자주식회사 칩 온 필름 패키지
CN113725186B (zh) * 2021-11-02 2022-03-01 北京智芯微电子科技有限公司 芯片焊盘结构、芯片、晶圆及芯片焊盘结构制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494656A (ja) * 1990-08-10 1992-03-26 Sawamura Juichi かぼちや麺の製法
JPH05109813A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JP2000124249A (ja) * 1998-10-16 2000-04-28 Seiko Epson Corp 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器
JP2001053100A (ja) * 1999-08-05 2001-02-23 Seiko Instruments Inc バンプ電極を有する半導体装置
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
JP3046526B2 (ja) * 1995-06-21 2000-05-29 株式会社村上開明堂 車両用バックミラーのヒータ制御装置
JPH0922912A (ja) * 1995-07-05 1997-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JP3699237B2 (ja) 1996-03-13 2005-09-28 セイコーインスツル株式会社 半導体集積回路
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
KR100255591B1 (ko) * 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JP3063831B2 (ja) 1997-08-11 2000-07-12 日本電気株式会社 表示装置及びその製造方法
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
JP2001144228A (ja) * 1999-11-12 2001-05-25 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001185552A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US6501525B2 (en) 2000-12-08 2002-12-31 Industrial Technology Research Institute Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
JP4008245B2 (ja) * 2002-01-25 2007-11-14 シャープ株式会社 表示装置用駆動装置
KR100455678B1 (ko) * 2002-02-06 2004-11-06 마이크로스케일 주식회사 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법
JP2005101527A (ja) 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
KR100585104B1 (ko) 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP4228948B2 (ja) * 2004-03-16 2009-02-25 日本電気株式会社 表示装置
JP3873986B2 (ja) 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7241636B2 (en) * 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007214243A (ja) 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
JP5123510B2 (ja) * 2006-09-28 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置
US8072035B2 (en) * 2007-06-11 2011-12-06 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494656A (ja) * 1990-08-10 1992-03-26 Sawamura Juichi かぼちや麺の製法
JPH05109813A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JP2000124249A (ja) * 1998-10-16 2000-04-28 Seiko Epson Corp 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器
JP2001053100A (ja) * 1999-08-05 2001-02-23 Seiko Instruments Inc バンプ電極を有する半導体装置
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239191B2 (en) 2007-11-09 2022-02-01 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
JP2009117761A (ja) * 2007-11-09 2009-05-28 Renesas Technology Corp 半導体装置およびその製造方法
US9484286B2 (en) 2007-11-09 2016-11-01 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US9508630B2 (en) 2007-11-09 2016-11-29 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US9484287B2 (en) 2007-11-09 2016-11-01 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10204878B2 (en) 2007-11-09 2019-02-12 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US10741517B2 (en) 2007-11-09 2020-08-11 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8785318B2 (en) 2007-11-09 2014-07-22 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8552555B2 (en) 2007-11-09 2013-10-08 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
US8552552B2 (en) 2007-11-09 2013-10-08 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
JP4585564B2 (ja) * 2007-12-13 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置
JP2008091947A (ja) * 2007-12-13 2008-04-17 Renesas Technology Corp 半導体装置
JP2010118428A (ja) * 2008-11-12 2010-05-27 Renesas Technology Corp 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置
JP5539346B2 (ja) * 2009-06-16 2014-07-02 シャープ株式会社 半導体チップおよびその実装構造
JP2011029396A (ja) * 2009-07-24 2011-02-10 Renesas Electronics Corp 半導体装置
KR20110010578A (ko) 2009-07-24 2011-02-01 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
KR20170018285A (ko) 2009-07-24 2017-02-16 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2014511039A (ja) * 2011-03-25 2014-05-01 エーティーアイ・テクノロジーズ・ユーエルシー 支持端子パッドを有する半導体チップ
JP2013034003A (ja) * 2012-10-29 2013-02-14 Renesas Electronics Corp 半導体装置
US10269746B2 (en) 2013-01-25 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
JP2014146787A (ja) * 2013-01-25 2014-08-14 Taiwan Semiconductor Manufactuaring Co Ltd パッケージ構造、および、その伝送線の形成方法
US10840201B2 (en) 2013-01-25 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US11978712B2 (en) 2013-01-25 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor package transmission lines with micro-bump lines
US9385096B2 (en) 2013-06-07 2016-07-05 Synaptics Display Devices Gk Semiconductor device with bumps and display device module incorporating the same
JP2014116621A (ja) * 2014-01-23 2014-06-26 Renesas Electronics Corp 半導体装置
US9472526B2 (en) * 2014-03-31 2016-10-18 Synaptics Japan Gk Semiconductor device with external connection bumps
US20150279800A1 (en) * 2014-03-31 2015-10-01 Synaptics Display Devices Kk Semiconductor device with external connection bumps
JP2015195385A (ja) * 2015-06-04 2015-11-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2015188105A (ja) * 2015-06-04 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2015201664A (ja) * 2015-06-25 2015-11-12 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN101388351A (zh) 2009-03-18
US8338968B2 (en) 2012-12-25
US10957719B2 (en) 2021-03-23
KR100861153B1 (ko) 2008-09-30
US20120139106A1 (en) 2012-06-07
CN101593742A (zh) 2009-12-02
TWI578388B (zh) 2017-04-11
US20140103525A1 (en) 2014-04-17
US7538430B2 (en) 2009-05-26
CN100536119C (zh) 2009-09-02
US10304867B2 (en) 2019-05-28
US7728442B2 (en) 2010-06-01
CN1945817A (zh) 2007-04-11
KR20080050378A (ko) 2008-06-05
US20170084633A1 (en) 2017-03-23
KR100933201B1 (ko) 2009-12-22
JP4708148B2 (ja) 2011-06-22
US8624403B2 (en) 2014-01-07
TW201517139A (zh) 2015-05-01
US20190244978A1 (en) 2019-08-08
US8183142B2 (en) 2012-05-22
US20070080416A1 (en) 2007-04-12
US20080099894A1 (en) 2008-05-01
US20180175067A1 (en) 2018-06-21
US20150364437A1 (en) 2015-12-17
TWI538028B (zh) 2016-06-11
US9576924B2 (en) 2017-02-21
US9159650B2 (en) 2015-10-13
US20200235131A1 (en) 2020-07-23
CN101593742B (zh) 2012-08-29
US20130075901A1 (en) 2013-03-28
TWI382461B (zh) 2013-01-11
TW200725709A (en) 2007-07-01
KR20070038907A (ko) 2007-04-11
TW201312635A (zh) 2013-03-16
US20080099915A1 (en) 2008-05-01
TWI475604B (zh) 2015-03-01
US20100200987A1 (en) 2010-08-12
TW201630057A (zh) 2016-08-16
US9929185B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
JP4708148B2 (ja) 半導体装置
JP4094656B2 (ja) 半導体装置
US9196580B2 (en) Semiconductor device and semiconductor package containing the same
JP4585564B2 (ja) 半導体装置
JP5259674B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110316

R150 Certificate of patent or registration of utility model

Ref document number: 4708148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350