JPH05109813A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05109813A
JPH05109813A JP3299868A JP29986891A JPH05109813A JP H05109813 A JPH05109813 A JP H05109813A JP 3299868 A JP3299868 A JP 3299868A JP 29986891 A JP29986891 A JP 29986891A JP H05109813 A JPH05109813 A JP H05109813A
Authority
JP
Japan
Prior art keywords
electrode pad
lower layer
wiring
layer wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3299868A
Other languages
English (en)
Other versions
JP2988075B2 (ja
Inventor
Kazuyuki Mizushima
和之 水嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3299868A priority Critical patent/JP2988075B2/ja
Publication of JPH05109813A publication Critical patent/JPH05109813A/ja
Priority to US08/200,582 priority patent/US5404045A/en
Application granted granted Critical
Publication of JP2988075B2 publication Critical patent/JP2988075B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 高集積化を可能とし、かつ機械的強度を高め
た電極パッドを有する半導体装置を得る。 【構成】 上層配線で電極パッド１を構成し、この電極
パッド１の直下にダミー配線６を含む複数本の下層配線
３，５，６を形成し、電極パッド１と複数本の下層配線
のうち、異なる電位以外の下層配線３，６とを複数のス
ルーホール７で接続する。このため、層間絶縁膜１２に
対する電極パッド１及び下層配線の接触面積が増大で
き、機械的強度を向上することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
多層配線を有する半導体装置の電極パッド構造に関す
る。
【０００２】
【従来の技術】従来の半導体装置における電極パッドの
一例を図４に示す。この電極パッドは、上層配線金属に
てパッド１を形成し、パッド端部でスルーホール２を介
して下層配線３に接続されている。この例はチップ周囲
に入出力パッドとして電極パッドを配置しておき、ワイ
ヤーボンディングによりチップ外部との電気的接続を得
る場合に多用されている。
【０００３】又、従来の他の電極パッドを図５に示す。
この例では、上層配線で形成されたパッド１の面内に設
置されたスルーホール４を介して下層配線３とパッドが
接続されている。このような構成は、エリアＴＡＢ，フ
リップチップ等のようにチップ表面のパッド上にバンプ
を散在させた半導体装置と、チップ側のバンプ位置と同
じ寸法で接続部を設けた実装基板との間で半田等により
電気的接続を得る場合に多用される。ここではチップ内
部にもパッドを設けるため、電極パッド１とは電位の異
なる配線５もパッド直下を通過させる場合がある。
【０００４】
【発明が解決しようとする課題】従来の図４の電極パッ
ドでは、電極パッドをチップ周囲に並べた場合に、配置
できるパッド数がチップサイズによって制限される。
又、電極パッドをチップ内部に設置すると大面積を必要
とし素子や配線の集積度を犠牲にするという問題があ
る。
【０００５】一方、図５の電極パッドでは、チップ面積
を有効に使え高集積化が可能である反面、フリップチッ
プ化した場合は外部より加わる力が電極パッド部に集中
する。このため、電極パッドの直下で層間絶縁膜との間
で剥がれが生じ易く、電極パッドの機械的強度が不足さ
れるという問題がある。特に、近年では、多層配線の層
間膜としてポリイミド等の有機系塗布膜が用いられてい
るが、これは金属との密着性が弱く多層配線構造を有す
る半導体装置の実装方法を大きく制限していた。本発明
の目的は、高集積化を可能とし、かつ機械的強度を高め
た電極パッドを有する半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
層間絶縁膜上の上層配線で電極パッドを構成し、この電
極パッドの直下に複数本の下層配線を形成し、電極パッ
ドと複数本の下層配線とを複数のスルーホールで接続す
る。又、本発明は、上層配線で電極パッドを構成し、こ
の電極パッドの直下に形成された幅広の下層配線にスリ
ットを設けて複数本の状態とし、電極パッドと複数本状
態の下層配線とを複数のスルーホールで接続する。
【０００７】
【作用】本発明によれば、複数本又は複数本状態の下層
配線と、複数のスルーホールで下層配線及び電極パッド
と層間絶縁膜との接触面積を増大させる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例を示し、（ａ）は平面
図、（ｂ）はそのＡ−Ａ線拡大断面図である。電極パッ
ド１は上層配線金属で形成され、そのパッド面内でスル
ーホールを４を介して電極パッドと同電位の下層配線３
に接続される。又、電極パッド１の直下には、電極パッ
ドと異なる電位を持つ下層配線５が延設される。ここ
で、電極パッド１の直下で前記下層配線３及び５が形成
されない領域には、下層配線の一部でダミー配線６を形
成し、このダミー配線６と電極パッド１とを複数個のス
ルーホール７を介して接続する。尚、１０はシリコン基
板、１１は下地絶縁膜、１２は層間絶縁膜である。
【０００９】この構成によれば、図１（ｂ）の断面構造
から判るように、電極パッド１とダミー配線６とは複数
個のスルーホール７で相互に接続されているため、この
スルーホール７の側面の面積が増大され、結果として電
極パッド１と層間絶縁膜１２の接触面積が増大される。
又、同時にダミー配線６を形成することで、下層配線
３，５を含む下層配線と層間絶縁膜１２との接触面積を
増大することができる。したがって、この電極パッド１
を図５に示したようなフリップチップ用の電極パッドと
して構成した場合に、外部の力が電極パッド１に集中さ
れた場合でも、電極パッド１と層間絶縁膜１２との間、
及び下層配線３，５，６と層間絶縁膜１２との間での剥
離を防止でき、電極パッドの機械的な強度を向上するこ
とができる。
【００１０】因みに、図２は下層配線幅が４μｍ、ダミ
ー配線長が 100μｍ、電極パッド面積が 100μｍ× 100
μｍ、スルーホールサイズが２μｍ×２μｍ，スルーホ
ールピッチが５μｍの場合の下層ダミー配線数と金属−
絶縁膜の総接触面積の関係を示したものである。ここで
ダミー配線がない場合を１としてある。同図よりダミー
配線を設けてスルーホールで接続することで総接触面積
はダミー配線を設けない場合の２倍となり、電極パッド
に加わる力に対して大きな強度を持たせることが実現で
きることが判る。尚、電極パッドをチップ内に配置する
ことで、チップ面積を有効に利用して高集積化が可能で
あることは言うまでもない。
【００１１】図３は本発明の第２の実施例を示し、
（ａ）は平面図、（ｂ）はそのＢ−Ｂ線拡大断面図であ
る。この実施例では電極パッド１の直下に、電極パッド
サイズと同等以上の幅の下層配線、ここでは電源配線８
が延設されている例を示している。この場合には、電極
パッド１の直下電源配線８にスリット９を設けて電源配
線８の一部を複数本に細分化し、細分化された各部分に
おいて複数個のスルーホール７で電極パッド１と接続を
行っている。
【００１２】この構成においても、複数個のスルーホー
ル７によって電極パッド１と層間絶縁膜１２との接触面
積を増大させ、スリット９によって電源配線８と層間絶
縁膜１２との接触面積を増大させることができ、電極パ
ッド１の機械的な強度が向上できる。又、この構成を適
用することにより、電極パッドと同サイズ以上の下層配
線の場合でも、絶縁膜との接触面積を大きくすることが
可能となる。
【００１３】
【発明の効果】以上説明したように本発明は、上層配線
で形成した電極パッドと、その直下に形成された複数本
の下層配線とを複数のスルーホールで接続しているの
で、電極パッド及び下層配線と層間絶縁膜との接触面積
を増大させ、電極パッドの機械的強度を向上することが
できる効果がある。この場合、電極パッドをチップ内に
配置することで、電極パッドの直下を有効利用して半導
体装置の高集積化に有利となることは言うまでもない。
又、下層配線が幅広の場合でも、下層配線にスリットを
設けることで複数本の状態にでき、これらをスルーホー
ルにて接続することで、電極パッド及び下層配線と層間
絶縁膜との接触面積を増大させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示し、（ａ）は平面図、
（ｂ）はそのＡ−Ａ線拡大断面図である。
【図２】ダミー配線の本数と接触面積比を示す図であ
る。
【図３】本発明の第２実施例を示し、（ａ）は平面図、
（ｂ）はそのＢ−Ｂ線拡大断面図である。
【図４】従来の電極パッドの一例を示す平面図である。
【図５】従来の電極パッドの他の例を示す平面図であ
る。
【符号の説明】
１ 電極パッド ３ 下層配線（同電位下層配線） ４ スルーホール ５ 下層配線（異なる電位の下層配線） ６ ダミー配線 ７ スルーホール ８ 電源配線 ９ スリット

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２層以上の金属配線層を有す
    る半導体装置において、層間絶縁膜上に形成した上層配
    線で電極パッドを構成し、この電極パッドの直下におい
    て前記層間絶縁膜下に複数本の下層配線を形成し、前記
    電極パッドと複数本の下層配線とを複数のスルーホール
    で接続したことを特徴とする半導体装置。
  2. 【請求項２】 少なくとも２層以上の金属配線層を有す
    る半導体装置において、層間絶縁膜上に形成した上層配
    線で電極パッドを構成し、この電極パッドの直下におい
    て前記層間絶縁膜下に形成された幅広の下層配線にスリ
    ットを設けて複数本の状態とし、前記電極パッドと複数
    本状態の下層配線とを複数のスルーホールで接続したこ
    とを特徴とする半導体装置。
JP3299868A 1991-10-19 1991-10-19 半導体装置 Expired - Fee Related JP2988075B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3299868A JP2988075B2 (ja) 1991-10-19 1991-10-19 半導体装置
US08/200,582 US5404045A (en) 1991-10-19 1994-02-22 Semiconductor device with an electrode pad having increased mechanical strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3299868A JP2988075B2 (ja) 1991-10-19 1991-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH05109813A true JPH05109813A (ja) 1993-04-30
JP2988075B2 JP2988075B2 (ja) 1999-12-06

Family

ID=17877931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3299868A Expired - Fee Related JP2988075B2 (ja) 1991-10-19 1991-10-19 半導体装置

Country Status (2)

Country Link
US (1) US5404045A (ja)
JP (1) JP2988075B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161722A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置のパッド構造
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
US6653729B2 (en) 2000-09-29 2003-11-25 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
JP2007503113A (ja) * 2003-08-21 2007-02-15 インターシル アメリカズ インク 能動領域ボンディングの両立性のある高電流構造体
JP2007103848A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
JP2007514318A (ja) * 2003-12-17 2007-05-31 インテル コーポレイション 半導体ダイのバンプ電力接続
JP2009071283A (ja) * 2007-08-07 2009-04-02 Rohm Co Ltd 半導体装置
KR100896026B1 (ko) * 2001-04-27 2009-05-11 신꼬오덴기 고교 가부시키가이샤 반도체 패키지
JP2009111333A (ja) * 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
JP2010028134A (ja) * 2009-10-28 2010-02-04 Renesas Technology Corp 薄膜磁性体記憶装置
WO2019021789A1 (ja) * 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置
JP2020004756A (ja) * 2018-06-25 2020-01-09 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650355A (en) * 1995-03-30 1997-07-22 Texas Instruments Incorporated Process of making and process of trimming a fuse in a top level metal and in a step
US5985692A (en) * 1995-06-07 1999-11-16 Microunit Systems Engineering, Inc. Process for flip-chip bonding a semiconductor die having gold bump electrodes
US5635421A (en) * 1995-06-15 1997-06-03 Taiwan Semiconductor Manufacturing Company Method of making a precision capacitor array
JP3432963B2 (ja) * 1995-06-15 2003-08-04 沖電気工業株式会社 半導体集積回路
DE69703482T2 (de) * 1996-02-29 2001-05-03 The Whitaker Corp., Wilmington Nicht-ohmische energiekupplung zur reduzierung des übersprechens
JP3504421B2 (ja) * 1996-03-12 2004-03-08 株式会社ルネサステクノロジ 半導体装置
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6555910B1 (en) * 2000-08-29 2003-04-29 Agere Systems Inc. Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof
JP3806016B2 (ja) * 2000-11-30 2006-08-09 富士通株式会社 半導体集積回路
KR100854378B1 (ko) * 2002-03-20 2008-08-26 엘지디스플레이 주식회사 액정 패널 및 그 제조방법
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
SG155096A1 (en) 2008-03-03 2009-09-30 Micron Technology Inc Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods
TWI372456B (en) * 2008-08-19 2012-09-11 Chimei Innolux Corp Systems for displaying images and constructing method for display panels
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592357A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体集積回路
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161722A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置のパッド構造
US6653729B2 (en) 2000-09-29 2003-11-25 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
US6815325B2 (en) 2000-09-29 2004-11-09 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
KR100896026B1 (ko) * 2001-04-27 2009-05-11 신꼬오덴기 고교 가부시키가이샤 반도체 패키지
JP2007503113A (ja) * 2003-08-21 2007-02-15 インターシル アメリカズ インク 能動領域ボンディングの両立性のある高電流構造体
JP2007514318A (ja) * 2003-12-17 2007-05-31 インテル コーポレイション 半導体ダイのバンプ電力接続
JP2007103848A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2009071283A (ja) * 2007-08-07 2009-04-02 Rohm Co Ltd 半導体装置
JP2009111333A (ja) * 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
JP2010028134A (ja) * 2009-10-28 2010-02-04 Renesas Technology Corp 薄膜磁性体記憶装置
WO2019021789A1 (ja) * 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置
US11404357B2 (en) 2017-07-24 2022-08-02 Murata Manufacturing Co., Ltd. Semiconductor device
JP2020004756A (ja) * 2018-06-25 2020-01-09 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2988075B2 (ja) 1999-12-06
US5404045A (en) 1995-04-04

Similar Documents

Publication Publication Date Title
JP2988075B2 (ja) 半導体装置
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US6016013A (en) Semiconductor device mounting structure
JP2003110084A (ja) 半導体装置
US7598608B2 (en) Mounting substrate
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
JP3907845B2 (ja) 半導体装置
JP2004221600A (ja) 突出した（ｒａｉｓｅｄ）ハンダ・ボール・パッドを備えるボール・グリッド・アレイ・パッケージ構造
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
JPH08330469A (ja) 半導体装置用配線基板およびその製造方法
JP2765567B2 (ja) 半導体装置
JP3394480B2 (ja) 半導体装置
JPH10284678A (ja) 半導体装置およびその製造方法
TW201901716A (zh) 薄膜電容器構造及具備該薄膜電容器構造之半導體裝置
JP2005101186A (ja) 積層型半導体集積回路
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JP4547655B2 (ja) 半導体装置
KR100376187B1 (ko) 절연 테이프 내에 형성된 슬릿들을 가진 칩-사이즈 집적 회로 패키지
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
JPH09246416A (ja) 半導体装置
JP2918087B2 (ja) 半導体チップ搭載用多層配線基板
JP2880817B2 (ja) 半導体集積回路装置
JPH1174399A (ja) 半導体装置
JP2783233B2 (ja) Ｌｓｉパッケージ
KR100206861B1 (ko) 고밀도 반도체 패키지구조

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees