JPH03129738A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03129738A
JPH03129738A JP2178132A JP17813290A JPH03129738A JP H03129738 A JPH03129738 A JP H03129738A JP 2178132 A JP2178132 A JP 2178132A JP 17813290 A JP17813290 A JP 17813290A JP H03129738 A JPH03129738 A JP H03129738A
Authority
JP
Japan
Prior art keywords
wiring
interlayer film
dummy
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2178132A
Other languages
English (en)
Inventor
Takao Adachi
隆郎 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPH03129738A publication Critical patent/JPH03129738A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に樹脂封止型°ド導体装
置に関する。
〔従来の技術〕
従来の樹脂封止型半導体装置は、回路素子が形成された
半導体素子をリードフレームに搭載し、半導体素子の電
極とリードフレームのリードとの間をワイヤーボンディ
ングによって接続し、半導体素子とワイヤーとを覆うよ
うに樹脂封止を施すことによって組立てられている。
従って、樹脂封止された半導体装置は、大別して封止材
であるエポキシ樹脂と、回路素子が形成されたシリコン
基板と、このシリコン基板が搭載された金属リードフレ
ームとにより構成されている。これらの材料は、それぞ
れ熱膨張係数が異なるため、温度変化に伴う膨張・収縮
によって、エポキシ樹脂、シリコン基板およびリードフ
レームのそれぞれの境界において熱応力が発生する。
特に、シリコン基板表面には回路素子が形成されており
、シリコン基板表面に加わる応力によって回路素子構成
部分が破壊され、半導体装置を使用不能とすることがあ
る。このため、半導体装置が温度変化に耐え得るか否か
を確認するために、温度サイクル試験を実施している。
〔発明が解決しようとする課題〕
上述した従来の問題点である回路素子のＭＦＡ現象を、
図面を用いて更に詳しく説明する。
第８図は従来の半導体装置の一部分を透視した平面図で
ある。ワイヤーボンディングの際、シリコン基板上のボ
ンディングパッドｌに接続されるワイヤ一部分には、ボ
ンディングボール９が形成されている。このボンディン
グボール９はシリコン基板上面から突き出した形状をし
ているので、温度変化によりエポキシ樹脂からの応力の
影響を最も強く受ける。
このためボンディングボール９と接続しているボンディ
ングパッド１は、大きな応力を受けることになる。この
応力のうち特に問題となるのは、シリコン基板面に平行
な方向に働く応力であり、この応力によってボンディン
グパッドｌにずれを生じ、その形状が変化する。この変
形は、ボンディングパッド１に接続している引き出し線
３を介して出力バッファ回路の回路素子２へ伝播する。
引き出し線３の先端は、シリコン基板上の拡散層にコン
タクト６を介して接続されているので、伝播してきた引
き出し線の変形が、応力集中となってコンタクト６にか
かる。、二のコンタクト６が応力集中に耐えられなくな
ると、ついに引き出し線３の破断に至る。さらにこの応
力集中は、引き出し線３より下層の配線層へ圧力と１−
で加わり、下層配線を断線に導く。
この熱応力対策として、従来、次のような対策がとられ
てきた。第１に、シリコンに近い熱膨張係数を有する樹
脂、例えばエポキシ樹脂に各種フィラーを含有させて調
合することによってシリコンにｆｉｆ１５ｊ張係数を合
わせた樹脂を採用する。第２に、大きな応力を受ける部
分の配線を幅広くしたり、また配線間隔を広げる、等で
ある。
しかしながら、第１の対策においては、膨張係数をシリ
コンに合わせた封止樹脂は耐湿性が劣るので、半導体装
置の耐湿性が低下するという別の問題を引き起す。第２
の対策においては、半導体装置の高密度化が阻害され、
電気容量が増え、動作速度が遅くなるという欠点がある
。
本発明の第１の目的は、温度変化によって生ずる熱応力
に耐え得る半導体装置を提供することである。本発明の
第２の目的は、耐湿性の優れた封止樹脂を用い、熱応力
に耐え得る樹脂封止型半導像装置を提供することである
。本発明の第３の目的は、従来と同じ製造工程で製造可
能な、熱応力に耐え得る半導体装置を提供することであ
る。
〔課題を解決するための手段〕
本発明による樹脂封止型半導体装置において、シリコン
基板に設けられた最上層の配線のうちの少なくとも一部
の配線、例えば引き出し線が、この配線の下の層間膜に
形成されたスルーホールを介して、半導体装置の他の部
分とは接続されていない下層のダミー配線に接続されて
いる。
下層のダミー配線は、スルーホールを形成する時に、ス
ルーホールのエツチングを止めるための座ぶとん（スト
ッパー）の役目を果し、また回路構成に必要な他の配線
と同時に形成することができるので、ダミー配線を設け
るための特別な製造工程を必要としない。
また、ダミー配線およびスルーホールは、温度変化によ
り引き出し線にずれ応力が働いた時に゛、層方向にずれ
ようとする引き出し線を引き＋ｈめる作用をする。換言
すれば、ダミー配線およびスルーホールはアンカーの役
目を果す。
このような構成をとることによって、従来と同じ材料を
用いることができ、熱応力を受けてもその熱応力に耐え
得る強度を備え、配線破壊を免れることができる。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の平面図で、シリコン基
板に回路素子が形成された半導体装置の一部分を透視し
た図である。
本実施例の半導体装置は、最上層配線層であるボンディ
ングパッドｌと、出力バッファ回路を構成する回路素子
（Ｍｏｓトランジスタ群〉２と、ボンディングパッド１
と回路素子２とを接続する最上層配線層である引き出し
線３と、同じく最上層配線層である電源配線４ａおよび
ＧＮＤ配線４ｂと、最上層配線層の下に絶縁層（第２図
〜第４図の第１層間膜１１＞を介して設けられた下層配
線層である回路素子２への入力配線５および入力配線５
から独立した島状のダミー配線７と、最上層配線層への
接続のためにシリコン基板１０表面の拡散層に設けられ
たコンタクト６とを有している。このように形成されて
いる半導体素子をリードフレーム（図示せず〉に搭載し
、さらにボンディングワイヤー（図示せず）をボンディ
ングパッド１に接続し、そのｆ＆樹脂封止する。
次に、第２図〜第４図も参照してより詳細に説明する。
第２図は本発明の第１の実施例の要部を示す断面図で、
第１図のＡ−Ａ線における拡大縦断面図、第３図は同じ
く第１図のＢ−Ｂ線における拡大縦断面図、第４図は同
じく第１図のＣ−Ｃ線における拡大縦断面図である。
まず、回路素子２を表面に形成したシリコン基板■０上
に、りん珪酸ガラスを用いた厚さ０．５）ｔｍの第１層
間膜１■が形成される。次いで、この第１層間膜１１の
上に、下層配線層として入力配線５（第１図〉およびダ
ミー配線７〈第１図〜第３図）がポリシリコンにより０
．４μｍのＪ９さに形成される。このダミー配線７（ま
引き出し線３の直下の装置に形成され、他の下層配線層
とは接続されていない。言換えると、ダミー配線７は独
立した島状の配線層であり、その寸法は１０μｍ　Ｘ　
１０μｍである。
次に第２Ｎ間膜１２が、下層配線層である人力配線５お
よびダミー配線７と第１層間膜１１とを覆うように１μ
ｍの厚さに形成される。その後、ダミー配線７上に形成
された第２層間１３９！１２に、エツチングにより辺の
長さが１．５〜２．０μｍの角穴のスルーホール８が形
成される。この際、ダミー配線７は、スルーホール８の
エツチング加工を止める座ぶとん（ストッパー）の役目
を果している。第１層間膜１１の材料は、第１１間膜１
１の材料と同じでよい。
次に上層配線層として引き出し線３、ボンディングパッ
ド１．電源配線４ａ、ＧＮＤ配線４ｂをアルミニウムに
より１μｍの厚さに形成される。
この際、スルーホール８内にも同時にアルミニウムが充
填され、ダミー配線７と前記上層配線のうち少なくとも
引き出し線３とはスルーホールを介して強固に結合され
る。引き出し線の幅は１０μｍ、ボンディングパッドの
寸法は１００μｍ　Ｘ　１００μｍである。
最後に、ボンディングパッド１の周辺部分と、他の上層
配線層である引き出し線３、電源配４１４ａ、ＧＮＤ配
線４ｂの全体と、第２層間膜１２とを窒化シリコンまた
はりん珪酸ガラスのパッシベーション膜】３で被覆する
。第１図にはこのパッシベーション膜１３は表示されて
いない。
このようにして形成された半導体チップは、リードフレ
ーム（図示せず）に搭載され、ボンディングボール９を
介して外部端子すなわちリードフレームのリード（図示
せず）と接続され、エポキシ樹脂等の樹脂１４（第１図
には表示されていない）で樹脂封止される。
この第１の実施例では、ボンディングボール９の変形は
引き出し線３に伝達されるが、引き出し線３にはその途
中にスルーホール８を介してダミー配１１７が接続され
ているので、スルーホール８およびダミー配線７がアン
カーとなって引き出し線３の変形がそれ以上波及するの
をくい止める。
従って、その先に存在するコンタクト６や入力配線５が
破損することがなくなる。
また、仮にスルーホール８が応力集中に耐えられずに破
壊されたとしても、ダミー配線７には他の部分との電気
的な接続がなされていないので、他の部分への影響はな
い。なお、第１の実施例では、ダミー配線７およびスル
ーホール８がそれぞれ１個ずつしか形成されていないが
、必要に応じて複数個のダミー配線およびスルーホール
を形成してもよい。ダミー配線７の寸法は、少なくとも
スルーホール８の寸法より大きければよく（例えば−辺
３μｍ以上でもよい）、また周囲の下層配線層に接近し
ない範囲内で一辺が１０　メｔ　ｍより大きくてもよい
。その形状も正方形でなくて長方形でもよいし、折れ曲
った形状でもよい。
次に、第５図〜第７図を用いて本発明の第２の実施例を
説明する。これらの図において、第１の実施例と共通す
る部分は同一の参照番号で示している。
第２の実施例では、半導体チップの外周部■５に沿って
、下層配線層である多数のダミー配線７が一列に形成さ
れ、上層配線層である最外部配線４Ｃがその上に形成さ
れている。すなわち、最外部配線４ｃは、複数のダミー
配線７の列方向に重なるように形成され、それぞれのダ
ミー配線７はスルーホール８を介してこの最外部配線４
ｃに接続されている。
半導体チップの最外部に配置されている最外部配線４ｃ
は、通常、電源配線あるいはＧＮＤ配線として用いられ
る垂要な配線であるが、温度変化により、この最外部配
線４ｃは封止樹脂１４によって大きな熱応力を受ける。
しがし、半導体チップ周辺部に配置された多数のダミー
配線７およびスルーホール８がアンカーとなって最外部
配線４Ｃの変形は抑止され、この配線に連なるコンタク
ト６は破壊から保護される。
上述した本発明の二つの実施例の半導体装置に温度サイ
クル試験を実施した。半導体チップ面積が６０〜７０■
２の半導体装置に対して、温度を一６０℃から常温を経
て＋１５０℃に上昇させ、再び一６０℃に下降させると
いうサイクルを１時間かけて３００サイクル繰り返した
。１０ツト数が２０〜５０個の半導体装置の内、断線不
良が１個でも出たロットを不良ロフトと判定した。
この条件の温度サイクル試験の結果、ダミー配線７を持
たない半導体装置では、はとんど全てのロットが不良ロ
ットと判定されたのに対し、本発明を実施した半導体装
置では不良ロフトが皆無となった。今後、実用化が進む
半導体チップ面積が１４０　ｍｍ２以との半導体装置に
対しても　本発明は大きな効果が期待できる。
〔発明の効果〕
以上説明したように本発明の半導体装置（よ、従来の゛
？−導体装置と同一材料を用いて同一プロセスで製造で
きるため、樹脂の熱膨張係数を改変したり、半導体チッ
プ上の配線寸法を変更したりする必要がない。その結果
、半導体装置の耐湿性および電気的特性を犠牲にするこ
となく、温度サイクル耐量を向ヒさせることができる。
【図面の簡単な説明】
第１図はシリコン基板に回路素子が形成された本発明の
第１の実施例である半導体装置の一部分を透視した平面
図、第２図は本発明の第１の実施例の要部を示す断面図
で、第１図のＡ−Ａ線における拡大縦断面図、第３図は
同じく第１図のＢＢ線における拡大縦断面図、第４図は
同じく第１図のＣ−Ｃ線における拡大縦断面図、第５図
はシリコン黒板に回路素子が形成された本発明の第２の
実施例である半導体装置の一部分を透視した平面図、第
６図は本発明の第２の実施例の要部を示す断面図で、第
５図のＤ−Ｄ線の＃Ｉ断面図、第７図は同じく第５図の
Ｅ−Ｅ線の拡大縦断面図、第８図は従来の半導体装置の
一部分を透視した平面図である。 ■・・・ボンディングパッド、２・・・回路素子、３・
・・引き出し線、　４ａ・・・電源配線、４ｂ・・・Ｇ
ＮＤ配線、４ｃ・・・最外部配線、５・・・入力配線、
６・・・コンタクト、　７・・・ダミー配線、８・・・
スルーホール、９・・・ボンディングボール、１０・・
・シリコン基板、１１・・・第１層間膜、１２・・・第
２層間膜、■３・・・パッシベーション膜、１４・・・
封止樹脂、１５・・・半導体チップの外周部。

Claims (1)

  1. 【特許請求の範囲】 １、回路素子が形成された半導体基板と、前記半導体基
    板が搭載されたリードフレームとを樹脂封止した半導体
    装置において、前記半導体基板上に形成された第１の層
    間膜と、前記第１の層間膜上に形成され前記回路素子と
    電気的に直接又は間接に接続された下部配線層と、同じ
    く前記第１の層間膜上に形成され前記いかなる下部配線
    層とも接続されていない独立したダミー配線と、前記第
    １の層間膜上に形成され前記下部配線層及びダミー配線
    を覆う第２の層間膜と、前記第２の層間膜上に形成され
    たボンディングパッドと、前記ボンディングパッドに直
    接接続され前記第２の層間膜に設けられたスルーホール
    を介して前記ダミー配線の少なくとも一つに接続され且
    つ前記回路素子と電気的に直接又は間接に接続されてい
    る上部配線層とを有することを特徴とする半導体装置。 ２、回路素子が形成された半導体シリコン基板と、前記
    シリコン基板が搭載されたリードフレームと、前記シリ
    コン基板を封止する樹脂と、前記シリコン基板上に形成
    された第１の層間膜と、前記第１の層間膜の上部に形成
    されたダミー配線と、前記第１の層間膜および前記ダミ
    ー配線との上部に形成された第２の層間膜と、前記ダミ
    ー配線の上部における前記第２の層間膜に設けられたス
    ルーホールと、前記第２の層間膜の上部に設けられた上
    部配線層と、前記第１の層間膜と前記上部配線層との中
    間に設けられた下部配線層とを含み、前記上部配線層の
    少なくとも一部と前記ダミー配線とが前記スルーホール
    を介して接続され、前記ダミー配線が前記下部配線層と
    は独立であることを特徴とする半導体装置。 ３、上部配線層が回路素子とボンディングパッドをつな
    ぐ引き出し線である請求項２記載の半導体装置。 ４、上部配線層が電源配線あるいはＧＮＤ配線である請
    求項２記載の半導体装置。 ５、ダミー配線を複数個設け、それぞれのダミー配線に
    スルーホールを介して一つの上部配線層が接続されてい
    る請求項２記載の半導体装置。 ６、複数の上部配線層に複数のダミー配線がそれぞれス
    ルーホールを介して接続されている請求項１記載の半導
    体装置。 ７、ダミー配線と下部配線層とが同じ材料で形成されて
    いる請求項２記載の半導体装置。
JP2178132A 1989-07-10 1990-07-05 半導体装置 Pending JPH03129738A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-177439 1989-07-10
JP17743989 1989-07-10

Publications (1)

Publication Number Publication Date
JPH03129738A true JPH03129738A (ja) 1991-06-03

Family

ID=16030966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2178132A Pending JPH03129738A (ja) 1989-07-10 1990-07-05 半導体装置

Country Status (3)

Country Link
US (1) US5117280A (ja)
EP (1) EP0407933A3 (ja)
JP (1) JPH03129738A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763936A (en) * 1995-04-27 1998-06-09 Yamaha Corporation Semiconductor chip capable of supressing cracks in insulating layer

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
JP3238395B2 (ja) * 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
KR960007643B1 (en) * 1991-02-07 1996-06-07 Nippon Electric Co Semiconductor device sealed by resin
US5391920A (en) * 1991-07-09 1995-02-21 Yamaha Corporation Semiconductor device having peripheral metal wiring
JP2988075B2 (ja) * 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
JPH05175191A (ja) * 1991-10-22 1993-07-13 Mitsubishi Electric Corp 積層導電配線
JPH06125013A (ja) * 1992-03-14 1994-05-06 Toshiba Corp 半導体装置及びその製造方法
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5521420A (en) * 1992-05-27 1996-05-28 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
JPH10508430A (ja) * 1994-06-09 1998-08-18 チップスケール・インコーポレーテッド 抵抗器の製造
US5572067A (en) * 1994-10-06 1996-11-05 Altera Corporation Sacrificial corner structures
DE19907127C1 (de) * 1999-02-19 2000-08-10 Siemens Ag Integrierte Halbleiterschaltungsanordnung mit stabilisierten Leiterbahnen
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
JP2003045876A (ja) * 2001-08-01 2003-02-14 Seiko Epson Corp 半導体装置
US6833323B2 (en) * 2003-01-29 2004-12-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置
ITUB20160251A1 (it) * 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per ridurre gli stress termo-meccanici in dispositivi a semiconduttore e corrispondente dispositivo
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010645A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 樹脂封止型半導体装置
JPS6153745A (ja) * 1984-08-24 1986-03-17 Fujitsu Ltd アルミニウム多層配線

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
JPS61194747A (ja) * 1985-02-22 1986-08-29 Mitsubishi Electric Corp 樹脂封止型半導体集積回路装置
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS6450443A (en) * 1987-08-20 1989-02-27 Toshiba Corp Semiconductor device
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010645A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 樹脂封止型半導体装置
JPS6153745A (ja) * 1984-08-24 1986-03-17 Fujitsu Ltd アルミニウム多層配線

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763936A (en) * 1995-04-27 1998-06-09 Yamaha Corporation Semiconductor chip capable of supressing cracks in insulating layer
US5885857A (en) * 1995-04-27 1999-03-23 Yamaha Corporation Semiconductor chip capable of suppressing cracks in the insulating layer

Also Published As

Publication number Publication date
US5117280A (en) 1992-05-26
EP0407933A3 (en) 1991-07-31
EP0407933A2 (en) 1991-01-16

Similar Documents

Publication Publication Date Title
JPH03129738A (ja) 半導体装置
JP3287346B2 (ja) 半導体装置
CN106024744A (zh) 半导体器件
JPH02184054A (ja) ハイブリッド型樹脂封止半導体装置
US5923048A (en) Semiconductor integrated circuit device with test element
JPS58154254A (ja) 半導体装置
JPS61194747A (ja) 樹脂封止型半導体集積回路装置
JP2001094046A (ja) 半導体装置
EP0405501B1 (en) Semiconductor device
JP2001284394A (ja) 半導体素子
JPH0511660B2 (ja)
JP3147157B2 (ja) 半導体素子を含む電子回路装置
KR100752884B1 (ko) 칩·온·칩 구조의 반도체장치
JPS615561A (ja) 半導体装置
JP3206035B2 (ja) 樹脂封止型半導体装置
KR20090072010A (ko) 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법
JP2007042702A (ja) 半導体装置
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
KR20030032465A (ko) 플립 칩 패드 및 그 제조방법
JP2641998B2 (ja) 半導体装置
JPH0511661B2 (ja)
JP2622988B2 (ja) 半導体装置
JPS6298633A (ja) 半導体装置
JPS6381938A (ja) 半導体装置
JPH05251496A (ja) 半導体素子