JPS6153745A - アルミニウム多層配線 - Google Patents
アルミニウム多層配線Info
- Publication number
- JPS6153745A JPS6153745A JP59175064A JP17506484A JPS6153745A JP S6153745 A JPS6153745 A JP S6153745A JP 59175064 A JP59175064 A JP 59175064A JP 17506484 A JP17506484 A JP 17506484A JP S6153745 A JPS6153745 A JP S6153745A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- wiring
- length
- contact
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置、より詳しく述べるならば半導体
装置での多層配恕溝造に関するものでちるＯ ＩＣ，ＬＳＩなどの集積回路である半導体装置において
は、多数の能動素子（トランジスタ、ダイオード）およ
び受動素子（抵抗、キャパシタ）がシリコン基板内に形
成され、これら素子を通常アルミニウム配線で所定回路
に接続している０そして、配線全多層構造にすることに
よって、半導体装置の集積度向上、チップサイズの縮小
、素子および配線の設計自由度の増加などが図られてい
る０従来の技術 一般的なアルミニウム多層配線は第２図に示すような溝
造となっており、基本的には第１層目のアルミニウム配
線ＩＡ、ＩＢと第２層目のアルミニウム配線２とを有し
、これらの間に層間絶縁膜３がある。第１層目アルミニ
ウム配線ＩＡＳ ＩＢは、半導体基板（すなわち、シリ
コン基板）４上に形成された絶縁膜（例えば、Ｓｉｎ、
膜）５のコンタクトホールを介して該基板と接触してい
る。
装置での多層配恕溝造に関するものでちるＯ ＩＣ，ＬＳＩなどの集積回路である半導体装置において
は、多数の能動素子（トランジスタ、ダイオード）およ
び受動素子（抵抗、キャパシタ）がシリコン基板内に形
成され、これら素子を通常アルミニウム配線で所定回路
に接続している０そして、配線全多層構造にすることに
よって、半導体装置の集積度向上、チップサイズの縮小
、素子および配線の設計自由度の増加などが図られてい
る０従来の技術 一般的なアルミニウム多層配線は第２図に示すような溝
造となっており、基本的には第１層目のアルミニウム配
線ＩＡ、ＩＢと第２層目のアルミニウム配線２とを有し
、これらの間に層間絶縁膜３がある。第１層目アルミニ
ウム配線ＩＡＳ ＩＢは、半導体基板（すなわち、シリ
コン基板）４上に形成された絶縁膜（例えば、Ｓｉｎ、
膜）５のコンタクトホールを介して該基板と接触してい
る。
この場会には％第２層目アルミニウム配線２が層間絶縁
膜３に形成されたコンタクトホールを介してｉｌ／ｉ目
アルミニウム配線ＩＡとＩＢとを接続している。そして
、全体ｋｆｆｌうパノシベーション膜６（てよって保設
されている。なお、本明細書中ではアルミニウムという
のは、純アルミニウムのみならずアルミニウムーシリコ
ン（ＡＬ−Ｓｉ）、アルミニウムー銅（ＡＬ−Ｃｕ）な
どのアルミニウム合金ｔも含んでいる。
膜３に形成されたコンタクトホールを介してｉｌ／ｉ目
アルミニウム配線ＩＡとＩＢとを接続している。そして
、全体ｋｆｆｌうパノシベーション膜６（てよって保設
されている。なお、本明細書中ではアルミニウムという
のは、純アルミニウムのみならずアルミニウムーシリコ
ン（ＡＬ−Ｓｉ）、アルミニウムー銅（ＡＬ−Ｃｕ）な
どのアルミニウム合金ｔも含んでいる。
発明が解決しようとする問題点
上述したようなアルミニウム多層配線において、第２層
目アルミニウム２ａ２が１００μｍよりも長い長さとな
っている場合に、後工程での熱処理（例えば、パッケー
ジングの封止時）などによってアルミニウムの体績変１
ヒやストレス発生を招き、このアルミニウム配線にカケ
（陥没）、クラックが生じ、場合によっては断線となる
。これら欠陥の生じたときには、通電中にエレクトロマ
イグレーションが進行してデバイスの寿命が短かくなる
。
目アルミニウム２ａ２が１００μｍよりも長い長さとな
っている場合に、後工程での熱処理（例えば、パッケー
ジングの封止時）などによってアルミニウムの体績変１
ヒやストレス発生を招き、このアルミニウム配線にカケ
（陥没）、クラックが生じ、場合によっては断線となる
。これら欠陥の生じたときには、通電中にエレクトロマ
イグレーションが進行してデバイスの寿命が短かくなる
。
間源点を解決するンｔめの手段
本発明は、上述した問題点を解消したアルミニウム多層
配蔵溝造を提供するものでちって、層間絶は膜上に形成
するアルミニウム配線がその下側又は上側の別のアルミ
ニウム配線とコンタクトホールｒ介して接続するまでそ
の長さが２００μｍ以上でおるときに、その配線の途中
で配ａ ｋ ２００ ／１ｍ以内の長さに分＠する位置
にて層間絶縁膜にコンタクトホールが形成されかつこの
コンタクトホール内に表出するどこともつながっていな
いアルミニウム部分が形成されていることを特徴とする
アルミニウム多層配線によりて問題点が解決される０作
用 このようにどこともつながっていないアルミニウム部分
を設けておぎ、配線長さが２００μｍ以内の位置にて配
線がこのアルミニウム部分と接触することになって、こ
こからアルミニウムが配線へ供給されることになりでア
ルミニウム配線でのカケやクラックが防止され、また、
エレクトロマイグーシコンの進行が抑えられるのでらる
０実施例 以下、添付図面ｆｃ参照して本発明の好ましい実施態様
列によって本発明をより詳しく説明する０第１図に本発
明に係る構造のアルミニウム多層配線上＊す０なお、第
１図中のび照番号ＩＡ、ＩＢ。
配蔵溝造を提供するものでちって、層間絶は膜上に形成
するアルミニウム配線がその下側又は上側の別のアルミ
ニウム配線とコンタクトホールｒ介して接続するまでそ
の長さが２００μｍ以上でおるときに、その配線の途中
で配ａ ｋ ２００ ／１ｍ以内の長さに分＠する位置
にて層間絶縁膜にコンタクトホールが形成されかつこの
コンタクトホール内に表出するどこともつながっていな
いアルミニウム部分が形成されていることを特徴とする
アルミニウム多層配線によりて問題点が解決される０作
用 このようにどこともつながっていないアルミニウム部分
を設けておぎ、配線長さが２００μｍ以内の位置にて配
線がこのアルミニウム部分と接触することになって、こ
こからアルミニウムが配線へ供給されることになりでア
ルミニウム配線でのカケやクラックが防止され、また、
エレクトロマイグーシコンの進行が抑えられるのでらる
０実施例 以下、添付図面ｆｃ参照して本発明の好ましい実施態様
列によって本発明をより詳しく説明する０第１図に本発
明に係る構造のアルミニウム多層配線上＊す０なお、第
１図中のび照番号ＩＡ、ＩＢ。
２〜６ｆｌｉ２図中の対応同一番号によって示された部
材と同一のものを示している。本発明のアルミニウム多
層配線では第２層目アルミニウム配線２がその途中で接
触するアルミニウム部分８が設けられている。このアル
ミニウム部分８は、絶縁膜５上に第１／Ｉ目アルミニウ
ム配線ＩＡ、１Ｂと同時に形成されて電気的にどことも
つながっておらず、一方、層間絶縁膜３に設けたコンタ
クトホール子弁【、て第２層目アルミニウム２とはつな
がっている。そして、アルミニウム部分８の位置が本発
明にしたがって第１図に示したように第１層目アルミニ
ウム配線ＩＡ、１Ｂと第２層目アルミニウム配線２との
コンタクト位置から１００〜２００μｍのところに設定
される。なお、第２層目アルミニウム配線２の長さが４
００〜６００μｍとなるならば、アルミニウム部分８を
２ケ所設け、６００〜８００μｍとなるならば３ケ所設
けることになる。
材と同一のものを示している。本発明のアルミニウム多
層配線では第２層目アルミニウム配線２がその途中で接
触するアルミニウム部分８が設けられている。このアル
ミニウム部分８は、絶縁膜５上に第１／Ｉ目アルミニウ
ム配線ＩＡ、１Ｂと同時に形成されて電気的にどことも
つながっておらず、一方、層間絶縁膜３に設けたコンタ
クトホール子弁【、て第２層目アルミニウム２とはつな
がっている。そして、アルミニウム部分８の位置が本発
明にしたがって第１図に示したように第１層目アルミニ
ウム配線ＩＡ、１Ｂと第２層目アルミニウム配線２との
コンタクト位置から１００〜２００μｍのところに設定
される。なお、第２層目アルミニウム配線２の長さが４
００〜６００μｍとなるならば、アルミニウム部分８を
２ケ所設け、６００〜８００μｍとなるならば３ケ所設
けることになる。
本発明に係るアルミニウム多層配線が次のように形成さ
れる。
れる。
半導体基板１に所定の不純物導入領域（図示せず）ｆｒ
、形成し、それら領域が絶縁膜５のコンタクト窓内に表
出するようにする。次に、アルミニウム金蒸着又はスパ
ッタリングにて全面に被シコさせ。
、形成し、それら領域が絶縁膜５のコンタクト窓内に表
出するようにする。次に、アルミニウム金蒸着又はスパ
ッタリングにて全面に被シコさせ。
ホトエツチング法で所定パターンの第１層ロアルミニウ
ム配線ＩＡ、ＩＢとする。このときに、所定パターンに
アルミニウム部分８のためのノくターンを形成しておき
、第１図に示すようにどことも接続していないアルミニ
ウム部分８衾上述した規定位置に形成する０そして、第
１層目配置１Ａ。
ム配線ＩＡ、ＩＢとする。このときに、所定パターンに
アルミニウム部分８のためのノくターンを形成しておき
、第１図に示すようにどことも接続していないアルミニ
ウム部分８衾上述した規定位置に形成する０そして、第
１層目配置１Ａ。
ＩＢ、アルミニウム部分８および絶較膜５上の全面にＰ
Ｓ Ｇ ＋ Ｓ ＩＯ□などの層間絶縁膜３を形成
する。ホトエツチング法によつて層間絶縁膜３を選択的
にエツチングしてコンタクトホールを形成し、第１層目
配置１Ａ、ＩＢおよびアルミニウム部分８の一部？表出
させる０次に、アルミニウムを蒸着又はスパッタリング
にて全面に、被着させ、ホトエツチング法で所定パター
ンの第２層目アルミニウム配線２とする。このようにし
て、第１層目口配線ＩＡとＩＢとがｉ ２ ）ｆ５目配
線２によって接続され、第２ Ｅ：ｉ目配線２はその途
中でアルミニウム部分８と接触している。最後に、公知
のパソシベーシシン膜Ｃ５が全面に形成されて半導［本
また置で保護することになる○ 発明の効釆 上述したように本発明に係る半椙−木装訟のアルミニウ
ム多層配線において、配線長さが２００μ風以上の揚台
にその配線の途中で別のアルミニウム部分と接触させる
ならば、その配線に欠陥が生じることが防止でき、ひい
ては半導体装置の寿命を延ばすことができる。
Ｓ Ｇ ＋ Ｓ ＩＯ□などの層間絶縁膜３を形成
する。ホトエツチング法によつて層間絶縁膜３を選択的
にエツチングしてコンタクトホールを形成し、第１層目
配置１Ａ、ＩＢおよびアルミニウム部分８の一部？表出
させる０次に、アルミニウムを蒸着又はスパッタリング
にて全面に、被着させ、ホトエツチング法で所定パター
ンの第２層目アルミニウム配線２とする。このようにし
て、第１層目口配線ＩＡとＩＢとがｉ ２ ）ｆ５目配
線２によって接続され、第２ Ｅ：ｉ目配線２はその途
中でアルミニウム部分８と接触している。最後に、公知
のパソシベーシシン膜Ｃ５が全面に形成されて半導［本
また置で保護することになる○ 発明の効釆 上述したように本発明に係る半椙−木装訟のアルミニウ
ム多層配線において、配線長さが２００μ風以上の揚台
にその配線の途中で別のアルミニウム部分と接触させる
ならば、その配線に欠陥が生じることが防止でき、ひい
ては半導体装置の寿命を延ばすことができる。
４、図面Ｏ１１’ｉｉ単すｉｄｌ 間
第１図は本発明に係る半導体装はのアルミニウム多層配
線の概略断面図でおり。
線の概略断面図でおり。
第２図は従来のアルミニウム多層配線の概略図でらる○
ＬＡ、ＩＢ・・・・・・第１層目アルミニウム配線、２
・・・・・・第２層目アルミニウム配線、３・・・・・
・層間絶縁膜・ ・ｔ・・・・・・半尋体晶板、 ５・・・・・・絶縁膜、 ６・・・・・・バッジベージ３ン模、 ８・・・・・・アルミニウム部分。
・・・・・・第２層目アルミニウム配線、３・・・・・
・層間絶縁膜・ ・ｔ・・・・・・半尋体晶板、 ５・・・・・・絶縁膜、 ６・・・・・・バッジベージ３ン模、 ８・・・・・・アルミニウム部分。
Claims (1)
- １、半導体装置でのアルミニウム多層配線において、層
間絶縁膜上に形成するアルミニウム配線がその下側又は
上側の別のアルミニウム配線とコンタクトホールを介し
て接続するまでのその配線長さが２００μｍ以上である
ときに、前記配線の途中で配線を２００μｍ以内の長さ
に分割する位置にて前記層間絶縁膜にコンタクトホール
が形成されかつこのコンタクトホール円に表出するどこ
ともつながっていないアルミニウム部分が形成されてい
ることを特徴とするアルミニウム多層配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175064A JPS6153745A (ja) | 1984-08-24 | 1984-08-24 | アルミニウム多層配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175064A JPS6153745A (ja) | 1984-08-24 | 1984-08-24 | アルミニウム多層配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6153745A true JPS6153745A (ja) | 1986-03-17 |
Family
ID=15989597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59175064A Pending JPS6153745A (ja) | 1984-08-24 | 1984-08-24 | アルミニウム多層配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6153745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129738A (ja) * | 1989-07-10 | 1991-06-03 | Nec Corp | 半導体装置 |
-
1984
- 1984-08-24 JP JP59175064A patent/JPS6153745A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129738A (ja) * | 1989-07-10 | 1991-06-03 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
| JPH05218021A (ja) | 半導体装置 | |
| JP3106493B2 (ja) | 半導体装置 | |
| JP3206243B2 (ja) | ボンディングパッド及びその形成方法 | |
| JPS6153745A (ja) | アルミニウム多層配線 | |
| US6285070B1 (en) | Method of forming semiconductor die with integral decoupling capacitor | |
| JP2555924B2 (ja) | 半導体装置 | |
| JP2599349B2 (ja) | 半導体装置 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JP2001035993A (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2630845B2 (ja) | 半導体集積回路 | |
| JP2001007113A (ja) | 半導体装置 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JPH05183007A (ja) | 半導体基板等のパッド構造 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JPH05267392A (ja) | 多層配線基板 | |
| JP2947800B2 (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH07153756A (ja) | 半導体集積回路装置 |