JP3413653B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3413653B2 JP3413653B2 JP08628592A JP8628592A JP3413653B2 JP 3413653 B2 JP3413653 B2 JP 3413653B2 JP 08628592 A JP08628592 A JP 08628592A JP 8628592 A JP8628592 A JP 8628592A JP 3413653 B2 JP3413653 B2 JP 3413653B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- semiconductor device
- metal wiring
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数層の金属配線層を
有する半導体装置に関するものである。 【０００２】 【従来の技術】半導体装置では、高集積化、高速化のた
めに、複数層の金属配線層を用いる場合が多い。図２
は、２層のＡｌ配線層を有する半導体装置の一従来例が
製作されている半導体ウェハ１１のうちで、チップの内
部領域１２とスクライブ領域１３との間にある境界領域
１４及びその近傍を示している。 【０００３】この一従来例では、半導体ウェハ１１のう
ちで内部領域１２の素子分離領域に、選択酸化法でフィ
ールド酸化膜１５が形成されている。内部領域１２の図
外の部分における半導体ウェハ１１上には、ポリサイド
膜や多結晶Ｓｉ膜等で何層かの配線層が形成されてお
り、ＡｓＳＧ膜等である層間絶縁膜１６がこれらの配線
層を覆っている。 【０００４】層間絶縁膜１６は、その周縁部１６ａが境
界領域１４中に位置する様にパターニングされている。
層間絶縁膜１６上には、内部領域１２の図外の部分で、
第１層目のＡｌ配線層が形成されている。そして、この
第１層目のＡｌ配線層と同一層のＡｌ層１７が、層間絶
縁膜１６の周縁部１６ａにおける段差部を覆う様にパタ
ーニングされている。 【０００５】第１層目のＡｌ配線層やＡｌ層１７は層間
絶縁膜２１に覆われており、この層間絶縁膜２１もその
周縁部２１ａが境界領域１４中に位置する様にパターニ
ングされている。層間絶縁膜２１上には、内部領域１２
の図外の部分で、第２層目のＡｌ配線層が形成されてい
る。そして、この第２層目のＡｌ配線層と同一層のＡｌ
層２２が、内部領域１２の周縁に沿う様にパターニング
されている。 【０００６】第２層目のＡｌ配線層やＡｌ層２２はオー
バコート膜２３に覆われている。このオーバコート膜２
３は、ボンディングパッド（図示せず）を露出させるた
めのエッチングと同時に、スクライブ領域１３上の部分
を除去するためにエッチングされている。従って、オー
バコート膜２３の周縁が、スクライブ領域１３と境界領
域１４との境界になっている。 【０００７】この様な一従来例では、Ａｌ層１７のうち
で半導体ウェハ１１と直接に接触している部分が、半導
体ウェハ１１と化合して合金化することによって、チッ
プ外から内部領域１２へ水素が侵入するのを阻止してい
る。このため、水素の侵入によってトランジスタの特性
や抵抗素子の抵抗値等が変動するのが防止されている。
また、Ａｌ層２２は、スクライブ時にチップにクラック
が発生するのを防止している。 【０００８】 【発明が解決しようとする課題】ところで、Ａｌ配線層
のパターニングに際して等方性エッチングを行うと、Ａ
ｌ配線層の線幅を狭くして半導体装置を微細化すること
ができない。このため、異方性エッチングを行うのが通
常である。 【０００９】しかし、第２層目のＡｌ配線層を異方性エ
ッチングした場合に、この第２層目のＡｌ配線層からパ
ターニングされるＡｌ層２２が一従来例の様に配置され
ていると、第２図に示す様に、層間絶縁膜２１の周縁部
２１ａにおける段差部に、第２層目のＡｌ配線層のスト
リンガ２４が側壁状に残り易い。 【００１０】そして、第２層目のＡｌ配線層をパターニ
ングするために使用したレジスト（図示せず）の剥離
や、シンタのための前処理及び熱処理や、ボンディング
パッド（図示せず）を露出させる際のサイドエッチング
等の後工程によって、ストリンガ２４が剥離したり、剥
離したストリンガ２４が半導体ウェハ１１上に飛散した
りすることがある。従って、図２に示した一従来例の半
導体装置では、製造歩留りや信頼性が必ずしも高くな
い。 【００１１】 【課題を解決するための手段】本発明による半導体装置
は、最上層の金属配線層２２とその直下の層の金属配線
層１７とがそれらの夫々の直下の層間絶縁膜２１、１６
のうちでスクライブ領域１３に臨んでいる周縁部２１
ａ、１６ａの段差部を覆うと共に半導体ウェハ１１に接
触しこの半導体ウェハ１１と化合して合金化している。 【００１２】 【作用】本発明による半導体装置では、最上層の金属配
線層２２とその直下の層の金属配線層１７とがそれらの
夫々の直下の層間絶縁膜２１、１６の周縁部２１ａ、１
６ａにおける段差部そのものを覆っているので、これら
の金属配線層２２、１７を異方性エッチングでパターニ
ングしても、層間絶縁膜２１、１６の周縁部２１ａ、１
６ａにおける段差部に、これらの金属配線層２２、１７
のストリンガ２４が側壁状に残ることがない。しかも、
これらの金属配線層２２、１７が半導体ウェハ１１に接
触しこの半導体ウェハ１１と化合して合金化しているの
で、チップ外からチップの内部領域への水素の侵入が二
段階で阻止されている。 【００１３】 【実施例】以下、２層のＡｌ配線層を有する半導体装置
に適用した本発明の一実施例を、図１を参照しながら説
明する。なお、図２に示した一従来例と対応する構成部
分には、同一の符号を付してある。 【００１４】本実施例は、第２層目のＡｌ配線層からパ
ターニングされたＡｌ層２２が、層間絶縁膜２１の周縁
部２１ａにおける段差部を覆う様に配置されていること
を除いて、図２に示した一従来例と実質的に同様の構成
を有している。 【００１５】本実施例では、Ａｌ層２２にも半導体ウェ
ハ１１と直接に接触している部分があるので、この部分
もＡｌ層１７と同様に、半導体ウェハ１１と化合して合
金化することによって、チップ外から内部領域１２へ水
素が侵入するのを阻止している。また、Ａｌ層２２は、
スクライブ時にチップにクラックが発生するのを防止す
る機能をも有している。 【００１６】この様な本実施例では、Ａｌ層２２が層間
絶縁膜２１の周縁部２１ａにおける段差部そのものを覆
っているので、Ａｌ層２２やその他のＡｌ配線層（図示
せず）をパターニングするために第２層目のＡｌ配線層
を異方性エッチングしても、層間絶縁膜２１の周縁部２
１ａにおける段差部に、第２層目のＡｌ配線層のストリ
ンガ２４が側壁状に残ることがない。 【００１７】従って、その後の工程によって、ストリン
ガ２４が剥離したり、剥離したストリンガ２４が半導体
ウェハ１１上に飛散したりすることがなく、本実施例の
半導体装置では、製造歩留りや信頼性が高い。 【００１８】 【発明の効果】本発明による半導体装置では、最上層及
びその直下の層の金属配線層のストリンガが側壁状に残
ることがないので、このストリンガが剥離したり、剥離
したストリンガが飛散したりすることもない。しかも、
チップ外からチップの内部領域への水素の侵入が二段階
で阻止されているので、トランジスタの特性や抵抗素子
の抵抗値等の変動が防止されている。従って、半導体装
置の製造歩留りや信頼性が高い。
有する半導体装置に関するものである。 【０００２】 【従来の技術】半導体装置では、高集積化、高速化のた
めに、複数層の金属配線層を用いる場合が多い。図２
は、２層のＡｌ配線層を有する半導体装置の一従来例が
製作されている半導体ウェハ１１のうちで、チップの内
部領域１２とスクライブ領域１３との間にある境界領域
１４及びその近傍を示している。 【０００３】この一従来例では、半導体ウェハ１１のう
ちで内部領域１２の素子分離領域に、選択酸化法でフィ
ールド酸化膜１５が形成されている。内部領域１２の図
外の部分における半導体ウェハ１１上には、ポリサイド
膜や多結晶Ｓｉ膜等で何層かの配線層が形成されてお
り、ＡｓＳＧ膜等である層間絶縁膜１６がこれらの配線
層を覆っている。 【０００４】層間絶縁膜１６は、その周縁部１６ａが境
界領域１４中に位置する様にパターニングされている。
層間絶縁膜１６上には、内部領域１２の図外の部分で、
第１層目のＡｌ配線層が形成されている。そして、この
第１層目のＡｌ配線層と同一層のＡｌ層１７が、層間絶
縁膜１６の周縁部１６ａにおける段差部を覆う様にパタ
ーニングされている。 【０００５】第１層目のＡｌ配線層やＡｌ層１７は層間
絶縁膜２１に覆われており、この層間絶縁膜２１もその
周縁部２１ａが境界領域１４中に位置する様にパターニ
ングされている。層間絶縁膜２１上には、内部領域１２
の図外の部分で、第２層目のＡｌ配線層が形成されてい
る。そして、この第２層目のＡｌ配線層と同一層のＡｌ
層２２が、内部領域１２の周縁に沿う様にパターニング
されている。 【０００６】第２層目のＡｌ配線層やＡｌ層２２はオー
バコート膜２３に覆われている。このオーバコート膜２
３は、ボンディングパッド（図示せず）を露出させるた
めのエッチングと同時に、スクライブ領域１３上の部分
を除去するためにエッチングされている。従って、オー
バコート膜２３の周縁が、スクライブ領域１３と境界領
域１４との境界になっている。 【０００７】この様な一従来例では、Ａｌ層１７のうち
で半導体ウェハ１１と直接に接触している部分が、半導
体ウェハ１１と化合して合金化することによって、チッ
プ外から内部領域１２へ水素が侵入するのを阻止してい
る。このため、水素の侵入によってトランジスタの特性
や抵抗素子の抵抗値等が変動するのが防止されている。
また、Ａｌ層２２は、スクライブ時にチップにクラック
が発生するのを防止している。 【０００８】 【発明が解決しようとする課題】ところで、Ａｌ配線層
のパターニングに際して等方性エッチングを行うと、Ａ
ｌ配線層の線幅を狭くして半導体装置を微細化すること
ができない。このため、異方性エッチングを行うのが通
常である。 【０００９】しかし、第２層目のＡｌ配線層を異方性エ
ッチングした場合に、この第２層目のＡｌ配線層からパ
ターニングされるＡｌ層２２が一従来例の様に配置され
ていると、第２図に示す様に、層間絶縁膜２１の周縁部
２１ａにおける段差部に、第２層目のＡｌ配線層のスト
リンガ２４が側壁状に残り易い。 【００１０】そして、第２層目のＡｌ配線層をパターニ
ングするために使用したレジスト（図示せず）の剥離
や、シンタのための前処理及び熱処理や、ボンディング
パッド（図示せず）を露出させる際のサイドエッチング
等の後工程によって、ストリンガ２４が剥離したり、剥
離したストリンガ２４が半導体ウェハ１１上に飛散した
りすることがある。従って、図２に示した一従来例の半
導体装置では、製造歩留りや信頼性が必ずしも高くな
い。 【００１１】 【課題を解決するための手段】本発明による半導体装置
は、最上層の金属配線層２２とその直下の層の金属配線
層１７とがそれらの夫々の直下の層間絶縁膜２１、１６
のうちでスクライブ領域１３に臨んでいる周縁部２１
ａ、１６ａの段差部を覆うと共に半導体ウェハ１１に接
触しこの半導体ウェハ１１と化合して合金化している。 【００１２】 【作用】本発明による半導体装置では、最上層の金属配
線層２２とその直下の層の金属配線層１７とがそれらの
夫々の直下の層間絶縁膜２１、１６の周縁部２１ａ、１
６ａにおける段差部そのものを覆っているので、これら
の金属配線層２２、１７を異方性エッチングでパターニ
ングしても、層間絶縁膜２１、１６の周縁部２１ａ、１
６ａにおける段差部に、これらの金属配線層２２、１７
のストリンガ２４が側壁状に残ることがない。しかも、
これらの金属配線層２２、１７が半導体ウェハ１１に接
触しこの半導体ウェハ１１と化合して合金化しているの
で、チップ外からチップの内部領域への水素の侵入が二
段階で阻止されている。 【００１３】 【実施例】以下、２層のＡｌ配線層を有する半導体装置
に適用した本発明の一実施例を、図１を参照しながら説
明する。なお、図２に示した一従来例と対応する構成部
分には、同一の符号を付してある。 【００１４】本実施例は、第２層目のＡｌ配線層からパ
ターニングされたＡｌ層２２が、層間絶縁膜２１の周縁
部２１ａにおける段差部を覆う様に配置されていること
を除いて、図２に示した一従来例と実質的に同様の構成
を有している。 【００１５】本実施例では、Ａｌ層２２にも半導体ウェ
ハ１１と直接に接触している部分があるので、この部分
もＡｌ層１７と同様に、半導体ウェハ１１と化合して合
金化することによって、チップ外から内部領域１２へ水
素が侵入するのを阻止している。また、Ａｌ層２２は、
スクライブ時にチップにクラックが発生するのを防止す
る機能をも有している。 【００１６】この様な本実施例では、Ａｌ層２２が層間
絶縁膜２１の周縁部２１ａにおける段差部そのものを覆
っているので、Ａｌ層２２やその他のＡｌ配線層（図示
せず）をパターニングするために第２層目のＡｌ配線層
を異方性エッチングしても、層間絶縁膜２１の周縁部２
１ａにおける段差部に、第２層目のＡｌ配線層のストリ
ンガ２４が側壁状に残ることがない。 【００１７】従って、その後の工程によって、ストリン
ガ２４が剥離したり、剥離したストリンガ２４が半導体
ウェハ１１上に飛散したりすることがなく、本実施例の
半導体装置では、製造歩留りや信頼性が高い。 【００１８】 【発明の効果】本発明による半導体装置では、最上層及
びその直下の層の金属配線層のストリンガが側壁状に残
ることがないので、このストリンガが剥離したり、剥離
したストリンガが飛散したりすることもない。しかも、
チップ外からチップの内部領域への水素の侵入が二段階
で阻止されているので、トランジスタの特性や抵抗素子
の抵抗値等の変動が防止されている。従って、半導体装
置の製造歩留りや信頼性が高い。
【図面の簡単な説明】
【図１】本発明の一実施例の側断面図である。
【図２】本発明の一従来例の側断面図である。
【符号の説明】
１３ スクライブ領域
１７ Ａｌ層
２１ 層間絶縁膜
２１ａ 周縁部
２２ Ａｌ層
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 複数層の金属配線層を有する半導体装置
において、 最上層の前記金属配線層とその直下の層の前記金属配線
層とがそれらの夫々の直下の層間絶縁膜のうちでスクラ
イブ領域に臨んでいる周縁部の段差部を覆うと共に半導
体ウェハに接触しこの半導体ウェハと化合して合金化し
ている半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08628592A JP3413653B2 (ja) | 1992-03-10 | 1992-03-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08628592A JP3413653B2 (ja) | 1992-03-10 | 1992-03-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259165A JPH05259165A (ja) | 1993-10-08 |
| JP3413653B2 true JP3413653B2 (ja) | 2003-06-03 |
Family
ID=13882565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08628592A Expired - Fee Related JP3413653B2 (ja) | 1992-03-10 | 1992-03-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3413653B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755131B2 (ja) * | 1993-10-27 | 1998-05-20 | 日本電気株式会社 | 半導体装置 |
| US5861660A (en) * | 1995-08-21 | 1999-01-19 | Stmicroelectronics, Inc. | Integrated-circuit die suitable for wafer-level testing and method for forming the same |
-
1992
- 1992-03-10 JP JP08628592A patent/JP3413653B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259165A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128745A (en) | Semiconductor device with thin film resistor | |
| US4870033A (en) | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device | |
| JPH0574958A (ja) | 半導体装置およびその製造方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
| JP3064476B2 (ja) | 半導体装置 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JPS6367751A (ja) | 半導体装置 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPS59144123A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JP4333046B2 (ja) | メンブレン構造体を備えた半導体素子の製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPS6133257B2 (ja) | ||
| JPS61148878A (ja) | 電子装置の製造法 | |
| JPS61203653A (ja) | 配線の接続方法 | |
| JPH1174270A (ja) | 半導体装置とその製造方法 | |
| JPH0565055B2 (ja) | ||
| JPS6347147B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |