JPH08124877A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH08124877A
JPH08124877A JP25841794A JP25841794A JPH08124877A JP H08124877 A JPH08124877 A JP H08124877A JP 25841794 A JP25841794 A JP 25841794A JP 25841794 A JP25841794 A JP 25841794A JP H08124877 A JPH08124877 A JP H08124877A
Authority
JP
Japan
Prior art keywords
aluminum
silicon
oxide film
contact hole
aluminum layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25841794A
Other languages
English (en)
Inventor
Keiji Mita
恵司 三田
Katsuya Okabe
克也 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP25841794A priority Critical patent/JPH08124877A/ja
Publication of JPH08124877A publication Critical patent/JPH08124877A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 シリコンノジュールとして供給されるシリコ
ンの総量を制限することによりコンタクト抵抗の増大が
ない半導体集積回路の製造方法を提供する。 【構成】 表面を被覆する絶縁膜7にコンタクトホール
8を形成する。全面にシリコンを含む第1のアルミ層1
3を堆積し、その表面に極く薄い自然酸化膜15(Al
2O3)を形成する。その上に第2のアルミ層14を形
成する。その後の熱履歴により自然酸化膜15はアルミ
と酸素との還元反応により消失する。消失するまでの期
間中、自然酸化膜15は第2のアルミ層14のシリコン
がコンタクトホール8部にシリコンノジュールとして供
給されることを阻止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、微細化コンタクトホー
ルにおいて、シリコンノジュールの発生を抑え、且つコ
ンタクト抵抗を下げることが出来る半導体集積回路の製
造方法に関する。
【0002】
【従来の技術】図4はバイポーラICの基本素子となる
NPNトランジスタを示す断面図である。基板1上のエ
ピタキシャル層2がP+分離領域3によって島状に分離
され、エピタキシャル層2の表面にP型ベース領域4、
N+型エミッタ領域5、コレクタコンタクト領域6を拡
散してNPNトランジスタとし、エピタキシャル層2表
面を被覆する酸化膜7にコンタクトホール8を開口して
アルミ電極9を配置したものである。このアルミ電極9
によって同一基板上に多数形成された素子が接続され、
様々な回路を実現することになる。尚、10はN+型の
埋め込み層である。
【0003】高集積、高密度のICには、アルミスパイ
クによるEB接合の短絡を防止する目的でアルミ電極9
の素材にアルミニウム・シリコンが用いられる。ところ
が、微細化に伴ってコンタクトホール8の小径化を押し
進めると、図5に示すようにアルミ電極9中のシリコン
がシリコンノジュール11としてコンタクトホール8周
辺に析出し、コンタクトホールを塞ぐためにコンタクト
抵抗を増大させる現象が問題となる。
【0004】そこで、図6に示すようにアルミ電極の間
にバリアメタル層11を挟み、第2のアルミ層14に対
して第1のアルミ層13の膜厚を小とし、コンタクトホ
ール8に供給されるシリコンの総量を減少させることに
より前記シリコンノジュールの発生を抑制するという技
術が特開昭59ー175763号公報に記載されてい
る。
【0005】
【発明が解決しようとする課題】しかしながら、バリア
メタルとして用いるTi、W等の材料は、アルミと同等
の加工方法では加工できないため、パターニングに際し
て製造工程が複雑になるという欠点がある。
【0006】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、第1のアルミ層を形成した後、
第1のアルミ層表面に自然酸化膜を形成し、該自然酸化
膜の上に第2のアルミ層を形成する事により、製造工程
を簡素に出来る半導体集積回路の製造方法を提供するも
のである。
【0007】
【作用】本発明によれば、第1と第2の厚み層の間に形
成した自然酸化膜がアルミ中のシリコンの移動を抑制す
るので、同じ熱履歴を与えた場合に、コンタクトホール
に形成されるシリコンノジュールの量を抑制することが
出来る。
【0008】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図4の断面図において、代表として
コレクタコンタクト領域6周辺の断面図で説明する。先
ず図1Aに示すように、コレクタコンタクト領域6等の
各種の拡散領域を形成したエピタキシャル層2の表面を
被覆する酸化膜7にコンタクトホール8を形成する。
【0009】図1Bを参照して、全面に膜厚が1000
〜5000オングストロームの第1のアルミ層13をス
パッタ法により形成する。第1のアルミ層13は1重量
%のシリコンを含む。スパッタは真空チャンバ内に半導
体ウェハを設置した状態で行われる。図1Cを参照し
て、第1のアルミ層13の表面に膜厚が数10〜数10
0オングストロームの自然酸化膜15、即ちAl2O3
(アルミナ)膜を形成する。この工程は故意的に形成す
るものではなく、前記真空チャンバ内に設置された半導
体ウェハを一旦大気中にさらすことで形成する。第1の
アルミ層13上に形成された自然酸化膜15の膜厚は、
大気中にさらしている限りにおいてほぼ一定であり、外
的に何らかの処理を加えない限り膜厚が増大することは
ない。前記真空チャンバから取り出した直後の膜厚も、
室温の窒素雰囲気中で数十時間保管した後の膜厚もほぼ
一定である。よって大気中にさらす時間と温度を意識的
にコントロールする必要がないので、自然酸化膜15の
膜厚の制御は極めて容易である。
【0010】図2Aを参照して、前記半導体ウェハを再
度スパッタ装置の真空チャンバ内に設置して、全面に膜
厚が5000〜10000オングストロームの第2のア
ルミ層14をスパッタ法により形成する。材料は第1の
アルミ層13と同じくシリコンを1重量%含むアルミニ
ウムである。第1のアルミ層13の膜厚は第2のアルミ
層14の膜厚より小とする。
【0011】図2Bを参照して、第2のアルミ層14の
上にホトレジスト層を形成し、これを露光、現像し、そ
してドライまたはウェット手法により第1と第2のアル
ミ層13、14を同時にエッチングして電極配線を形成
する。自然酸化膜15は極薄いものであるため、このホ
トエッチングに支障をきたすものではない。通常のアル
ミ材料のホトエッチング条件でパターニングすることが
出来る。
【0012】図2Cを参照して、必要ならば第2層目、
第3層目の電極配線を形成し、ファイナルパッシベーシ
ョン膜の形成とボンディングパッド部分の開口を終えた
後、アルミのアロイ処理(約400℃、数十分間)を行
う。アロイ処理、およびその他の熱処理により、第1と
第2のアルミ層13、14中に含まれる溶解度以上のシ
リコンがアルミ中を移動して特にシリコン単結晶面が露
出するコンタクトホール8部に供給され、コンタクトホ
ール8部にシリコンノジュールが析出する。本発明は、
前記シリコンの移動の際に自然酸化膜15が移動を阻止
するような働きをするので、結局コンタクトホール8部
に供給されるシリコンの絶対量が第1のアルミ層13の
分だけとなるので、シリコンノジュールの発生も少な
い。従ってコンタクト抵抗の増大もない。
【0013】前記熱処理期間中においては、同時進行で
自然酸化膜15中に含まれる酸素の還元反応が進行す
る。つまり自然酸化膜15であるAl2O3の酸素が他
に大量に存在するアルミ材料の他のアルミ原子と結合す
るのである。換言すれば、自然酸化膜15中の酸素が第
1と第2のアルミ層13、14中に拡散すると称しても
良い。前記還元反応で残るのはアルミであるから、第1
と第2のアルミ層13、14と一体化する。そのため絶
縁体であるAl2O3膜は「膜」としては存在しなくな
るので、第1と第2のアルミ層13、14は一体化して
電極配線9となる。前記自然酸化膜15によって両者が
絶縁されてしまうということはない。
【0014】前記2つの反応が同時進行するということ
は、自然酸化膜15が消失した後は第2のアルミ層14
中のシリコンもシリコンノジュールの材料として供給さ
れるということである。しかし、シリコンノジュールの
発生を時間的に遅らせることが出来るので、同じ熱履歴
(熱処理の温度と時間の総量)を与えた場合、本発明の
方がその析出量が小さいことは明らかである。
【0015】以下に本発明の第2の実施例を説明する。
本願発明者は、前記シリコンノジュールの問題とは別
に、第1のアルミ層13を堆積した後に表面から逆スパ
ッタ処理を与えることによりコンタクトホール8の表面
に不可避的に形成されるシリコン酸化膜(自然酸化膜)
を突き破り、その後第2のアルミ層14を堆積すること
によってコンタクト抵抗を低減する手法を特開平6ー1
3338号に提案している。この手法は本発明と同じく
第1と第2のアルミ層13、14を用いるので、本発明
を実施することが出来る。
【0016】即ち、本発明の第2の実施例は、先ず図1
Aと図1Bに示す工程は同一である。次に、図3に示す
ように、第1のアルミ層13の表面からアルゴンなどの
不活性ガス中で逆スパッタ処理を行う。この処理でアル
ゴンイオンが第1のアルミ層13表面に衝突し、衝突し
たときのエネルギーによって第1のアルミ層13中の原
子が押し出され(ノックオン現象)、押し出された原子
がコンタクトホール8内に形成された極く薄いシリコン
酸化膜を突き破って破壊する。シリコン酸化膜が破壊さ
れることによって、拡散領域との良好なオーミックコン
タクトが得られる。
【0017】その後、特開平6ー13338号ではその
まま真空チャンバ内に移送して第2のアルミ層14の形
成を行うが、本実施例では半導体ウェハを真空チャンバ
の外に出して大気にさらし、図1Cに示すように第1の
アルミ層13の表面に自然酸化膜15を形成する。その
後は、図2A乃至図2Cに示した工程と同一である。
尚、第1のアルミ層13堆積後に自然酸化膜15を形成
し、その後に逆スパッタ処理を行っても良い。同等の効
果が得られる。
【0018】特開平6ー13338号の手法は、アルミ
原子を押し出すという目的から第1のアルミ層13の膜
厚は薄い方がよい。一方、本発明はシリコンノジュール
として供給されるシリコンの総量を制限するという目的
から第1のアルミ層13の膜厚は薄い方がよい。よって
本発明を適用するに当たり何の制約も発生しない。ま
た、コンタクトホール8の表面に形成される極く薄いシ
リコン酸化膜を破壊することによるコンタクト抵抗の低
減と、シリコンノジュールの発生を抑制することによる
コンタクト抵抗の低減との両方が得られるので本実施例
はコンタクト抵抗を一層低減することが出来るものであ
る。
【0019】尚、本実施例はバイポーラ型ICで説明し
たが、MOS型ICにも適用できることはいうまでもな
い。
【0020】
【発明の効果】以上に説明した通り、本発明によればシ
リコンノジュールの発生を抑制することが出来るので、
微細化したときのコンタクト抵抗の増大を防止できる利
点を有する。しかも処理中の半導体ウェハを大気中にさ
らすという極めて簡便な方法で実施できるものである。
第2の実施例によれば、コンタクトホール8の表面に形
成される極く薄いシリコン酸化膜を破壊することによる
コンタクト抵抗の低減と、シリコンノジュールの発生を
抑制することによるコンタクト抵抗の低減との両方が得
られるので、コンタクト抵抗を一層低減することが出来
るという利点を有するものである。しかも実施の容易さ
は何等失われないものである。
【図面の簡単な説明】
【図1】本発明を説明するための断面図である。
【図2】本発明を説明するための断面図である。
【図3】本発明の第2の実施例を説明するための断面図
である。
【図4】NPNトランジスタを示す断面図である。
【図5】従来例を説明するための断面図である。
【図6】従来例を説明するための断面図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体領域の表面を被覆する絶縁膜にコ
    ンタクトホールを形成する工程と、 前記コンタクトホール内に露出した半導体領域の表面を
    シリコンを含むアルミ材料で被覆する工程と、 前記第1の電極材料の表面に自然酸化膜を形成する工程
    と、 前記自然酸化膜の上にシリコンを含む第2のアルミ材料
    を形成する工程と、 前記第1と第2のアルミ材料をパターニングして電極配
    線を形成する工程と、を含み、 前記自然酸化膜は前記アルミとの還元反応により大部分
    が消滅することを特徴とする半導体集積回路の製造方
    法。
  2. 【請求項2】 半導体領域の表面を被覆する絶縁膜にコ
    ンタクトホールを形成する工程と、 前記コンタクトホール内に露出した半導体領域の表面を
    シリコンを含むアルミ材料で被覆する工程と、 前記第1のアルミ材料を付着した状態で逆スパッタ処理
    を行う工程と、 前記第1の電極材料の表面に自然酸化膜を形成する工程
    と、 前記自然酸化膜の上にシリコンを含む第2のアルミ材料
    を形成する工程と、 前記第1と第2のアルミ材料をパターニングして電極配
    線を形成する工程と、を含み、 前記自然酸化膜は前記アルミとの還元反応により大部分
    が消滅することを特徴とする半導体集積回路の製造方
    法。
JP25841794A 1994-10-24 1994-10-24 半導体集積回路の製造方法 Pending JPH08124877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25841794A JPH08124877A (ja) 1994-10-24 1994-10-24 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25841794A JPH08124877A (ja) 1994-10-24 1994-10-24 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH08124877A true JPH08124877A (ja) 1996-05-17

Family

ID=17319940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25841794A Pending JPH08124877A (ja) 1994-10-24 1994-10-24 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH08124877A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437700B2 (en) 2014-03-26 2016-09-06 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device
JP2018125352A (ja) * 2017-01-30 2018-08-09 トヨタ自動車株式会社 半導体装置の製造方法
WO2021261521A1 (ja) * 2020-06-26 2021-12-30 株式会社デンソー 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437700B2 (en) 2014-03-26 2016-09-06 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device
JP2018125352A (ja) * 2017-01-30 2018-08-09 トヨタ自動車株式会社 半導体装置の製造方法
WO2021261521A1 (ja) * 2020-06-26 2021-12-30 株式会社デンソー 半導体装置およびその製造方法
JP2022007763A (ja) * 2020-06-26 2022-01-13 株式会社デンソー 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4276557A (en) Integrated semiconductor circuit structure and method for making it
JP3626773B2 (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
JP3240725B2 (ja) 配線構造とその製法
JPH05121357A (ja) 半導体デバイスの製造方法
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPS62113421A (ja) 半導体装置の製造方法
JPH08124877A (ja) 半導体集積回路の製造方法
KR960002061B1 (ko) 반도체 장치의 배선층 형성방법
JPH0740587B2 (ja) 半導体装置の製造方法
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
JPH061774B2 (ja) 半導体装置
JP3413653B2 (ja) 半導体装置
JP3238804B2 (ja) 半導体装置の製造方法
JPH04368125A (ja) 半導体装置及びその製造方法
JPS58155767A (ja) Mos型半導体装置の製造方法
JPH05308057A (ja) 半導体装置の製造方法
JP3128153B2 (ja) 半導体装置の製造方法
JPH02186625A (ja) 半導体装置の製造方法
JPH03276763A (ja) 半導体装置
JPH07147403A (ja) 半導体装置およびその製造方法
JPH07111969B2 (ja) 半導体装置の製造方法
JPH1126395A (ja) 半導体装置及びその製造方法
JPH0287670A (ja) 半導体装置の製造方法
JPS62190849A (ja) 半導体装置の製造方法
JPH0529256A (ja) 半導体装置の製造方法