JPH05308057A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05308057A JPH05308057A JP13973592A JP13973592A JPH05308057A JP H05308057 A JPH05308057 A JP H05308057A JP 13973592 A JP13973592 A JP 13973592A JP 13973592 A JP13973592 A JP 13973592A JP H05308057 A JPH05308057 A JP H05308057A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- contact hole
- silicon
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 Ｔｉのシリサイド化を最小限に抑えて、同時
にＴｉＮをＴｉＯＮ化させることができる半導体装置の
製造方法を提供する。 【構成】 コンタクトホール６の底部に、ＴｉＮ膜８が
十分還元可能な膜厚の薄いＳｉＯ2７を成膜することに
より、Ｔｉ膜３およびＴｉＮ膜８積層後のメタルアニー
ルによって、Ｔｉ膜３のＴｉがＳｉＯ2７を還元してい
く。この還元過程の時間があるため、Ｔｉ膜３のＴｉと
拡散層Ｓｉとのシリサイド反応が抑えられて、Ｓｉの消
費量を少なくすることができる。さらに、この還元反応
によって生成されたＯ2 は、Ｔｉ−ＴｉＮ界面からＴｉ
Ｎ膜８中へ拡散していき、ＴｉＮ膜８をＴｉＯＮ膜９に
する。
にＴｉＮをＴｉＯＮ化させることができる半導体装置の
製造方法を提供する。 【構成】 コンタクトホール６の底部に、ＴｉＮ膜８が
十分還元可能な膜厚の薄いＳｉＯ2７を成膜することに
より、Ｔｉ膜３およびＴｉＮ膜８積層後のメタルアニー
ルによって、Ｔｉ膜３のＴｉがＳｉＯ2７を還元してい
く。この還元過程の時間があるため、Ｔｉ膜３のＴｉと
拡散層Ｓｉとのシリサイド反応が抑えられて、Ｓｉの消
費量を少なくすることができる。さらに、この還元反応
によって生成されたＯ2 は、Ｔｉ−ＴｉＮ界面からＴｉ
Ｎ膜８中へ拡散していき、ＴｉＮ膜８をＴｉＯＮ膜９に
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、さらに詳細には、半導体記憶装置における積層構
造配線の形成方法に関する。
関し、さらに詳細には、半導体記憶装置における積層構
造配線の形成方法に関する。
【０００２】
【従来の技術】半導体記憶装置において、従来の方法に
より形成した積層配線構造のコンタクトホール部での断
面図を図２に示す。
より形成した積層配線構造のコンタクトホール部での断
面図を図２に示す。
【０００３】この配線構造は、シリコン（Ｓｉ）基板１
上に形成した絶縁膜２に、レジストパターンマスクによ
りコンタクトホールを開口した後、チタン（Ｔｉ）膜
３、高融点金属化合物、例えば窒化チタン（ＴｉＮ）膜
４を積層形成し、その上にアルミニウム（Ａｌ）合金膜
５を堆積して形成されている。
上に形成した絶縁膜２に、レジストパターンマスクによ
りコンタクトホールを開口した後、チタン（Ｔｉ）膜
３、高融点金属化合物、例えば窒化チタン（ＴｉＮ）膜
４を積層形成し、その上にアルミニウム（Ａｌ）合金膜
５を堆積して形成されている。
【０００４】これらの膜形成は、通常スパッタリング法
を用いて行なわれる。上記Ｔｉ膜３はシリコン基板１と
のオーミックコンタクトを取るために用いられている。
また、高融点金属化合物であるＴｉＮ４膜は、Ａｌ合金
膜５のＡｌ合金と、コンタクト内下地であるシリコン基
板１のシリコン元素との拡散反応を抑制するためのバリ
ア（障壁）として用いられている。
を用いて行なわれる。上記Ｔｉ膜３はシリコン基板１と
のオーミックコンタクトを取るために用いられている。
また、高融点金属化合物であるＴｉＮ４膜は、Ａｌ合金
膜５のＡｌ合金と、コンタクト内下地であるシリコン基
板１のシリコン元素との拡散反応を抑制するためのバリ
ア（障壁）として用いられている。
【０００５】しかし、このような構造では、ＴｉＮ膜４
が柱状結晶構造を示すため、このＴｉＮ膜４中の粒界を
拡散経路として上記アルミニウム（Ａｌ）とシリコン
（Ｓｉ）が相互拡散し、結果としてＡｌスパイクによる
接合破壊を生じてしまう危険があった。
が柱状結晶構造を示すため、このＴｉＮ膜４中の粒界を
拡散経路として上記アルミニウム（Ａｌ）とシリコン
（Ｓｉ）が相互拡散し、結果としてＡｌスパイクによる
接合破壊を生じてしまう危険があった。
【０００６】この対策として、Ｔｉを窒素（Ｎ2 ）と微
量の酸素（Ｏ2 ）を添加した雰囲気中でスパッタするこ
とによって、酸素添加窒化チタン（ＴｉＯＮ）を形成
し、ＴｉＮ膜４の粒界を酸素（Ｏ）で塞ぎ込んで、上記
アルミニウムあるいはシリコンの拡散経路を遮断する方
法が考えられている。また、ＴｉＮ膜４の形成後に酸素
雰囲気でアニールすることにより、ＴｉＮ膜に酸素を添
加させることを実現させることも考えられている。
量の酸素（Ｏ2 ）を添加した雰囲気中でスパッタするこ
とによって、酸素添加窒化チタン（ＴｉＯＮ）を形成
し、ＴｉＮ膜４の粒界を酸素（Ｏ）で塞ぎ込んで、上記
アルミニウムあるいはシリコンの拡散経路を遮断する方
法が考えられている。また、ＴｉＮ膜４の形成後に酸素
雰囲気でアニールすることにより、ＴｉＮ膜に酸素を添
加させることを実現させることも考えられている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うに、従来のＴｉＮ堆積の装置システムを用いてＴｉＮ
膜４を形成した後に、このＴｉＮ膜４をメタルアニール
によりＴｉＯＮ化させる工程を採用するとき、アニール
による浅い接合の破壊が大きな問題となっており、さら
なる改良が要望されていた。
うに、従来のＴｉＮ堆積の装置システムを用いてＴｉＮ
膜４を形成した後に、このＴｉＮ膜４をメタルアニール
によりＴｉＯＮ化させる工程を採用するとき、アニール
による浅い接合の破壊が大きな問題となっており、さら
なる改良が要望されていた。
【０００８】すなわち、Ｔｉ膜３は、熱処理によりＳｉ
基板１のシリコン元素と反応して、シリサイドを形成す
る。このときの反応では上記シリコンが拡散反応種とな
るため、拡散層シリコンの消費を伴う。このため、上述
したように、ＴｉＮ膜４の膜質改善を目的としたメタル
アニール（不活性ガスあるいは酸素雰囲気中で、ＴｉＮ
／Ｔｉ堆積後に実行）を行ったとき、浅い接合において
アニールによる破壊が生じて、接合リーク電流が増大す
る危険性が大きい。
基板１のシリコン元素と反応して、シリサイドを形成す
る。このときの反応では上記シリコンが拡散反応種とな
るため、拡散層シリコンの消費を伴う。このため、上述
したように、ＴｉＮ膜４の膜質改善を目的としたメタル
アニール（不活性ガスあるいは酸素雰囲気中で、ＴｉＮ
／Ｔｉ堆積後に実行）を行ったとき、浅い接合において
アニールによる破壊が生じて、接合リーク電流が増大す
る危険性が大きい。
【０００９】本発明はかかる従来の問題点に鑑みてなさ
れたものであって、その目的とするところは、Ｔｉ膜の
シリサイド化を最小限に抑えて、同時にＴｉＮ膜をＴｉ
ＯＮ膜化させることができる半導体記憶装置の製造方法
を提供することにある。
れたものであって、その目的とするところは、Ｔｉ膜の
シリサイド化を最小限に抑えて、同時にＴｉＮ膜をＴｉ
ＯＮ膜化させることができる半導体記憶装置の製造方法
を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法は、シリコン基板上
の絶縁膜にコンタクトホールを形成した後、少なくとも
コンタクトホール内にシリコン酸化膜を薄く堆積させる
工程と、このシリコン酸化膜上に、Ｔｉ膜およびＴｉＮ
膜を順次積層する工程と、不活性ガスまたは酸素雰囲気
中、あるいはその混合ガス雰囲気中において、アニール
を行う工程と、このアニールされたＴｉＮ膜上にＡｌ合
金膜を堆積する工程とを備えたことを特徴とする。
め、本発明の半導体装置の製造方法は、シリコン基板上
の絶縁膜にコンタクトホールを形成した後、少なくとも
コンタクトホール内にシリコン酸化膜を薄く堆積させる
工程と、このシリコン酸化膜上に、Ｔｉ膜およびＴｉＮ
膜を順次積層する工程と、不活性ガスまたは酸素雰囲気
中、あるいはその混合ガス雰囲気中において、アニール
を行う工程と、このアニールされたＴｉＮ膜上にＡｌ合
金膜を堆積する工程とを備えたことを特徴とする。
【００１１】
【作用】コンタクトホールの底部に、Ｔｉが十分還元可
能な膜厚の薄いシリコン酸化膜（ＳｉＯ2 ）を成膜する
ことにより、ＴｉおよびＴｉＮ積層後のメタルアニール
によって、Ｔｉがシリコン酸化膜を還元していく。その
ときの反応式を下に示す。 Ｔｉ＋ＳｉＯ2 → ＴｉＳｉ＋Ｏ2 ↑ この還元過程の時間があるため、Ｔｉと拡散層シリコン
とシリサイド反応が抑えられ、その結果、シリコンの消
費量を少なくすることができる。
能な膜厚の薄いシリコン酸化膜（ＳｉＯ2 ）を成膜する
ことにより、ＴｉおよびＴｉＮ積層後のメタルアニール
によって、Ｔｉがシリコン酸化膜を還元していく。その
ときの反応式を下に示す。 Ｔｉ＋ＳｉＯ2 → ＴｉＳｉ＋Ｏ2 ↑ この還元過程の時間があるため、Ｔｉと拡散層シリコン
とシリサイド反応が抑えられ、その結果、シリコンの消
費量を少なくすることができる。
【００１２】さらに、上記還元反応によって生成された
酸素（Ｏ）2 は、Ｔｉ−ＴｉＮ界面からＴｉＮ膜中へ拡
散していく。このときの拡散経路はＴｉＮ膜の粒界であ
り、そこに存在しているダングリングボンドと結合する
こととなる。こうして、Ｔｉの還元反応によって生成し
たＯ2 の拡散により、ＴｉＮ膜をＴｉＯＮ膜にすること
ができる。
酸素（Ｏ）2 は、Ｔｉ−ＴｉＮ界面からＴｉＮ膜中へ拡
散していく。このときの拡散経路はＴｉＮ膜の粒界であ
り、そこに存在しているダングリングボンドと結合する
こととなる。こうして、Ｔｉの還元反応によって生成し
たＯ2 の拡散により、ＴｉＮ膜をＴｉＯＮ膜にすること
ができる。
【００１３】
【実施例】図１(a) 〜(d) は、本発明にかかる半導体記
憶装置の製造方法の一実施例を示す。以下この図に従っ
て本実施例を具体的に説明する。
憶装置の製造方法の一実施例を示す。以下この図に従っ
て本実施例を具体的に説明する。
【００１４】シリコン（Ｓｉ）（１００）基板１上に、
絶縁膜として膜厚１μｍのシリコン酸化膜（ＳｉＯ2）
２を化学的気相成長（ＣＶＤ）法により堆積する（図１
(a)）。図示しないレジストパターンマスクを用いた反
応性イオンエッチング法により、上記シリコン酸化膜２
にコンタクトホール６を開口する（図１(b))。
絶縁膜として膜厚１μｍのシリコン酸化膜（ＳｉＯ2）
２を化学的気相成長（ＣＶＤ）法により堆積する（図１
(a)）。図示しないレジストパターンマスクを用いた反
応性イオンエッチング法により、上記シリコン酸化膜２
にコンタクトホール６を開口する（図１(b))。
【００１５】シリコン酸化膜２上およびコンタクトホー
ル６内に、化学的気相反応法により、膜厚０．０２μｍ
のシリコン酸化膜７を堆積する（図１(c))。その後、こ
のシリコン酸化膜７上に、スパッタリング法により、シ
リコン基板１とのオーミックコンタクトを取るための膜
厚０．０５μｍのチタン（Ｔｉ）膜３を堆積し、続いて
その上にバリアとしての高融点金属化合物である膜厚
０．１μｍの窒化チタン（ＴｉＮ）膜８を堆積する（図
１(d))。
ル６内に、化学的気相反応法により、膜厚０．０２μｍ
のシリコン酸化膜７を堆積する（図１(c))。その後、こ
のシリコン酸化膜７上に、スパッタリング法により、シ
リコン基板１とのオーミックコンタクトを取るための膜
厚０．０５μｍのチタン（Ｔｉ）膜３を堆積し、続いて
その上にバリアとしての高融点金属化合物である膜厚
０．１μｍの窒化チタン（ＴｉＮ）膜８を堆積する（図
１(d))。
【００１６】次に、窒素等の不活性ガスまたは酸素雰囲
気中、あるいはその混合ガス雰囲気中において、アニー
ル処理を施す。本実施例においては、窒素雰囲気中で、
６００℃、３０分のアニールを行い、窒化チタン膜８を
ＴｉＯＮ化させる。これにより、窒化チタン膜８の粒界
が酸素により塞ぎ込まれて、酸素添加窒化チタン（Ｔｉ
ＯＮ）膜９が形成される（図１(d))。最後に、このアニ
ールされた酸素添加窒化チタン膜９上に、膜厚０．６μ
ｍのＡｌ合金膜（シリコン１％、銅０．５％添加）５を
堆積する。
気中、あるいはその混合ガス雰囲気中において、アニー
ル処理を施す。本実施例においては、窒素雰囲気中で、
６００℃、３０分のアニールを行い、窒化チタン膜８を
ＴｉＯＮ化させる。これにより、窒化チタン膜８の粒界
が酸素により塞ぎ込まれて、酸素添加窒化チタン（Ｔｉ
ＯＮ）膜９が形成される（図１(d))。最後に、このアニ
ールされた酸素添加窒化チタン膜９上に、膜厚０．６μ
ｍのＡｌ合金膜（シリコン１％、銅０．５％添加）５を
堆積する。
【００１７】
【発明の効果】以上詳述したように、本発明によれば、
バリアＴｉＮ／Ｔｉプロセスにおいて、Ｔｉ層の下に薄
い酸化膜を敷くようにしたから、アニール時のＴｉの還
元効果で生成された酸素の拡散により、ＴｉＮをＴｉＯ
Ｎ化することが可能である。同時に、Ｔｉのシリサイド
化に伴う拡散層Ｓｉの消費を抑えられるため、高集積半
導体記憶装置における浅い接合に対しても有効となる。
バリアＴｉＮ／Ｔｉプロセスにおいて、Ｔｉ層の下に薄
い酸化膜を敷くようにしたから、アニール時のＴｉの還
元効果で生成された酸素の拡散により、ＴｉＮをＴｉＯ
Ｎ化することが可能である。同時に、Ｔｉのシリサイド
化に伴う拡散層Ｓｉの消費を抑えられるため、高集積半
導体記憶装置における浅い接合に対しても有効となる。
【図１】本発明に係る一実施例半導体記憶装置の製造方
法を説明するための工程図で、コンタクトホール部の断
面を示している。
法を説明するための工程図で、コンタクトホール部の断
面を示している。
【図２】従来の半導体記憶装置のコンタクトホール部の
積層構造を示す断面図である。
積層構造を示す断面図である。
１ シリコン基板 ２ シリコン酸化膜 ３ チタン膜 ４ 窒化チタン膜 ５ アルミニウム合金膜 ６ コンタクトホール ７ シリコン酸化膜 ８ 窒化チタン膜 ９ 酸素添加窒化チタン膜
Claims (1)
- 【請求項１】 シリコン基板上の絶縁膜にコンタクトホ
ールを形成した後、少なくともコンタクトホール内にシ
リコン酸化膜を薄く堆積させる工程と、このシリコン酸
化膜上に、チタン膜および窒化チタン膜を順次積層する
工程と、不活性ガスまたは酸素雰囲気中、あるいはその
混合ガス雰囲気中において、アニールを行う工程と、こ
のアニールされた窒化チタン膜上にアルミニウム合金膜
を堆積する工程と、を備えたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13973592A JPH05308057A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13973592A JPH05308057A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308057A true JPH05308057A (ja) | 1993-11-19 |
Family
ID=15252161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13973592A Pending JPH05308057A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308057A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591177B1 (ko) * | 2004-06-30 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
| TWI817468B (zh) * | 2022-02-14 | 2023-10-01 | 南亞科技股份有限公司 | 接觸結構及其製備方法 |
-
1992
- 1992-04-30 JP JP13973592A patent/JPH05308057A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591177B1 (ko) * | 2004-06-30 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
| TWI817468B (zh) * | 2022-02-14 | 2023-10-01 | 南亞科技股份有限公司 | 接觸結構及其製備方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07211668A (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH04324929A (ja) | 半導体装置の製造方法 | |
| JPH11145474A (ja) | 半導体装置のゲート電極形成方法 | |
| JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH08181212A (ja) | 半導体装置およびその製造方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JPH061774B2 (ja) | 半導体装置 | |
| JP3127585B2 (ja) | メタルプラグの形成方法 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JP2725919B2 (ja) | 半導体装置の製造方法 | |
| KR100220936B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH041497B2 (ja) | ||
| JPH06260649A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06112203A (ja) | 半導体装置の製造方法 | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| JPS63213934A (ja) | 半導体装置 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH0786583A (ja) | 半導体装置とその製造方法 |