KR100591177B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100591177B1 KR100591177B1 KR1020040050468A KR20040050468A KR100591177B1 KR 100591177 B1 KR100591177 B1 KR 100591177B1 KR 1020040050468 A KR1020040050468 A KR 1020040050468A KR 20040050468 A KR20040050468 A KR 20040050468A KR 100591177 B1 KR100591177 B1 KR 100591177B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- titanium
- via hole
- titanium nitride
- nitride film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010936 titanium Substances 0.000 claims abstract description 56
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 55
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 목적은 후속 열처리 공정 시 발생되는 배선의 리프팅 현상 및 저항 특성 저하를 효과적으로 방지하는 것이다.
본 발명의 목적은 반도체 기판; 기판 상에 형성된 하부배선; 기판 상에 형성되고 하부배선을 노출시키는 비아홀이 구비된 층간절연막; 비아홀 측벽 및 저부와 층간절연막 일부분 상에 순차적으로 적층된 티타늄막과 티타늄나이트라이드막; 비아홀 측벽 및 저부의 티타늄나이트라이드막 상에 형성된 티타늄옥시나이트라이드막; 비아홀을 매립하면서 티타늄옥시나이트라이드막 상에 형성된 콘택 플러그; 및 콘택플러그 및 티타늄나이트라이드막 상에 형성된 상부배선을 포함하는 반도체 소자에 의해 달성될 수 있다.
배선, 리프팅, 콘택, 티타늄나이트라이드, 티타늄옥시나이트라이드
Description
도 1은 종래 반도체 소자의 배선 형성방법을 설명하기 위한 단면도.
도 2는 종래 반도체 소자의 배선에서 발생되는 문제를 나타낸 도면.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 단면도.
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 반도체 소자의 배선 및 그 형성방법에 관한 것이다.
일반적으로, 배선 기술은 집적회로(Integrated Circuit; IC)에서 트랜지스터의 상호 연결회로, 전원공급 및 신호전달의 통로를 구현하는 기술을 말한다.
최근에는 반도체 소자의 고집적화에 따라 디자인룰(desigh rule)이 감소하면서 배선을 다층으로 형성하고 있으며, 이에 따라 층간 배선들을 전기적으로 연결시키기 위한 콘택공정이 요구된다.
콘택공정은 통상적으로 층간절연막을 식각하여 비아홀을 형성하고 비아홀에 도전물질을 매립하여 콘택 플러그를 형성하는 과정으로 이루어진다.
이러한 콘택공정을 적용한 종래 반도체 소자의 배선 형성방법을 도 1을 참조하여 좀 더 상세하게 설명한다.
도 1에 도시된 바와 같이, 상부에 하부 배선(11)이 형성된 반도체 기판(10)의 전면 상에 하부배선(11)을 덮도록 층간절연막(12)을 형성하고, 층간절연막(12)을 식각하여 하부배선(11)을 노출시키는 비아홀(13)을 형성한 후, 제 1 세정 공정을 수행하여 식각 잔류물 등을 제거한다.
그 다음, 비아홀(13)을 매립하도록 층간절연막(12) 상에 텅스텐 등의 제 1 도전막을 증착하고, 화학기계연마(Chemical Mechanical Polishing; CMP) 공정에 의해 층간절연막(12) 상의 제 1 도전막을 제거하여 분리시켜 콘택 플러그(14)를 형성한 후, 제 2 세정공정을 수행하여 연마 잔류물 등을 제거한다.
그 후, 기판 전면 상에 제 2 도전막을 증착하고, 포토리소그라피 및 식각공정에 의해 제 2 도전막을 패터닝하여 콘택 플러그(14)를 통하여 하부배선(11)과 전기적으로 연결되는 상부배선(15)을 형성한다.
그러나, 상술한 종래의 배선에서는 후속 열처리 공정 등을 수행하게 되면, 비아홀(13) 형성을 위한 층간절연막(12)의 식각 후 비아홀(13) 내부에 잔류하는 폴리머와 제 1 및 제 2 세정공정 후의 수분 잔류물 및 CMP 공정 후의 슬러리(slurry) 잔류물 등이 아웃개싱(out gassing) 된다. 이에 따라, 상부배선(15)과 층간절연막(12) 및 콘택 플러그(14) 사이의 접착력을 저하시켜 도 2와 같이 상부배선(15)이 층간절연막(12) 및 콘택 플러그(14)로부터 리프팅(lifting)되는 현상을 유발할 뿐만 아니라 배선의 저항 특성 저하를 유발하는 등의 문제가 있다.
특히, 이러한 문제는 콘택 플러그(14)가 밀집된 영역에서 더욱 더 심하게 발생함으로써 결국 배선의 신뢰성 저하를 초래하게 된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 후속 열처리 공정 시 발생되는 배선의 리프팅 현상 및 저항 특성 저하를 효과적으로 방지하는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적은 반도체 기판; 기판 상에 형성된 하부배선; 기판 상에 형성되고 하부배선을 노출시키는 비아홀이 구비된 층간절연막; 비아홀 측벽 및 저부와 층간절연막 일부분 상에 순차적으로 적층된 티타늄막과 티타늄나이트라이드막; 비아홀 측벽 및 저부의 티타늄나이트라이드막 상에 형성된 티타늄옥시나이트라이드막; 비아홀을 매립하면서 티타늄옥시나이트라이드막 상에 형성된 콘택 플러그; 및 콘택플러그 및 티타늄나이트라이드막 상에 형성된 상부배선을 포함하는 반도체 소자에 의해 달성될 수 있다.
여기서, 티타늄은 코발트, 탄탈륨 및 지르코늄 중 선택되는 어느 하나로 대체될 수 있다.
또한, 본 발명의 목적은 상부에 하부배선과 하부배선을 노출시키는 비아홀을 구비한 층간절연막이 형성된 반도체 기판을 준비하는 제 1 단계; 비아홀 측벽 및 저부와 층간절연막 상에 티타늄막을 증착하는 제 2 단계; 티타늄막 상에 티타늄나 이트라이드막을 증착하는 제 3 단계; 기판을 열처리하여 티타늄막과 티타늄나이트라이드막의 내구성을 높이면서 티타늄나이트라이드막 표면에 티타늄옥시나이트라이드막을 형성하는 제 4 단계; 제 3 단계와 제 4 단계를 적어도 1회 이상 순차적으로 반복 수행하는 제 5 단계; 제 5 단계에서 형성된 최상부층의 티타늄옥시나이트라이드막을 제거하는 제 6 단계; 비아홀을 매립하도록 기판 전면 상에 도전막을 증착하는 제 7 단계; 및 도전막과 제 5 단계에서 형성된 막들 및 티타늄옥시나이트라이드막을 순차적으로 제거하여 콘택 플러그를 형성함과 동시에 티타늄옥시나이트라이드막을 노출시키는 제 8 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다.
또한, 제 4 단계에서 열처리는 질소와 산소를 순차적으로 공급하면서 300 내지 500℃의 온도에서 1 내지 30분 동안 수행한다.
또한, 제 6 단계는 건식식각으로 수행하는데, 바람직하게는 헬륨(He) 또는 아르곤(Ar) 등의 플라즈마를 이용하여 스퍼터링(sputtering) 방식으로 수행한다.
또한, 티타늄은 코발트, 탄탈륨 및 지르코늄 중 선택되는 어느 하나로 대체될 수 있다.
이하, 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자가 본 발명을 보다 더 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3a 내지 도 3d를 참조하여 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명한다.
도 3a에 도시된 바와 같이, 상부에 하부배선(31)이 형성된 반도체 기판(30) 상에 층간절연막(32)을 형성한다. 그 다음, 층간절연막(32)을 식각하여 하부배선(31)을 노출시키는 비아홀(33)을 형성한 후, 제 1 세정공정을 수행하여 식각 잔류물 등을 제거한다.
그 다음, 비아홀(33) 측벽 및 저부와 층간절연막(32) 상부에 50 내지 300Å의 두께로 티타늄(Ti)막(34)을 증착하고, 그 상부에 50 내지 500Å의 두께로 제 1 티타늄나이트라이드(TiN)막(35)을 증착한다. 그 후, 질소와 산소를 순차적으로 공급하면서 300 내지 500℃의 온도에서 1 내지 30분 동안 제 1 열처리를 수행하여 제 1 티타늄나이트라이드막(35) 표면에 다량의 질소를 함유시킨 후 제 1 티타늄나이트라이드막(35)의 표면을 일부 산화시켜 제 1 티타늄나이트라이드막(35) 표면에 매우 견고한 막구조를 가지는 제 1 티타늄옥시나이트라이드(TiON)막(36)을 형성한다. 이때, 제 1 열처리에 의해 티타늄막(34)과 제 1 티타늄나이트라이드막(35)의 내구성이 강화된다. 또한, 저항값이 감소되어 막구조가 안정해지게 된다.
그 후, 제 1 티타늄옥시나이트라이드막(36) 상부에 제 2 티타늄나이트라이드막(37)을 형성하고, 상술한 제 1 열처리 공정과 동일한 조건으로 제 2 열처리를 수행하여 제 2 티타늄나이트라이드막(37) 표면에 제 2 티타늄옥시나이트라이드막(38)을 형성한다. 이때, 제 2 열처리에 의해 제 2 티타늄나이트라이드막(37)의 구조가 안정해질 뿐만 아니라 티타늄막(34)과 제 1 티타늄나이트라이드막(35)의 구조는 더욱 더 안정해지게 된다.
상기 실시예에서는 2회의 열처리를 수행하여 비아홀(33) 내부에 2층의 티타 늄옥시나이트라이드막(36, 38)을 적용하면서 비아홀(33) 내부에 형성된 티타늄막(34), 티타늄나이트라이드막(35, 37) 등의 금속막들의 내구성을 강화시키는 경우를 설명하였지만, 열처리 공정을 1회 이상 더 부가하여 3층 이상의 티타늄옥시나이트라이드막을 적용하면서 비아홀 내부에 형성된 금속막들의 내구성을 더 강화시킬 수도 있고, 제 1 열처리나 제 2 열처리 시 산소 공급은 차단하고 질소만 공급시켜 제 1 티타늄옥시나이트라이드막(36)이나 제 2 티타늄옥시나이트라이드막 (38)이 형성을 생략할 수도 있다.
또한, 상기 실시예에서는 비아홀 내부에 티타늄막(34), 티타늄나이트라이드막(35, 37), 티타늄옥시나이트라이드막(36, 38) 등의 금속막들을 적용하였지만, 이들 금속막들의 티타늄 대신 코발트(Co), 탄탈륨(Ta) 또는 지르코늄(Zr)을 적용할 수도 있다.
도 3b에 도시된 바와 같이, 건식식각에 의해 최상부층의 제 2 티타늄옥시나이트라이드막(38)을 제거한다. 바람직하게, 건식식각은 헬륨(He) 또는 아르곤(Ar) 등의 플라즈마를 이용하여 스퍼터링(sputtering) 방식으로 수행한다. 그 후, 비아홀(33)을 매립하도록 제 2 티타늄나이트라이드막(37) 상에 텅스텐 등의 제 1 도전막(39)을 증착한다. 여기서, 제 2 티타늄옥시나이트라이드막(38)을 제거하는 이유는 티타늄옥시나이트라이드막이 티타늄나이트라이드막에 비해 자체 저항값이 다소 높으므로 이로 인해 배선 저항이 증가하는 것을 방지하기 위해서이다.
도 3c에 도시된 바와 같이, CMP 공정에 의해 층간절연막(32) 상의 제 1 도전막(39)을 제거하여 분리시켜 콘택 플러그(39a)를 형성하고, 연속적으로 제 2 티타 늄나이트라이드막(37)과 제 1 옥시나이트라이드막(36)을 순차적으로 제거하여 제 1 티타늄나이트라이드막(35)을 노출시킨다. 여기서, 층간절연막(32) 상의 제 1 티타늄옥시나이트라이드막(37)을 제거하는 이유도 상기와 마찬가지로 제 1 티타늄옥시나이트라이드막(37)으로 인해 배선 저항이 증가하는 것을 방지하기 위해서이다. 그 후, 제 2 세정공정을 수행하여 연마 잔류물 등을 제거하고, 250 내지 450℃의 온도에서 1 내지 30분 동안 제 3 열처리를 수행한다.
도 3d에 도시된 바와 같이, 기판 전면 상에 제 2 도전막을 증착하고, 포토리소그라피 및 식각공정에 의해 제 2 도전막과 제 1 티타늄나이트라이드막(35) 및 티타늄막(34)을 패터닝하여 콘택 플러그(39a)를 통하여 하부배선(31)과 전기적으로 연결되는 상부배선(40)을 형성한다.
상기 실시예에 의하면, 비아홀(33) 측벽 및 저부에 존재하는 티타늄막(34)/제 1 티타늄나이트라이드막(35)/제 1 티타늄옥시나이트라이드막(36)/제 2 티타늄나이트라이드막(37)과 층간절연막(32) 상에 존재하는 티타늄막(34)/제 1 티타늄나이트라이드막(35)에 의해, 배선 형성 후 수행되는 후속 열처리 공정 시 층간절연막(32)의 식각 후 비아홀(33) 내부에 잔류하는 폴리머와 제 1 및 제 2 세정공정 후의 수분 잔류물 및 CMP 공정 후의 슬러리 잔류물 등이 아웃개싱 되는 것이 차단되므로 상부 배선(40)의 리프팅 현상 및 배선의 저항 특성 저하가 방지될 수 있다.
상술한 바와 같이, 본 발명에서는 배선 형성 후 수행되는 후속 열처리 공정 시 비아홀 내부의 식각잔류물, 수분 잔류물 및 슬러리 잔류물 등이 아웃개싱 되는 것을 효과적으로 차단할 수 있으므로, 배선의 리프팅 현상 및 저항 특성 저하 등을 방지할 수 있다. 따라서, 배선의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (7)
- 반도체 기판;상기 기판 상에 형성된 하부배선;상기 기판 상에 형성되고 상기 하부배선을 노출시키는 비아홀이 구비된 층간절연막;상기 비아홀 측벽 및 저부와 상기 층간절연막 일부분 상에 순차적으로 적층된 티타늄막과 제1 티타늄나이트라이드막;상기 비아홀 측벽 및 저부의 제1 티타늄나이트라이드막 상에 형성된 티타늄옥시나이트라이드막;상기 티타늄옥시나이트라이드막 위에 형성된 제2 티타늄나이트라이드막;상기 비아홀을 매립하며 상기 제2 티타늄나이트라이드막 상에 형성된 콘택 플러그; 및상기 콘택플러그 및 상기 층간 절연막 일부분 상의 상기 제1 티타늄나이트라이드막 상에 형성된 상부배선을 포함하는 반도체 소자.
- 제 1 항에 있어서,상기 티타늄막, 상기 제1 및 제2 티타늄나이트라이막, 그리고 상기 티타늄옥시나이트라이드막의 티타늄은 코발트, 탄탈륨 및 지르코늄 중 선택되는 어느 하나로 대체되는 반도체 소자.
- 상부에 하부배선과 상기 하부배선을 노출시키는 비아홀을 구비한 층간절연막 이 형성된 반도체 기판을 준비하는 제 1 단계;상기 비아홀 측벽 및 저부와 상기 층간절연막 상에 티타늄막을 증착하는 제 2 단계;상기 티타늄막 상에 티타늄나이트라이드막을 증착하는 제 3 단계;상기 기판을 열처리하여 상기 티타늄막과 상기 티타늄나이트라이드막의 내구성을 높이면서 상기 티타늄나이트라이드막 표면에 티타늄옥시나이트라이드막을 형성하는 제 4 단계;상기 제 3 단계와 상기 제 4 단계를 적어도 1회 이상 순차적으로 반복 수행하는 제 5 단계;상기 제 5 단계에서 형성된 최상부층의 티타늄옥시나이트라이드막을 제거하는 제 6 단계;상기 비아홀을 매립하도록 기판 전면 상에 도전막을 증착하는 제 7 단계; 및상기 도전막과 상기 제 5 단계에서 형성된 막들 및 상기 티타늄옥시나이트라이드막을 순차적으로 제거하여 콘택 플러그를 형성함과 동시에 상기 티타늄옥시나이트라이드막을 노출시키는 제 8 단계를 포함하는 반도체 소자의 제조방법.
- 제 3 항에 있어서,상기 제 4 단계에서, 상기 열처리는 질소와 산소를 순차적으로 공급하면서 300 내지 500℃의 온도에서 1 내지 30분 동안 수행하는 반도체 소자의 제조방법.
- 제 3 항에 있어서,상기 제 6 단계는 건식식각으로 수행하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 건식식각은 헬륨(He) 또는 아르곤(Ar) 등의 플라즈마를 이용하여 스퍼터링 방식으로 수행하는 반도체 소자의 제조방법.
- 제 3 항에 있어서,상기 티타늄은 코발트, 탄탈륨 및 지르코늄 중 선택되는 어느 하나로 대체되는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050468A KR100591177B1 (ko) | 2004-06-30 | 2004-06-30 | 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050468A KR100591177B1 (ko) | 2004-06-30 | 2004-06-30 | 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060001364A KR20060001364A (ko) | 2006-01-06 |
| KR100591177B1 true KR100591177B1 (ko) | 2006-06-19 |
Family
ID=37104523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050468A KR100591177B1 (ko) | 2004-06-30 | 2004-06-30 | 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100591177B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056865A (ja) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH05308057A (ja) * | 1992-04-30 | 1993-11-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH06244185A (ja) * | 1993-02-15 | 1994-09-02 | Sony Corp | 配線構造とその製法 |
| JPH10209074A (ja) | 1997-01-23 | 1998-08-07 | Yamaha Corp | 半導体装置の配線形成方法 |
-
2004
- 2004-06-30 KR KR1020040050468A patent/KR100591177B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056865A (ja) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH05308057A (ja) * | 1992-04-30 | 1993-11-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH06244185A (ja) * | 1993-02-15 | 1994-09-02 | Sony Corp | 配線構造とその製法 |
| JPH10209074A (ja) | 1997-01-23 | 1998-08-07 | Yamaha Corp | 半導体装置の配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060001364A (ko) | 2006-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5220361B2 (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| KR100600689B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| US6379782B2 (en) | Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same | |
| KR102187709B1 (ko) | 커패시터를 갖는 반도체 디바이스의 구조물 및 형성 방법 | |
| US20070042600A1 (en) | Method for fabricating semiconductor device | |
| JP4052950B2 (ja) | 半導体装置の製造方法 | |
| US6660619B1 (en) | Dual damascene metal interconnect structure with dielectric studs | |
| CN113113350A (zh) | 半导体装置的形成方法 | |
| JP2009004633A (ja) | 多層配線構造および製造方法 | |
| KR100591177B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| JP4525534B2 (ja) | 半導体装置の製造方法 | |
| US6815222B2 (en) | Method for protecting capacitive elements during production of a semiconductor device | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR100595319B1 (ko) | 반도체 소자의 다층 금속배선 및 그 제조방법 | |
| JP2004335721A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100729087B1 (ko) | 반도체 장치 형성 방법 | |
| KR100613384B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR101095998B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100476707B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100854209B1 (ko) | 반도체 장치 제조 방법 | |
| KR100640965B1 (ko) | 반도체 소자의 형성방법 | |
| KR100467803B1 (ko) | 반도체 소자 제조 방법 | |
| KR100591182B1 (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |