JPH056865A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH056865A JPH056865A JP15713091A JP15713091A JPH056865A JP H056865 A JPH056865 A JP H056865A JP 15713091 A JP15713091 A JP 15713091A JP 15713091 A JP15713091 A JP 15713091A JP H056865 A JPH056865 A JP H056865A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- barrier metal
- aluminum
- tion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＴｉＮ系のバリアメタルにおいて、徒らにバ
リアメタルの抵抗率を増加させることなく、バリア効果
を高めることを目的とする。 【構成】 半導体基板（１）上の層間絶縁膜（３）にコ
ンタクトホールを設け、全面にスパッタ法又はＣＶＤ法
によりチタンナイトライドＴｉＮ膜（５）を形成し、励
起酸素原子Ｏ*と反応させてその表面に１０Å〜２０Å
という極薄のチタンオキシナイトライドＴｉＯＮ膜
（６）を形成し、その後アルミニウム又はアルミニウム
合金（例えばＡｌ−Ｓｉ−Ｃｕ）からなる電極をスパッ
タ法等により形成する。
リアメタルの抵抗率を増加させることなく、バリア効果
を高めることを目的とする。 【構成】 半導体基板（１）上の層間絶縁膜（３）にコ
ンタクトホールを設け、全面にスパッタ法又はＣＶＤ法
によりチタンナイトライドＴｉＮ膜（５）を形成し、励
起酸素原子Ｏ*と反応させてその表面に１０Å〜２０Å
という極薄のチタンオキシナイトライドＴｉＯＮ膜
（６）を形成し、その後アルミニウム又はアルミニウム
合金（例えばＡｌ−Ｓｉ−Ｃｕ）からなる電極をスパッ
タ法等により形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にコンタクトに用いられるバリアメタルの形
成技術に関する。
に関し、特にコンタクトに用いられるバリアメタルの形
成技術に関する。
【０００２】
【従来の技術】超ＬＳＩ化に必要な微細コンタクトにお
いては、アルミニウム電極と半導体基板との間に、いわ
ゆるバリアメタルを介在させ、両者の共晶化反応を阻止
することによって、ＰＮ接合の安定化、コンタクト抵抗
の低減化等を画っている。バリアメタルとして従来種々
の材料が開発され、実用化されているが、そのうちの１
つにチタンナイトライドＴｉＮ膜がある。近年、このＴ
ｉＮ膜に酸素Ｏを添加することによりバリア効果を高め
る技術が提案されている（例えば、特開平２−６７７６
３号公報（Ｈ０１Ｌ ２９／４６））。
いては、アルミニウム電極と半導体基板との間に、いわ
ゆるバリアメタルを介在させ、両者の共晶化反応を阻止
することによって、ＰＮ接合の安定化、コンタクト抵抗
の低減化等を画っている。バリアメタルとして従来種々
の材料が開発され、実用化されているが、そのうちの１
つにチタンナイトライドＴｉＮ膜がある。近年、このＴ
ｉＮ膜に酸素Ｏを添加することによりバリア効果を高め
る技術が提案されている（例えば、特開平２−６７７６
３号公報（Ｈ０１Ｌ ２９／４６））。
【０００３】
【発明が解決しようとする課題】しかしながら、バリア
効果を高めるために酸素Ｏの添加量を増やすとバリアメ
タルとしてのＴｉＯＮ膜の抵抗率が高くなる欠点があっ
た。これは、図５に示すように従来はＴｉＯＮ膜の形成
をスパッタ法によって行なっていたために膜全体にわた
って酸素Ｏが高濃度かつ均一に分布しているためと考え
られる。
効果を高めるために酸素Ｏの添加量を増やすとバリアメ
タルとしてのＴｉＯＮ膜の抵抗率が高くなる欠点があっ
た。これは、図５に示すように従来はＴｉＯＮ膜の形成
をスパッタ法によって行なっていたために膜全体にわた
って酸素Ｏが高濃度かつ均一に分布しているためと考え
られる。
【０００４】そこで本発明では、ＴｉＮ膜の極く表面に
酸素Ｏを導入することにより、抵抗率を徒らに増大させ
ることなく、バリア効果を高めることを目的としてい
る。
酸素Ｏを導入することにより、抵抗率を徒らに増大させ
ることなく、バリア効果を高めることを目的としてい
る。
【０００５】
【課題を解決するための手段】本発明は、半導体基板上
の層間絶縁膜にコンタクトホールを設け、全面にスパッ
タ法又はＣＶＤ法によりチタンナイトライド膜を形成す
る工程と、励起酸素原子と反応させてその表面にチタン
オキシナイトライドＴｉＯＮ膜を形成する工程と、前記
コンタクトホールを含む前記基板上にアルミニウム又は
アルミニウム合金からなる電極を形成する工程とを有す
ることを特徴としている。
の層間絶縁膜にコンタクトホールを設け、全面にスパッ
タ法又はＣＶＤ法によりチタンナイトライド膜を形成す
る工程と、励起酸素原子と反応させてその表面にチタン
オキシナイトライドＴｉＯＮ膜を形成する工程と、前記
コンタクトホールを含む前記基板上にアルミニウム又は
アルミニウム合金からなる電極を形成する工程とを有す
ることを特徴としている。
【０００６】
【作用】本願発明者の実験によれば、ＴｉＮ膜と励起酸
素原子Ｏ*との表面反応によりその極く表面（１０Å〜
２０Åの深さ）に酸素Ｏが導入されることがわかった
（分析方法としてはオージェ分析を用いた）。このよう
に、ＴｉＮ膜の極く表面にＴｉＯＮ膜が形成されるの
で、バリアメタル（ＴｉＯＮ膜／ＴｉＮ膜）全体として
の抵抗率の増加は非常に少ない。
素原子Ｏ*との表面反応によりその極く表面（１０Å〜
２０Åの深さ）に酸素Ｏが導入されることがわかった
（分析方法としてはオージェ分析を用いた）。このよう
に、ＴｉＮ膜の極く表面にＴｉＯＮ膜が形成されるの
で、バリアメタル（ＴｉＯＮ膜／ＴｉＮ膜）全体として
の抵抗率の増加は非常に少ない。
【０００７】また、バリア効果は主としてアルミニウム
電極とバリアメタルの界面近傍において発揮されるもの
であるから、この部分にのみＴｉＯＮ膜を形成すれば効
果的にバリア効果を高めることができるのである。
電極とバリアメタルの界面近傍において発揮されるもの
であるから、この部分にのみＴｉＯＮ膜を形成すれば効
果的にバリア効果を高めることができるのである。
【０００８】
【実施例】次に本発明の実施例について、図１乃至図４
を参照しながら説明する。まず図１に示す如く、Ｐ型の
シリコン半導体基板（１）上にソースあるいはドレイン
を成すＮ+型拡散層（２）、層間絶縁膜（３）を形成
し、層間絶縁膜（３）を選択的にエッチングし、前記Ｎ
+型拡散層（２）の一部が露出するコンタクトホールを
形成し、その後全面にスパッタ法又はＣＶＤ法によりＴ
ｉ膜（４）（膜厚：３００Å〜５００Å）を形成する。
続いて図２に示す如く、Ｔｉ膜（４）上に重ねてＴｉＮ
膜（５）（膜厚：１０００Å程度）を同様にスパッタ法
又はＣＶＤ法を用いて形成する。
を参照しながら説明する。まず図１に示す如く、Ｐ型の
シリコン半導体基板（１）上にソースあるいはドレイン
を成すＮ+型拡散層（２）、層間絶縁膜（３）を形成
し、層間絶縁膜（３）を選択的にエッチングし、前記Ｎ
+型拡散層（２）の一部が露出するコンタクトホールを
形成し、その後全面にスパッタ法又はＣＶＤ法によりＴ
ｉ膜（４）（膜厚：３００Å〜５００Å）を形成する。
続いて図２に示す如く、Ｔｉ膜（４）上に重ねてＴｉＮ
膜（５）（膜厚：１０００Å程度）を同様にスパッタ法
又はＣＶＤ法を用いて形成する。
【０００９】そして図３に示す如く、励起酸素原子Ｏ*
との反応によりＴｉＮ膜（５）の極く表面（深さ：１０
Å〜２０Å）にＴｉＯＮ膜（６）を形成する。励起酸素
原子Ｏ*は、例えば酸素プラズマガスに含まれるもの
や、紫外線とオゾンＯ3との反応あるいはオゾンＯ3の加
熱分解により発生するものを用いることができる。ま
た、このような方法によればオゾンＯ*発生量は容易に
制御可能である。励起酸素原子Ｏ*は、酸素原子Ｏ2ある
いはオゾンＯ3と比べて活性度が高く、ＴｉＮ膜（５）
の表面にすばやく酸素Ｏを高濃度に導入するのに有利で
ある。
との反応によりＴｉＮ膜（５）の極く表面（深さ：１０
Å〜２０Å）にＴｉＯＮ膜（６）を形成する。励起酸素
原子Ｏ*は、例えば酸素プラズマガスに含まれるもの
や、紫外線とオゾンＯ3との反応あるいはオゾンＯ3の加
熱分解により発生するものを用いることができる。ま
た、このような方法によればオゾンＯ*発生量は容易に
制御可能である。励起酸素原子Ｏ*は、酸素原子Ｏ2ある
いはオゾンＯ3と比べて活性度が高く、ＴｉＮ膜（５）
の表面にすばやく酸素Ｏを高濃度に導入するのに有利で
ある。
【００１０】この後、図４に示す如く全面に例えばアル
ミニウムＡｌ又はＡｌ−Ｓｉ−Ｃｕのようなアルミニウ
ム合金をスパッタし、不要部分を選択的にエッチング除
去して電極（７）を形成する。このように本発明によれ
ば、ＴｉＮ膜（５）の極く表面に励起酸素原子Ｏ*との
反応によりＴｉＯＮ膜（６）を形成しているのでバリア
メタル（ＴｉＯＮ膜（６）／ＴｉＮ膜（７））全体とし
ての抵抗率の増加を非常に小さくできる。
ミニウムＡｌ又はＡｌ−Ｓｉ−Ｃｕのようなアルミニウ
ム合金をスパッタし、不要部分を選択的にエッチング除
去して電極（７）を形成する。このように本発明によれ
ば、ＴｉＮ膜（５）の極く表面に励起酸素原子Ｏ*との
反応によりＴｉＯＮ膜（６）を形成しているのでバリア
メタル（ＴｉＯＮ膜（６）／ＴｉＮ膜（７））全体とし
ての抵抗率の増加を非常に小さくできる。
【００１１】また、バリア効果は主としてＡｌ電極とバ
リアメタルとの界面近傍で発揮されるものであるから、
１０Å〜２０Åという極薄のＴｉＯＮ膜（６）であって
も相当のバリア効果を得ることができるのである。
リアメタルとの界面近傍で発揮されるものであるから、
１０Å〜２０Åという極薄のＴｉＯＮ膜（６）であって
も相当のバリア効果を得ることができるのである。
【００１２】
【発明の効果】以上説明したように、本発明によればＴ
ｉＮ膜（５）の極く表面にＴｉＯＮ膜（６）を形成する
ことにより、徒らにバリアメタルの抵抗率を増加させる
ことなく、バリア効果を高める効果を有する。
ｉＮ膜（５）の極く表面にＴｉＯＮ膜（６）を形成する
ことにより、徒らにバリアメタルの抵抗率を増加させる
ことなく、バリア効果を高める効果を有する。
【図１】本発明の実施例に係る第１の断面図である。
【図２】本発明の実施例に係る第２の断面図である。
【図３】本発明の実施例に係る第３の断面図である。
【図４】本発明の実施例に係る第４の断面図である。
【図５】バリアメタル中の酸素濃度分布図である。
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板上の層間絶縁膜にコンタクト
ホールを設け、全面にスパッタ法又はＣＶＤ法によりチ
タンナイトライドＴｉＮ膜を形成する工程と、励起酸素
原子と反応させてその表面にチタンオキシナイトライド
ＴｉＯＮ膜を形成する工程と、前記コンタクトホールを
含む前記基板上にアルミニウム又はアルミニウム合金か
らなる電極を形成する工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15713091A JPH056865A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15713091A JPH056865A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056865A true JPH056865A (ja) | 1993-01-14 |
Family
ID=15642863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15713091A Pending JPH056865A (ja) | 1991-06-27 | 1991-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056865A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943600A (en) * | 1995-03-13 | 1999-08-24 | Applied Materials, Inc. | Treatment of a titanium nitride layer to improve resistance to elevated temperatures |
| US6146998A (en) * | 1997-08-27 | 2000-11-14 | Yamaha Corporation | Method of manufacturing wiring structure having buried plugs in semiconductor device, and semiconductor device |
| CN1062978C (zh) * | 1994-07-07 | 2001-03-07 | 现代电子产业株式会社 | 半导体器件中制作金属阻挡层的方法 |
| KR100310468B1 (ko) * | 1994-07-07 | 2001-12-15 | 박종섭 | 반도체 소자의 장벽금속막 형성방법 |
| KR100355861B1 (ko) * | 1999-05-11 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US6498098B1 (en) * | 2000-02-25 | 2002-12-24 | Oki Electric Industry Co., Ltd. | Method of forming embedded wiring in a groove in an insulating layer |
| US6824825B2 (en) | 1999-09-13 | 2004-11-30 | Tokyo Electron Limited | Method for depositing metallic nitride series thin film |
| KR100591177B1 (ko) * | 2004-06-30 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| CN103108925A (zh) * | 2010-09-08 | 2013-05-15 | 樱花彩色产品株式会社 | 水性绘画材料组合物 |
| JP2013232470A (ja) * | 2012-04-27 | 2013-11-14 | Canon Anelva Corp | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0243726A (ja) * | 1988-08-03 | 1990-02-14 | Fujitsu Ltd | 接続配線形成法 |
-
1991
- 1991-06-27 JP JP15713091A patent/JPH056865A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0243726A (ja) * | 1988-08-03 | 1990-02-14 | Fujitsu Ltd | 接続配線形成法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1062978C (zh) * | 1994-07-07 | 2001-03-07 | 现代电子产业株式会社 | 半导体器件中制作金属阻挡层的方法 |
| KR100310468B1 (ko) * | 1994-07-07 | 2001-12-15 | 박종섭 | 반도체 소자의 장벽금속막 형성방법 |
| US5943600A (en) * | 1995-03-13 | 1999-08-24 | Applied Materials, Inc. | Treatment of a titanium nitride layer to improve resistance to elevated temperatures |
| US6146998A (en) * | 1997-08-27 | 2000-11-14 | Yamaha Corporation | Method of manufacturing wiring structure having buried plugs in semiconductor device, and semiconductor device |
| US6150720A (en) * | 1997-08-27 | 2000-11-21 | Yamaha Corporation | Semiconductor device having manufacturing wiring structure with buried plugs |
| KR100355861B1 (ko) * | 1999-05-11 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US6824825B2 (en) | 1999-09-13 | 2004-11-30 | Tokyo Electron Limited | Method for depositing metallic nitride series thin film |
| US6498098B1 (en) * | 2000-02-25 | 2002-12-24 | Oki Electric Industry Co., Ltd. | Method of forming embedded wiring in a groove in an insulating layer |
| KR100591177B1 (ko) * | 2004-06-30 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| CN103108925A (zh) * | 2010-09-08 | 2013-05-15 | 樱花彩色产品株式会社 | 水性绘画材料组合物 |
| JP2013232470A (ja) * | 2012-04-27 | 2013-11-14 | Canon Anelva Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0172772B1 (ko) | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 | |
| JPH08107087A (ja) | 半導体装置及びその製造方法 | |
| JP2003273109A (ja) | Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置 | |
| JPH056865A (ja) | 半導体装置の製造方法 | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| JP2592844B2 (ja) | 高融点金属膜の形成方法 | |
| JP3029395B2 (ja) | 半導体素子の配線形成方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JPS61183433A (ja) | アルミニウム合金薄膜とその製造方法 | |
| JP2000514602A (ja) | 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法 | |
| JPS60251663A (ja) | 半導体装置 | |
| JPH06204171A (ja) | 半導体装置及びその製造方法 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPH07130849A (ja) | 半導体装置及びその製造方法 | |
| JPS6160580B2 (ja) | ||
| JPH01251758A (ja) | 高融点金属ゲートｍｏｓ ｆｅｔ | |
| JP3259537B2 (ja) | 半導体装置の製造方法 | |
| JPH05347299A (ja) | 半導体装置 | |
| JP3082934B2 (ja) | 単結晶アルミニウムを用いた半導体装置及びその製造方法 | |
| JP2000323476A (ja) | 配線構造およびその製造方法 | |
| JP3184042B2 (ja) | 半導体装置の製造方法 | |
| KR100272662B1 (ko) | 반도체장치의 금속배선의 제조방법 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JP2522373B2 (ja) | 半導体基板の製造方法 |