JP3259537B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3259537B2 JP3259537B2 JP20344494A JP20344494A JP3259537B2 JP 3259537 B2 JP3259537 B2 JP 3259537B2 JP 20344494 A JP20344494 A JP 20344494A JP 20344494 A JP20344494 A JP 20344494A JP 3259537 B2 JP3259537 B2 JP 3259537B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- silicon
- degree
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、詳しくは電極配線を形成する方法に関する。
法、詳しくは電極配線を形成する方法に関する。
【０００２】
【従来の技術】シリコン単結晶基板の上に形成されたＩ
Ｃ、ＬＳＩの電極配線形成に関してはその歴史が古く、
種々の問題を解決しながら今日に至っている。特にアル
ミニウム（Ａｌ）は高導電性、絶縁膜との良好な密着
性、シリコンに対する低抵抗オーミックコンタクトなど
の優れた特性のために、トランジスタの電極形成に用い
られた。その後、エレクトロマイグレーションを防止す
るためにシリコン（Ｓｉ）、銅（Ｃｕ）を添加したアル
ミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−銅
（Ａｌ−Ｃｕ）、アルミニウム−シリコン−銅（Ａｌ−
Ｓｉ−Ｃｕ）などが用いられるようになってきた。
Ｃ、ＬＳＩの電極配線形成に関してはその歴史が古く、
種々の問題を解決しながら今日に至っている。特にアル
ミニウム（Ａｌ）は高導電性、絶縁膜との良好な密着
性、シリコンに対する低抵抗オーミックコンタクトなど
の優れた特性のために、トランジスタの電極形成に用い
られた。その後、エレクトロマイグレーションを防止す
るためにシリコン（Ｓｉ）、銅（Ｃｕ）を添加したアル
ミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−銅
（Ａｌ−Ｃｕ）、アルミニウム−シリコン−銅（Ａｌ−
Ｓｉ−Ｃｕ）などが用いられるようになってきた。
【０００３】また近年になって、アモルファスシリコン
膜または多結晶シリコン膜を用いた薄膜トランジスタを
大面積基板に形成する技術が開発され、この薄膜トラン
ジスタをスイッチング素子として画素電極を選択するア
クテイブマトリックス型液晶表示装置が実用化されてい
る。さらに、多結晶シリコン膜を用いた薄膜トランジス
タで駆動回路を構成し、スイッチング素子としての薄膜
トランジスタと同一基板上に形成した周辺回路内蔵の薄
膜トランジスタアレイを用いた液晶表示装置も実用化さ
れつつある。このような薄膜トランジスタにおける電極
配線として、ＩＣ、ＬＳＩに用いられているＡｌ膜、Ａ
ｌ−Ｓｉ膜、Ａｌ−Ｃｕ膜、Ａｌ−Ｓｉ−Ｃｕ膜などが
使用されている。
膜または多結晶シリコン膜を用いた薄膜トランジスタを
大面積基板に形成する技術が開発され、この薄膜トラン
ジスタをスイッチング素子として画素電極を選択するア
クテイブマトリックス型液晶表示装置が実用化されてい
る。さらに、多結晶シリコン膜を用いた薄膜トランジス
タで駆動回路を構成し、スイッチング素子としての薄膜
トランジスタと同一基板上に形成した周辺回路内蔵の薄
膜トランジスタアレイを用いた液晶表示装置も実用化さ
れつつある。このような薄膜トランジスタにおける電極
配線として、ＩＣ、ＬＳＩに用いられているＡｌ膜、Ａ
ｌ−Ｓｉ膜、Ａｌ−Ｃｕ膜、Ａｌ−Ｓｉ−Ｃｕ膜などが
使用されている。
【０００４】以下従来の半導体装置の製造工程における
電極配線の形成方法について、絶縁基板上に形成された
薄膜トランジスタを例として説明する。
電極配線の形成方法について、絶縁基板上に形成された
薄膜トランジスタを例として説明する。
【０００５】図２（ａ）〜（ｄ）は薄膜トランジスタの
製造方法を説明する工程断面図である。
製造方法を説明する工程断面図である。
【０００６】まず図２（ａ）に示すように、絶縁基板１
の上に多結晶シリコン膜からなる半導体領域２を選択的
に形成する。次に少なくとも半導体領域２を覆ってゲー
ト絶縁膜３を形成し、その上に多結晶シリコン膜からな
るゲート電極４を形成する。その状態で、ゲート電極４
をマスクとして半導体領域２にイオン注入を行い、ソー
ス領域２ａ、ドレイン領域２ｂを形成する。これらの上
を覆ってシリコン酸化膜またはシリコン窒化膜などから
なる層間絶縁膜５を形成する。次に図２（ｂ）に示すよ
うに、層間絶縁膜５およびゲート絶縁膜３を貫通してそ
れぞれソース領域２ａおよびドレイン領域２ｂに達する
開口６を形成する。次に図２（ｃ）に示すように、全面
に導電膜としてＡｌ−Ｓｉ膜７を形成する。次に図２
（ｄ）に示すように、Ａｌ−Ｓｉ膜７を選択的にエッチ
ングして開口６を介してそれぞれソース領域２ａおよび
ドレイン領域２ｂに達するソース電極配線７ａ、ドレイ
ン電極配線７ｂを形成する。
の上に多結晶シリコン膜からなる半導体領域２を選択的
に形成する。次に少なくとも半導体領域２を覆ってゲー
ト絶縁膜３を形成し、その上に多結晶シリコン膜からな
るゲート電極４を形成する。その状態で、ゲート電極４
をマスクとして半導体領域２にイオン注入を行い、ソー
ス領域２ａ、ドレイン領域２ｂを形成する。これらの上
を覆ってシリコン酸化膜またはシリコン窒化膜などから
なる層間絶縁膜５を形成する。次に図２（ｂ）に示すよ
うに、層間絶縁膜５およびゲート絶縁膜３を貫通してそ
れぞれソース領域２ａおよびドレイン領域２ｂに達する
開口６を形成する。次に図２（ｃ）に示すように、全面
に導電膜としてＡｌ−Ｓｉ膜７を形成する。次に図２
（ｄ）に示すように、Ａｌ−Ｓｉ膜７を選択的にエッチ
ングして開口６を介してそれぞれソース領域２ａおよび
ドレイン領域２ｂに達するソース電極配線７ａ、ドレイ
ン電極配線７ｂを形成する。
【０００７】次に図２（ｃ）に示した導電膜形成工程に
ついて、さらに詳しく説明する。図３（ａ）〜（ｃ）は
従来の導電膜形成工程を説明するフローチャートであ
る。まず図２（ｂ）に示すような開口６を設けた絶縁基
板１をスパッタリング装置内に設置し、図３（ａ）に示
す工程でスパッタリング室を７×１０-5Ｐａ程度に真空
引きする。次に図３（ｂ）の工程で、絶縁基板１やスパ
ッタリング室内部のガス出しのために温度３５０℃で１
５分間程度加熱する。このとき、アウトガスにより一時
真空度が低下するが、再び真空度が回復して１×１０-4
Ｐａ程度になったところで、図３（ｃ）に示す工程でＡ
ｌ−Ｓｉ膜をスパッタリングする。これら一連の工程が
終了すると、スパッタリング室内を窒素ガスでパージ
し、絶縁基板１を取り出す。
ついて、さらに詳しく説明する。図３（ａ）〜（ｃ）は
従来の導電膜形成工程を説明するフローチャートであ
る。まず図２（ｂ）に示すような開口６を設けた絶縁基
板１をスパッタリング装置内に設置し、図３（ａ）に示
す工程でスパッタリング室を７×１０-5Ｐａ程度に真空
引きする。次に図３（ｂ）の工程で、絶縁基板１やスパ
ッタリング室内部のガス出しのために温度３５０℃で１
５分間程度加熱する。このとき、アウトガスにより一時
真空度が低下するが、再び真空度が回復して１×１０-4
Ｐａ程度になったところで、図３（ｃ）に示す工程でＡ
ｌ−Ｓｉ膜をスパッタリングする。これら一連の工程が
終了すると、スパッタリング室内を窒素ガスでパージ
し、絶縁基板１を取り出す。
【０００８】以上絶縁基板１上に薄膜トランジスタを形
成する場合について説明したが、その他の半導体装置た
とえばＩＣやＬＳＩに関しても装置、条件または細部は
異なるにしても基本的には同様の工程を経て電極配線が
形成されている。
成する場合について説明したが、その他の半導体装置た
とえばＩＣやＬＳＩに関しても装置、条件または細部は
異なるにしても基本的には同様の工程を経て電極配線が
形成されている。
【０００９】
【発明が解決しようとする課題】しかしながら上述の従
来の構成では、アルミニウム膜またはアルミニウムを主
成分とするアルミニウム合金膜が使用されており、これ
らの膜で形成した電極配線中にシリコンノジュールが発
生し、配線抵抗が高くなったりエレクトロマイグレーシ
ョンによる断線が発生したりするという課題を有してい
た。
来の構成では、アルミニウム膜またはアルミニウムを主
成分とするアルミニウム合金膜が使用されており、これ
らの膜で形成した電極配線中にシリコンノジュールが発
生し、配線抵抗が高くなったりエレクトロマイグレーシ
ョンによる断線が発生したりするという課題を有してい
た。
【００１０】図４は従来の導電膜形成工程におけるシリ
コンノジュールの発生を説明するための断面図であり、
図２（ｄ）のドレイン領域２ｂの近傍を拡大したもので
ある。このように、ドレイン電極配線７ｂとドレイン領
域２ｂの界面ではアルミニウムとシリコンが直接接して
いるためにシリコンが過剰になり、シリコンノジュール
が発生するものと考えられている。また層間絶縁膜５の
上では、飛来するアルミニウム粒子のエネルギーが高い
ために界面で ４Ａｌ＋３ＳｉＯ2→２Ａｌ2Ｏ3＋３Ｓｉ の反応が生じ、シリコンが過剰になり、シリコンノジュ
ールが発生するものと考えられる。
コンノジュールの発生を説明するための断面図であり、
図２（ｄ）のドレイン領域２ｂの近傍を拡大したもので
ある。このように、ドレイン電極配線７ｂとドレイン領
域２ｂの界面ではアルミニウムとシリコンが直接接して
いるためにシリコンが過剰になり、シリコンノジュール
が発生するものと考えられている。また層間絶縁膜５の
上では、飛来するアルミニウム粒子のエネルギーが高い
ために界面で ４Ａｌ＋３ＳｉＯ2→２Ａｌ2Ｏ3＋３Ｓｉ の反応が生じ、シリコンが過剰になり、シリコンノジュ
ールが発生するものと考えられる。
【００１１】一方、スパッタリングされたＡｌ−Ｓｉ膜
中のシリコンの成分比を分析した結果が発表されている
（L. D. Martsough and D. R. Denison, Sorid State T
ech., Dec., p.66）。図５はそのアルミニウム膜中のシ
リコン分布を示す図であるが、シリコンとの界面および
表面でシリコンの成分が増大しており、これもシリコン
ノジュール発生の原因になっているものと考えられる。
中のシリコンの成分比を分析した結果が発表されている
（L. D. Martsough and D. R. Denison, Sorid State T
ech., Dec., p.66）。図５はそのアルミニウム膜中のシ
リコン分布を示す図であるが、シリコンとの界面および
表面でシリコンの成分が増大しており、これもシリコン
ノジュール発生の原因になっているものと考えられる。
【００１２】本発明は上記の従来の課題を解決するもの
で、電極配線としてアルミニウム単独またはアルミニウ
ムを主成分とする合金からなる導電膜を用いてもシリコ
ンノジュールの発生を抑制できる半導体装置の製造方法
を提供することを目的とする。
で、電極配線としてアルミニウム単独またはアルミニウ
ムを主成分とする合金からなる導電膜を用いてもシリコ
ンノジュールの発生を抑制できる半導体装置の製造方法
を提供することを目的とする。
【００１３】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、半導体素子上の絶
縁膜に開口を形成した基板を金属薄膜形成装置内に設置
し、金属薄膜形成装置内を真空にした後、酸素ガスを導
入して内部の真空度を少し下げるとともに成膜を開始
し、一定時間後に再度真空度を上げて成膜し、アルミニ
ウム単独またはアルミニウムを主成分とする合金からな
る導電膜を形成する工程と、導電膜を選択的にエッチン
グして電極配線を形成する工程とを有する。
に本発明の半導体装置の製造方法は、半導体素子上の絶
縁膜に開口を形成した基板を金属薄膜形成装置内に設置
し、金属薄膜形成装置内を真空にした後、酸素ガスを導
入して内部の真空度を少し下げるとともに成膜を開始
し、一定時間後に再度真空度を上げて成膜し、アルミニ
ウム単独またはアルミニウムを主成分とする合金からな
る導電膜を形成する工程と、導電膜を選択的にエッチン
グして電極配線を形成する工程とを有する。
【００１４】
【作用】この構成によって、最初に基板上に飛来するア
ルミニウム粒子は、酸素が充分に供給されているため
に、シリコンとの界面で酸素と結びつく。そのためにＡ
ｌ−Ｓｉ膜中にシリコンを取り込まなくなり、また層間
絶縁膜上に飛来するアルミニウム粒子も供給された酸素
と結合するため、層間絶縁膜を還元しなくなる。その結
果、Ａｌ−Ｓｉ膜中のシリコンノジュールの発生が抑制
できる。
ルミニウム粒子は、酸素が充分に供給されているため
に、シリコンとの界面で酸素と結びつく。そのためにＡ
ｌ−Ｓｉ膜中にシリコンを取り込まなくなり、また層間
絶縁膜上に飛来するアルミニウム粒子も供給された酸素
と結合するため、層間絶縁膜を還元しなくなる。その結
果、Ａｌ−Ｓｉ膜中のシリコンノジュールの発生が抑制
できる。
【００１５】
【実施例】以下本発明の一実施例の半導体装置の製造方
法における電極配線の形成方法について、絶縁基板上に
形成された薄膜トランジスタを例として説明する。
法における電極配線の形成方法について、絶縁基板上に
形成された薄膜トランジスタを例として説明する。
【００１６】図１は本発明の一実施例における導電膜形
成工程を説明するフローチャートである。本実施例は、
基本的には図２（ａ）〜（ｄ）の工程断面図および図３
（ａ）〜（ｃ）に示すフローチャートに示す従来例と同
じであるが、電極配線を形成するための導電膜を形成す
る工程が異なる。すなわち、図２（ｃ）の工程で層間絶
縁膜５およびゲート絶縁膜３を貫通してそれぞれソース
領域２ａおよびドレイン領域２ｂに達する開口６を形成
した後、スパッタリング装置内に絶縁基板１をセットす
るところまでは従来例と同じである。
成工程を説明するフローチャートである。本実施例は、
基本的には図２（ａ）〜（ｄ）の工程断面図および図３
（ａ）〜（ｃ）に示すフローチャートに示す従来例と同
じであるが、電極配線を形成するための導電膜を形成す
る工程が異なる。すなわち、図２（ｃ）の工程で層間絶
縁膜５およびゲート絶縁膜３を貫通してそれぞれソース
領域２ａおよびドレイン領域２ｂに達する開口６を形成
した後、スパッタリング装置内に絶縁基板１をセットす
るところまでは従来例と同じである。
【００１７】次に図１（ｄ）に示す工程でスパッタリン
グ室を７×１０-5Ｐａ程度に真空引きする。次に図１
（ｅ）の工程で、絶縁基板１やスパッタリング室の内部
のガス出しのために３５０℃−１５分程度加熱する。こ
のときアウトガスにより一時真空度が低下するが、再び
真空度が回復して１×１０-4Ｐａ程度になったところ
で、図１（ｆ）に示す工程で、まず酸素を含有するガス
を導入してスパッタリング室内の真空度を７×１０-4Ｐ
ａ程度にしてスパッタリングを開始し（スパッタ１）、
一定時間後に再度真空度を１×１０-4Ｐａ程度に上げて
スパッタリングし（スパッタ２）、アルミニウム単独ま
たはアルミニウムを主成分とする合金からなる導電膜を
形成する。これらの一連の工程が終了すると、図１
（ｇ）に示す工程でスパッタリング室内を窒素ガスでパ
ージし、絶縁基板１を取り出す。
グ室を７×１０-5Ｐａ程度に真空引きする。次に図１
（ｅ）の工程で、絶縁基板１やスパッタリング室の内部
のガス出しのために３５０℃−１５分程度加熱する。こ
のときアウトガスにより一時真空度が低下するが、再び
真空度が回復して１×１０-4Ｐａ程度になったところ
で、図１（ｆ）に示す工程で、まず酸素を含有するガス
を導入してスパッタリング室内の真空度を７×１０-4Ｐ
ａ程度にしてスパッタリングを開始し（スパッタ１）、
一定時間後に再度真空度を１×１０-4Ｐａ程度に上げて
スパッタリングし（スパッタ２）、アルミニウム単独ま
たはアルミニウムを主成分とする合金からなる導電膜を
形成する。これらの一連の工程が終了すると、図１
（ｇ）に示す工程でスパッタリング室内を窒素ガスでパ
ージし、絶縁基板１を取り出す。
【００１８】以上のようにしてアルミニウムを主成分と
する合金からなる導電膜を形成した後、図２（ｄ）に示
すように、通常のフォトリソ工程によりソース電極配線
７ａ、ドレイン電極配線７ｂを形成する。なお、薄膜ト
ランジスタの性能を回復向上させるために、導電膜を形
成した後または電極配線を形成した後に水素雰囲気中で
４５０℃程度の温度で熱処理される。このとき導電膜と
多結晶シリコン膜との界面のコンタクト状態も改善され
る。
する合金からなる導電膜を形成した後、図２（ｄ）に示
すように、通常のフォトリソ工程によりソース電極配線
７ａ、ドレイン電極配線７ｂを形成する。なお、薄膜ト
ランジスタの性能を回復向上させるために、導電膜を形
成した後または電極配線を形成した後に水素雰囲気中で
４５０℃程度の温度で熱処理される。このとき導電膜と
多結晶シリコン膜との界面のコンタクト状態も改善され
る。
【００１９】以上説明した本実施例では、図１（ｆ）の
スパッタ１の工程でアルミニウムがシリコン酸化膜また
はシリコン窒化膜の絶縁膜６の上に飛来してきたとき、
余分の酸素が存在するためにその酸素とアルミニウムが
結合し、絶縁膜６中の酸素または窒素を奪うことがない
ため、シリコンが遊離せず、アルミニウムを主成分とす
る導電膜中のシリコンノジュールの発生を防止できる。
スパッタ１の工程でアルミニウムがシリコン酸化膜また
はシリコン窒化膜の絶縁膜６の上に飛来してきたとき、
余分の酸素が存在するためにその酸素とアルミニウムが
結合し、絶縁膜６中の酸素または窒素を奪うことがない
ため、シリコンが遊離せず、アルミニウムを主成分とす
る導電膜中のシリコンノジュールの発生を防止できる。
【００２０】なお酸素の量が多すぎると厚い酸化アルミ
ニウム膜が形成され、コンタクト抵抗が高くなるので、
注意しなければならない。
ニウム膜が形成され、コンタクト抵抗が高くなるので、
注意しなければならない。
【００２１】
【発明の効果】本発明は、半導体素子が形成された基板
の上に絶縁膜を形成する工程と、その半導体素子に達す
る開口を形成する工程と、その絶縁膜に開口を形成した
基板を金属薄膜形成装置内に設置し、金属薄膜形成装置
内を真空にした後、酸素を含有するガスを導入して内部
の真空度を少し下げるとともにスパッタリングを開始
し、一定時間後に再度真空度を上げてスパッタリング
し、アルミニウム単独またはアルミニウムを主成分とす
る合金からなる導電膜を形成する工程と、導電膜を選択
的にエッチングして電極配線を形成する工程とを有し、
アルミニウム単独またはアルミニウムを主成分とする合
金膜中のシリコンノジュールの発生を防止できる半導体
装置の製造方法を実現することができる。
の上に絶縁膜を形成する工程と、その半導体素子に達す
る開口を形成する工程と、その絶縁膜に開口を形成した
基板を金属薄膜形成装置内に設置し、金属薄膜形成装置
内を真空にした後、酸素を含有するガスを導入して内部
の真空度を少し下げるとともにスパッタリングを開始
し、一定時間後に再度真空度を上げてスパッタリング
し、アルミニウム単独またはアルミニウムを主成分とす
る合金からなる導電膜を形成する工程と、導電膜を選択
的にエッチングして電極配線を形成する工程とを有し、
アルミニウム単独またはアルミニウムを主成分とする合
金膜中のシリコンノジュールの発生を防止できる半導体
装置の製造方法を実現することができる。
【図１】（ａ）〜（ｇ）は本発明の一実施例における半
導体装置の製造方法を説明するためのフローチャート
導体装置の製造方法を説明するためのフローチャート
【図２】（ａ）〜（ｄ）は薄膜トランジスタの製造方法
を説明するための工程断面図
を説明するための工程断面図
【図３】（ａ）〜（ｃ）は従来の半導体装置の製造方法
を説明するためのフローチャート
を説明するためのフローチャート
【図４】従来の導電膜形成工程におけるシリコンノジュ
ールの発生を説明するための断面図
ールの発生を説明するための断面図
【図５】シリコン基板上に形成されたシリコンを含有す
るアルミニウム膜中のシリコン成分比を示す図
るアルミニウム膜中のシリコン成分比を示す図
１ 絶縁基板 ２ 半導体領域 ２ａ ソース領域 ２ｂ ドレイン領域 ３ ゲート絶縁膜 ４ ゲート電極 ５ 層間絶縁膜 ６ 開口 ７ Ａl−Ｓｉ膜 ７ａ ソース電極配線 ７ｂ ドレイン電極配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−140353（ＪＰ，Ａ) 特開 平５−90193（ＪＰ，Ａ) 特開 平３−288428（ＪＰ，Ａ) 特開 平６−116723（ＪＰ，Ａ) 特開 平４−61322（ＪＰ，Ａ) 特開 平２−34918（ＪＰ，Ａ) 特開 平５−259104（ＪＰ，Ａ) 特開 平２−89320（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/285 H01L 21/285 301 H01L 21/3205 H01L 21/768
Claims (3)
- 【請求項１】 半導体素子が形成された基板上にシリコ
ン酸化膜またはシリコン窒化膜の絶縁膜を形成する工程
と、前記絶縁膜に前記半導体素子に達する開口を形成す
る工程と、前記絶縁膜に開口を形成した基板を金属薄膜
形成装置内に設置し、前記金属薄膜形成装置内を真空に
した後、酸素を含有するガスを導入して内部の真空度を
少し下げるとともに膜形成を開始し、一定時間後に再度
真空度を上げて膜形成し、アルミニウム単独またはアル
ミニウムを主成分とする合金からなる導電膜を形成する
工程と、前記導電膜を選択的にエッチングして電極配線
を形成する工程とを有する半導体装置の製造方法。 - 【請求項２】 酸素を含有するガスを導入して内部の真
空度を少し下げて膜形成を開始する代わりに、膜形成を
開始した後に酸素を含有するガスを導入し、一定時間後
に再度真空度を上げることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 半導体素子が透明絶縁基板上に形成され
た多結晶シリコン膜を用いた薄膜トランジスタで構成さ
れている請求項１または２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20344494A JP3259537B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20344494A JP3259537B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0869982A JPH0869982A (ja) | 1996-03-12 |
| JP3259537B2 true JP3259537B2 (ja) | 2002-02-25 |
Family
ID=16474220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20344494A Expired - Fee Related JP3259537B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259537B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736977B2 (en) | 1997-03-25 | 2010-06-15 | Rohm Co., Ltd. | Semiconductor device and a method for manufacturing therefor |
-
1994
- 1994-08-29 JP JP20344494A patent/JP3259537B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736977B2 (en) | 1997-03-25 | 2010-06-15 | Rohm Co., Ltd. | Semiconductor device and a method for manufacturing therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0869982A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2700103B2 (ja) | 改良された集積回路構造および改良された集積回路構造を形成する方法 | |
| JP3248570B2 (ja) | 半導体装置の製造方法 | |
| JPH10270552A (ja) | 半導体デバイス | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3199015B2 (ja) | 半導体装置及びその製造方法 | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3259537B2 (ja) | 半導体装置の製造方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP3613768B2 (ja) | 半導体装置 | |
| JPH0945688A (ja) | 配線構造及びその形成方法 | |
| JP3182833B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3616724B2 (ja) | 半導体装置の製造方法 | |
| JP3076500B2 (ja) | 半導体装置の製造方法 | |
| JP3104258B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05102154A (ja) | 半導体装置 | |
| JP3249444B2 (ja) | 半導体装置の製造方法 | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| JPH07130849A (ja) | 半導体装置及びその製造方法 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPH05102156A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |