JP3194793B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3194793B2 JP3194793B2 JP20305592A JP20305592A JP3194793B2 JP 3194793 B2 JP3194793 B2 JP 3194793B2 JP 20305592 A JP20305592 A JP 20305592A JP 20305592 A JP20305592 A JP 20305592A JP 3194793 B2 JP3194793 B2 JP 3194793B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- contact hole
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特にＡl 系配線膜の密着性に係り、Ｕ
ＬＳＩ等の配線膜の形成方法に使用されるものである。
に関するもので、特にＡl 系配線膜の密着性に係り、Ｕ
ＬＳＩ等の配線膜の形成方法に使用されるものである。
【０００２】
【従来の技術】ＬＳＩ等に使用される配線膜の従来例に
ついて、図６及び図７を参照して説明する。
ついて、図６及び図７を参照して説明する。
【０００３】図６はコンタクト孔（コンタクトホールと
呼ばれる）を含む基板断面図である。半導体基板１上に
絶縁物のＢＰＳＧ膜（硼素リンガラス）３が形成され、
このＢＰＳＧ膜３には、基板１の表面に露出して形成さ
れた不純物拡散層（活性層）２と、電気的接触をとるた
めのコンタクト孔が開孔されている。このコンタクト孔
を含むＢＰＳＧ膜３上に、Ｔi 膜５及びＴi Ｎ膜６から
なるバリア膜が形成される。さらにその上にＡl または
Ａl 合金（例えばＡl −Ｓi 、Ａl −Ｃu ）からなるＡ
l 系配線膜８が形成される。
呼ばれる）を含む基板断面図である。半導体基板１上に
絶縁物のＢＰＳＧ膜（硼素リンガラス）３が形成され、
このＢＰＳＧ膜３には、基板１の表面に露出して形成さ
れた不純物拡散層（活性層）２と、電気的接触をとるた
めのコンタクト孔が開孔されている。このコンタクト孔
を含むＢＰＳＧ膜３上に、Ｔi 膜５及びＴi Ｎ膜６から
なるバリア膜が形成される。さらにその上にＡl または
Ａl 合金（例えばＡl −Ｓi 、Ａl −Ｃu ）からなるＡ
l 系配線膜８が形成される。
【０００４】上記のバリア膜は、Ａl とＳi が反応する
ことによって生じる、Ａl 系配線のコンタクト部の接合
突き抜けや、Ｓi 析出によるコンタクト抵抗増大等を抑
制するために設けられるものである。
ことによって生じる、Ａl 系配線のコンタクト部の接合
突き抜けや、Ｓi 析出によるコンタクト抵抗増大等を抑
制するために設けられるものである。
【０００５】なおＴi 膜５及びＴi Ｎ膜６からなるバリ
ア膜の形成直後には、コンタクト部において、Ｓi 基板
表面の薄い酸化物のＴi による還元、及びＴi とＳi と
のシリサイド化を促進して、コンタクト抵抗を低減する
ための熱処理が行われる。この熱処理によって、拡散層
２近傍のＴi 膜は、Ｔi シリサイド層７になる。次に前
記Ａl 系配線膜８を形成した後に、パターニングを行な
い配線パターンを形成する。
ア膜の形成直後には、コンタクト部において、Ｓi 基板
表面の薄い酸化物のＴi による還元、及びＴi とＳi と
のシリサイド化を促進して、コンタクト抵抗を低減する
ための熱処理が行われる。この熱処理によって、拡散層
２近傍のＴi 膜は、Ｔi シリサイド層７になる。次に前
記Ａl 系配線膜８を形成した後に、パターニングを行な
い配線パターンを形成する。
【０００６】次に図７に示すように、その上に絶縁保護
膜９を堆積し、ボンディングパッド部１０を開孔する。
なお図７は、ワイヤボンディング後のパッド部１０を含
む基板断面図である。
膜９を堆積し、ボンディングパッド部１０を開孔する。
なお図７は、ワイヤボンディング後のパッド部１０を含
む基板断面図である。
【０００７】このような半導体装置においては、ボンデ
ィングワイヤ１１をパッド部１０にボンディングすると
きと、パッド部１０と下地絶縁膜３との界面近傍で剥離
（１２）する、すなわち密着性不良が生じるという問題
点があった。
ィングワイヤ１１をパッド部１０にボンディングすると
きと、パッド部１０と下地絶縁膜３との界面近傍で剥離
（１２）する、すなわち密着性不良が生じるという問題
点があった。
【０００８】
【発明が解決しようとする課題】前記のように、高集積
化されたＬＳＩ等において、Ａl 系配線膜を使用するデ
バイスでは、拡散層とのコンタクト部において、Ａl ま
たはＡl 合金とＳi 基板との反応を防止するため、Ｔi
Ｎ及びＴi からなるバリア膜が使用されている。Ａl ま
たはＡl 合金とバリア膜との積層配線からなるボンディ
ングパッド部は、下地絶縁膜との密着性が悪く、ワイヤ
ボンディング時に、パッド部と下地絶縁膜とが剥離する
という問題がある。
化されたＬＳＩ等において、Ａl 系配線膜を使用するデ
バイスでは、拡散層とのコンタクト部において、Ａl ま
たはＡl 合金とＳi 基板との反応を防止するため、Ｔi
Ｎ及びＴi からなるバリア膜が使用されている。Ａl ま
たはＡl 合金とバリア膜との積層配線からなるボンディ
ングパッド部は、下地絶縁膜との密着性が悪く、ワイヤ
ボンディング時に、パッド部と下地絶縁膜とが剥離する
という問題がある。
【０００９】本発明は、この問題点を考慮してなされた
ものであって、積層配線膜と下地絶縁膜との密着性に対
して高い信頼性を有する半導体装置の製造方法を提供す
ることを目的とする。
ものであって、積層配線膜と下地絶縁膜との密着性に対
して高い信頼性を有する半導体装置の製造方法を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】本発明は、（ａ）不純物
拡散層が表面に露出して形成された半導体基板上に絶縁
膜（例えばＳi 酸化膜を含む絶縁膜）を形成する工程
と、（ｂ）この絶縁膜に前記拡散層の露出面に達するコ
ンタクト孔を形成する工程と、（ｃ）コンタクト孔を含
む前記半導体基板上にスパッタリングによりＳi 膜を形
成する工程と、（ｄ）スパッタエッチングによりコンタ
クト孔底に付着したＳi 膜を除去すると共に前記絶縁膜
上にＳi 膜を残した後、引き続いて大気にさらすことな
くＴi 膜とＴi Ｎ膜とをこの順に前記基板上に形成する
工程と、（ｅ）前記コンタクト孔底にＴi シリサイド層
を形成する熱処理工程と、（ｆ）前記基板上にＡl 系
（ＡlまたはＡl 合金）配線膜を形成する工程とを含む
ことを特徴とする半導体装置の製造方法である。
拡散層が表面に露出して形成された半導体基板上に絶縁
膜（例えばＳi 酸化膜を含む絶縁膜）を形成する工程
と、（ｂ）この絶縁膜に前記拡散層の露出面に達するコ
ンタクト孔を形成する工程と、（ｃ）コンタクト孔を含
む前記半導体基板上にスパッタリングによりＳi 膜を形
成する工程と、（ｄ）スパッタエッチングによりコンタ
クト孔底に付着したＳi 膜を除去すると共に前記絶縁膜
上にＳi 膜を残した後、引き続いて大気にさらすことな
くＴi 膜とＴi Ｎ膜とをこの順に前記基板上に形成する
工程と、（ｅ）前記コンタクト孔底にＴi シリサイド層
を形成する熱処理工程と、（ｆ）前記基板上にＡl 系
（ＡlまたはＡl 合金）配線膜を形成する工程とを含む
ことを特徴とする半導体装置の製造方法である。
【００１１】
【作用】Ａl 系配線膜及びバリア膜（Ｔi Ｎ，Ｔi ）か
らなる積層配線膜と下地絶縁膜との密着性が良くない要
因について調査したところ、バリア膜形成直後に行なう
コンタクト抵抗低減のための熱処理工程において、積層
配線膜の最下層のＴi 膜と下地絶縁膜とが反応して、脆
い層（Ｔi Ｏ2 やＴi Ｂ）が生成されるためであり、ま
たこの密着性不良は、下地絶縁膜の構成成分にも影響さ
れ、特にＢ（硼素）の含有率が高い下地膜ほど発生しや
すいことを発見した。
らなる積層配線膜と下地絶縁膜との密着性が良くない要
因について調査したところ、バリア膜形成直後に行なう
コンタクト抵抗低減のための熱処理工程において、積層
配線膜の最下層のＴi 膜と下地絶縁膜とが反応して、脆
い層（Ｔi Ｏ2 やＴi Ｂ）が生成されるためであり、ま
たこの密着性不良は、下地絶縁膜の構成成分にも影響さ
れ、特にＢ（硼素）の含有率が高い下地膜ほど発生しや
すいことを発見した。
【００１２】本発明はこの知見に基づいてなされたもの
である。すなわちコンタクト孔を形成し、コンタクト孔
底の拡散層の露出面を含む基板上に、通常のスパッタリ
ングによりＳi 膜を形成すると、スパッタリングの成膜
特性上、前記コンタクト孔底に堆積されるＳi 膜の厚さ
は、絶縁膜上に堆積されるＳi 膜の厚さに比べ薄く、例
えば数分の 1程度である。次にスパッタエッチングによ
りＳi 膜の除去を行なうとスパッタエッチングのエッチ
ング特性により、コンタクト孔底の薄いＳi 膜を除去す
ると同時に絶縁膜上に堆積した厚いＳi 膜を残すことが
できる。次に引き続いて大気にさらすことなく、すなわ
ちコンタクト孔に露出する拡散層面及び絶縁膜上の残留
Ｓi 膜を清浄に保持した状態でその上にバリア膜を形成
する。次にコンタクト孔に露出する拡散層のＳi とバリ
ア膜のＴi とを反応させ、低抵抗のＴi シリサイド層を
形成し、コンタクト抵抗を低減する熱処理工程を行なう
が、この際、本発明の製造方法によれば、絶縁膜とその
上に堆積されるバリア層との間に残留Ｓi 膜が設けられ
ており、バリア膜形成後の前記熱処理において、このＳ
i 膜により、絶縁膜とバリア膜との反応が抑えられ、従
来技術に見られたＴi Ｏ2 やＴi Ｂ等の脆い層が形成さ
れず、密着性に対して高い信頼性のボンディングパッド
部を含む配線膜が得られ、ボンディング時にパッド部か
らの剥離もなくなった。
である。すなわちコンタクト孔を形成し、コンタクト孔
底の拡散層の露出面を含む基板上に、通常のスパッタリ
ングによりＳi 膜を形成すると、スパッタリングの成膜
特性上、前記コンタクト孔底に堆積されるＳi 膜の厚さ
は、絶縁膜上に堆積されるＳi 膜の厚さに比べ薄く、例
えば数分の 1程度である。次にスパッタエッチングによ
りＳi 膜の除去を行なうとスパッタエッチングのエッチ
ング特性により、コンタクト孔底の薄いＳi 膜を除去す
ると同時に絶縁膜上に堆積した厚いＳi 膜を残すことが
できる。次に引き続いて大気にさらすことなく、すなわ
ちコンタクト孔に露出する拡散層面及び絶縁膜上の残留
Ｓi 膜を清浄に保持した状態でその上にバリア膜を形成
する。次にコンタクト孔に露出する拡散層のＳi とバリ
ア膜のＴi とを反応させ、低抵抗のＴi シリサイド層を
形成し、コンタクト抵抗を低減する熱処理工程を行なう
が、この際、本発明の製造方法によれば、絶縁膜とその
上に堆積されるバリア層との間に残留Ｓi 膜が設けられ
ており、バリア膜形成後の前記熱処理において、このＳ
i 膜により、絶縁膜とバリア膜との反応が抑えられ、従
来技術に見られたＴi Ｏ2 やＴi Ｂ等の脆い層が形成さ
れず、密着性に対して高い信頼性のボンディングパッド
部を含む配線膜が得られ、ボンディング時にパッド部か
らの剥離もなくなった。
【００１３】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１ないし図５は、本実施例による半導
体装置の製造方法を工程順に示す断面図である。
して説明する。図１ないし図５は、本実施例による半導
体装置の製造方法を工程順に示す断面図である。
【００１４】図１に示すように、Ｐ型シリコン半導体基
板１の主表面に燐イオン（Ｐ+ ）や砒素イオン（Ａ
ｓ+ ）等の不純物イオンが注入され、基板１の主表面に
露出してＮ型不純物拡散層２が形成されている。そして
基板１の主表面全体に絶縁膜（ＢＰＳＧ膜）３が形成さ
れ、この絶縁膜３に対し、写真蝕刻法が用いられ、拡散
層２の前記露出面に達するコンタクト孔１３が、例えば
ＲＩＥ法により設けられる。なお図６及び図７と同じ符
号は同一部分または相当部分をあらわす。
板１の主表面に燐イオン（Ｐ+ ）や砒素イオン（Ａ
ｓ+ ）等の不純物イオンが注入され、基板１の主表面に
露出してＮ型不純物拡散層２が形成されている。そして
基板１の主表面全体に絶縁膜（ＢＰＳＧ膜）３が形成さ
れ、この絶縁膜３に対し、写真蝕刻法が用いられ、拡散
層２の前記露出面に達するコンタクト孔１３が、例えば
ＲＩＥ法により設けられる。なお図６及び図７と同じ符
号は同一部分または相当部分をあらわす。
【００１５】次に図２に示すように、コンタクト孔１３
を含む基板上、すなわち絶縁膜３の表面及びコンタクト
孔１３に、通常のスパッタ装置（カソード側にＳi ター
ゲットを、アノード側にウェーハを配し、Ａr ガス使
用）により、Ｓi のスパッタが行なわれ、膜厚10nmない
し50nmのＳi 膜４が堆積される。このとき、スパッタリ
ングの成膜特性から、コンタクト孔１３内に堆積される
Ｓi 膜厚は、絶縁膜３上に堆積されるＳi 膜厚に比し薄
い。例えばアスペクト比 0.5以上のコンタクト孔内のＳ
i 膜厚は、絶縁膜３上のＳi 膜厚の 5分の 1以下であ
る。
を含む基板上、すなわち絶縁膜３の表面及びコンタクト
孔１３に、通常のスパッタ装置（カソード側にＳi ター
ゲットを、アノード側にウェーハを配し、Ａr ガス使
用）により、Ｓi のスパッタが行なわれ、膜厚10nmない
し50nmのＳi 膜４が堆積される。このとき、スパッタリ
ングの成膜特性から、コンタクト孔１３内に堆積される
Ｓi 膜厚は、絶縁膜３上に堆積されるＳi 膜厚に比し薄
い。例えばアスペクト比 0.5以上のコンタクト孔内のＳ
i 膜厚は、絶縁膜３上のＳi 膜厚の 5分の 1以下であ
る。
【００１６】次に図３に示すように、再びスパッタ装置
に前記基板１を搬入し、スパッタエッチングにより、コ
ンタクト孔内に堆積したＳi 膜４が無くなるまでエッチ
ングを行なう。この時、絶縁膜３上のＳi 膜は、コンタ
クト孔１３内のＳi 膜厚よりかなり厚いので、膜厚の違
いにより十分な厚さのＳi 膜４ａが絶縁膜３上に残され
る。
に前記基板１を搬入し、スパッタエッチングにより、コ
ンタクト孔内に堆積したＳi 膜４が無くなるまでエッチ
ングを行なう。この時、絶縁膜３上のＳi 膜は、コンタ
クト孔１３内のＳi 膜厚よりかなり厚いので、膜厚の違
いにより十分な厚さのＳi 膜４ａが絶縁膜３上に残され
る。
【００１７】その後、大気中にさらすことなく、引き続
いて真空中でスパッタリングによりＴi 膜５を、次にＴ
i Ｎ膜６を、それぞれ堆積する。
いて真空中でスパッタリングによりＴi 膜５を、次にＴ
i Ｎ膜６を、それぞれ堆積する。
【００１８】次に図４に示すように、 400℃ないし 800
℃の温度で熱処理を行ない、コンタクト孔底のＴi と拡
散層２のＳi とを反応させて、Ｔi シリサイド層７を形
成する。
℃の温度で熱処理を行ない、コンタクト孔底のＴi と拡
散層２のＳi とを反応させて、Ｔi シリサイド層７を形
成する。
【００１９】次に図５に示すように、Ｔi Ｎ膜６の表面
全体に、Ａl 合金がスパッタリングにより堆積され、厚
さ 400nmないし 800nmのＡl 系配線膜８が形成される。
次にＡl 系配線膜８、Ｔi Ｎ膜６、Ｔi 膜５及びＳi 膜
４ａからなる積層膜に、通常の写真蝕刻法を用い、所望
のパターンの積層配線膜を形成する。
全体に、Ａl 合金がスパッタリングにより堆積され、厚
さ 400nmないし 800nmのＡl 系配線膜８が形成される。
次にＡl 系配線膜８、Ｔi Ｎ膜６、Ｔi 膜５及びＳi 膜
４ａからなる積層膜に、通常の写真蝕刻法を用い、所望
のパターンの積層配線膜を形成する。
【００２０】次に図示してないが、その上に、絶縁保護
膜、例えばＰＳＧ膜（燐ガラス膜）を、約 1μm 程度の
厚さ堆積した後、ボンディングパッド部の開孔を行な
う。
膜、例えばＰＳＧ膜（燐ガラス膜）を、約 1μm 程度の
厚さ堆積した後、ボンディングパッド部の開孔を行な
う。
【００２１】このように本実施例の製造方法により形成
された配線膜は、絶縁膜３上ではＡl 系配線膜８、Ｔi
Ｎ膜６、Ｔi 膜５及びＳi 膜４ａの積層構造で構成され
ている。Ｓi 膜４ａがＴi 膜５と絶縁膜３との間にある
ため、Ｔi Ｎ膜６を堆積した後に行なうコンタクト抵抗
低減化のための熱処理工程において、Ｔi 膜５と絶縁膜
３とは反応することがなく、したがってＴi Ｏ2 やＴi
Ｂ等の脆い層も形成されることがないため、ワイヤボン
ディング時にボンディングパッド部と下地の絶縁膜３と
の界面近傍で剥離することがなくなる。
された配線膜は、絶縁膜３上ではＡl 系配線膜８、Ｔi
Ｎ膜６、Ｔi 膜５及びＳi 膜４ａの積層構造で構成され
ている。Ｓi 膜４ａがＴi 膜５と絶縁膜３との間にある
ため、Ｔi Ｎ膜６を堆積した後に行なうコンタクト抵抗
低減化のための熱処理工程において、Ｔi 膜５と絶縁膜
３とは反応することがなく、したがってＴi Ｏ2 やＴi
Ｂ等の脆い層も形成されることがないため、ワイヤボン
ディング時にボンディングパッド部と下地の絶縁膜３と
の界面近傍で剥離することがなくなる。
【００２２】他方、コンタクト孔底の拡散層２の表面上
にはスパッタにより堆積されたＳi膜は残っておらず、
Ｔi 膜は拡散層２のＳi とシリサイド化され、低抵抗の
Ｔiシリサイド層７が形成されているため、拡散層２と
前記積層配線膜との間のコンタクト抵抗は、従来と同様
低減されている。
にはスパッタにより堆積されたＳi膜は残っておらず、
Ｔi 膜は拡散層２のＳi とシリサイド化され、低抵抗の
Ｔiシリサイド層７が形成されているため、拡散層２と
前記積層配線膜との間のコンタクト抵抗は、従来と同様
低減されている。
【００２３】また上記積層配線膜は、Ａl 系配線膜８の
下部にＴi Ｎ膜６、Ｔi 膜５及びＳi 膜４ａからなる積
層バリアメタル層が敷かれていることにより、エレクト
ロマイグレーション（Ｅ．Ｍ．）及びストレスマイグレ
ーション（Ｓ．Ｍ．）の発生が抑制される。
下部にＴi Ｎ膜６、Ｔi 膜５及びＳi 膜４ａからなる積
層バリアメタル層が敷かれていることにより、エレクト
ロマイグレーション（Ｅ．Ｍ．）及びストレスマイグレ
ーション（Ｓ．Ｍ．）の発生が抑制される。
【００２４】上記実施例において、図２に示すスパッタ
リングによりＳi 膜を形成する工程において、絶縁膜上
に堆積するＳi 膜４の膜厚の望ましい実施態様は、10nm
ないし50nmである。Ｓi 膜厚が10nm以下の場合には、後
工程における熱処理に際し、絶縁膜３とＴi 膜５との反
応を抑制できないおそれがある。またコンタクト抵抗低
減のためには、コンタクト孔底の拡散層上に、スパッタ
により形成されたＳi層４を残さないことが必要であ
り、このためＳi 膜厚を50nm以上にすることは望ましく
ない。
リングによりＳi 膜を形成する工程において、絶縁膜上
に堆積するＳi 膜４の膜厚の望ましい実施態様は、10nm
ないし50nmである。Ｓi 膜厚が10nm以下の場合には、後
工程における熱処理に際し、絶縁膜３とＴi 膜５との反
応を抑制できないおそれがある。またコンタクト抵抗低
減のためには、コンタクト孔底の拡散層上に、スパッタ
により形成されたＳi層４を残さないことが必要であ
り、このためＳi 膜厚を50nm以上にすることは望ましく
ない。
【００２５】上述した実施例は一例であり、本発明を限
定するものではない。例えば実施例では、Ａl 系配線膜
８はＡl 合金から成っているが、純粋なＡl で形成して
もよい。また実施例の拡散層２はＮ型であるがＰ型の拡
散層を形成する場合にも、同様に本発明を適用できる。
また絶縁膜にはＢＰＳＧ膜を例にとったが、Ｓi Ｏ
2膜、ＰＳＧ膜等であっても差支えない。
定するものではない。例えば実施例では、Ａl 系配線膜
８はＡl 合金から成っているが、純粋なＡl で形成して
もよい。また実施例の拡散層２はＮ型であるがＰ型の拡
散層を形成する場合にも、同様に本発明を適用できる。
また絶縁膜にはＢＰＳＧ膜を例にとったが、Ｓi Ｏ
2膜、ＰＳＧ膜等であっても差支えない。
【００２６】
【発明の効果】これまで詳述したように、本発明の半導
体装置の製造方法によれば、Ｔi Ｎ及びＴi から成るバ
リア膜と下地の絶縁膜との間にＳi 膜を介在させること
により、Ｔi Ｎ膜成膜後の加熱処理時に、Ｔi 膜と絶縁
膜との反応を抑え、Ｔi Ｏ2 やＴi Ｂ等の脆い層の形成
がないため、ワイヤボンディング時に剥離もなく、パッ
ド部と下地絶縁膜との密着性に対して、高い信頼性を有
する半導体装置の製造方法を提供することができた。
体装置の製造方法によれば、Ｔi Ｎ及びＴi から成るバ
リア膜と下地の絶縁膜との間にＳi 膜を介在させること
により、Ｔi Ｎ膜成膜後の加熱処理時に、Ｔi 膜と絶縁
膜との反応を抑え、Ｔi Ｏ2 やＴi Ｂ等の脆い層の形成
がないため、ワイヤボンディング時に剥離もなく、パッ
ド部と下地絶縁膜との密着性に対して、高い信頼性を有
する半導体装置の製造方法を提供することができた。
【図１】本発明の半導体装置の製造方法の工程の一例を
示す断面図である。
示す断面図である。
【図２】図１に示す工程に引き続く製造工程を示す断面
図である。
図である。
【図３】図２に示す工程に引き続く製造工程を示す断面
図である。
図である。
【図４】図３に示す工程に引き続く製造工程を示す断面
図である。
図である。
【図５】図４に示す工程に引き続く製造工程を示す断面
図である。
図である。
【図６】従来の半導体装置の製造方法を説明するための
コンタクト孔を含む基板断面図である。
コンタクト孔を含む基板断面図である。
【図７】従来の半導体装置の製造方法の問題点を説明す
るための基板断面図である。
るための基板断面図である。
１ シリコン半導体基板（Ｐ型） ２ 不純物拡散層（Ｎ型） ３ 絶縁膜（ＢＰＳＧ膜） ４ スパッタリングにより形成されたＳi 膜 ４ａ スパッタエッチング後に残されたＳi 膜 ５ Ｔi 膜 ６ Ｔi Ｎ膜 ７ Ｔi シリサイド膜 ８ Ａl 系配線膜 ９ 絶縁保護膜 １０ ボンディングパッド部 １２ Ｔi 膜と下地絶縁膜との剥離 １３ コンタクト孔
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768
Claims (1)
- 【請求項１】不純物拡散層が表面に露出して形成された
半導体基板上に絶縁膜を形成する工程と、この絶縁膜に
前記拡散層の露出面に達するコンタクト孔を形成する工
程と、コンタクト孔を含む前記半導体基板上にスパッタ
リングによりＳi 膜を形成する工程と、スパッタエッチ
ングによりコンタクト孔底に付着したＳi 膜を除去する
と共に前記絶縁膜上にＳi 膜を残した後、引き続いて大
気にさらすことなくＴi 膜とＴi Ｎ膜とをこの順に前記
基板上に形成する工程と、前記コンタクト孔底にＴi シ
リサイド層を形成する熱処理工程と、前記基板上にＡl
系配線膜を形成する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20305592A JP3194793B2 (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20305592A JP3194793B2 (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629294A JPH0629294A (ja) | 1994-02-04 |
| JP3194793B2 true JP3194793B2 (ja) | 2001-08-06 |
Family
ID=16467597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20305592A Expired - Fee Related JP3194793B2 (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194793B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480576B1 (ko) * | 1997-12-15 | 2005-05-16 | 삼성전자주식회사 | 반도체장치의금속배선형성방법 |
| JP3327244B2 (ja) | 1999-03-12 | 2002-09-24 | 日本電気株式会社 | 半導体装置 |
| KR20030050846A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체소자의 금속 배선 형성방법 |
| JP2006351799A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Xerox Co Ltd | 表面発光型半導体素子アレイ |
| JP5030568B2 (ja) * | 2005-12-27 | 2012-09-19 | 信越化学工業株式会社 | アルカリセルロース及びセルロースエーテルの製造方法 |
-
1992
- 1992-07-07 JP JP20305592A patent/JP3194793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629294A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP3271272B2 (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JP3158598B2 (ja) | 半導体装置およびその製造方法 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JPH06310512A (ja) | Ｃｕ配線およびその形成方法 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JP2598780B2 (ja) | 半導体装置およびその製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP2518100B2 (ja) | 半導体装置の製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH06326105A (ja) | 半導体装置の積層配線構造 | |
| JPH06140403A (ja) | 半導体装置の製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JP3329148B2 (ja) | 配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |