JP2518100B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2518100B2 JP2518100B2 JP2318892A JP31889290A JP2518100B2 JP 2518100 B2 JP2518100 B2 JP 2518100B2 JP 2318892 A JP2318892 A JP 2318892A JP 31889290 A JP31889290 A JP 31889290A JP 2518100 B2 JP2518100 B2 JP 2518100B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- forming
- aluminum wiring
- insulating film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関するものであ
る。
る。
第14図〜第27図は、従来の半導体装置の製造方法を工
程順に示す断面図である。
程順に示す断面図である。
まずシリコン基板１上に選択的にn+拡散領域２及びp+
拡散領域３を設けて電極取り出し部とし、更に全面に絶
縁酸化膜４を600〜1000nm設ける（第14図）。
拡散領域３を設けて電極取り出し部とし、更に全面に絶
縁酸化膜４を600〜1000nm設ける（第14図）。
次に、絶縁酸化膜４上にフォトレジスト５を塗布し写
真製版技術によりパターンニングした後、これをマスク
として絶縁酸化膜４をエッチングしてn+拡散領域２及び
p+拡散領域３の表面の一部を露出させる（第15図）。
真製版技術によりパターンニングした後、これをマスク
として絶縁酸化膜４をエッチングしてn+拡散領域２及び
p+拡散領域３の表面の一部を露出させる（第15図）。
次に、フォトレジスト５を酸素プラズマによって除去
した後、表面全面に、20〜80nmの白金層７をスパッタ法
などにより形成し（第16図）、300〜700℃の熱処理を施
して、拡散領域2,3の露出部と白金層７を反応させて白
金シリサイド層８を形成し、その後王水ボイルにより白
金層７を除去する（第17図）。このようにして電極取り
出し部において低抵抗コンタクトもしくは、ショットキ
ー・バリア・コンタクトを形成する。
した後、表面全面に、20〜80nmの白金層７をスパッタ法
などにより形成し（第16図）、300〜700℃の熱処理を施
して、拡散領域2,3の露出部と白金層７を反応させて白
金シリサイド層８を形成し、その後王水ボイルにより白
金層７を除去する（第17図）。このようにして電極取り
出し部において低抵抗コンタクトもしくは、ショットキ
ー・バリア・コンタクトを形成する。
次に、表面全面に500〜1000nmの第一アルミ配線層９
をスパッタ法などにより形成し、さらにフォトレジスト
10を塗布し写真製版技術によりフォトレジスト10をパタ
ーンニングする（第18図）。
をスパッタ法などにより形成し、さらにフォトレジスト
10を塗布し写真製版技術によりフォトレジスト10をパタ
ーンニングする（第18図）。
このパターンニングしたフォトレジスト10をマスクに
して、例えば塩素系のガスを用いるドライエッチングに
より第一アルミ配線層９をパターンニングする（第19
図）。この後フォトレジスト５を酸素プラズマによって
除去する。
して、例えば塩素系のガスを用いるドライエッチングに
より第一アルミ配線層９をパターンニングする（第19
図）。この後フォトレジスト５を酸素プラズマによって
除去する。
次に、表面全面にフォトレジスト20を塗布し、写真製
版技術によりフォトレジスト20をパターンニングして、
スクライブライン領域Ｓの絶縁酸化膜４を除去する（第
20図）。スクライブライン領域Ｓの絶縁酸化膜４を残存
させておくと、ウエハプロセス後の工程でシリコン基板
１をスクライブラインに沿って切断する時に切断面から
クラックが生じ、チップが欠ける等の不都合が生じるた
めである。
版技術によりフォトレジスト20をパターンニングして、
スクライブライン領域Ｓの絶縁酸化膜４を除去する（第
20図）。スクライブライン領域Ｓの絶縁酸化膜４を残存
させておくと、ウエハプロセス後の工程でシリコン基板
１をスクライブラインに沿って切断する時に切断面から
クラックが生じ、チップが欠ける等の不都合が生じるた
めである。
次に、フォトレジスト20を酸素プラズマにより除去す
る。この工程においてはウエハが約200〜400℃に加熱さ
れる上に、第一アルミ配線層９のパターニングに用いた
レジスト10の除去の際にもこの工程を有しているので、
第一アルミ配線層９は合計２回の加熱を受けることとな
り、第一アルミ配線層９にアルミヒロック21が成長する
（第21図）。
る。この工程においてはウエハが約200〜400℃に加熱さ
れる上に、第一アルミ配線層９のパターニングに用いた
レジスト10の除去の際にもこの工程を有しているので、
第一アルミ配線層９は合計２回の加熱を受けることとな
り、第一アルミ配線層９にアルミヒロック21が成長する
（第21図）。
次に、表面全面に400〜1000nmのプラズマ酸化膜から
なる層間絶縁膜11をプラズマCVD法により形成し（第22
図）、層間絶縁膜11上にフォトレジスト12を塗布し写真
製版技術によりパターンニングを行い（第23図）、更に
このフォトレジスト12をマスクとして層間絶縁膜11をエ
ッチングし、スクライブライン領域Ｓのシリコン基板１
を露出させ、また配線コンタクト孔30を形成する（第24
図）。
なる層間絶縁膜11をプラズマCVD法により形成し（第22
図）、層間絶縁膜11上にフォトレジスト12を塗布し写真
製版技術によりパターンニングを行い（第23図）、更に
このフォトレジスト12をマスクとして層間絶縁膜11をエ
ッチングし、スクライブライン領域Ｓのシリコン基板１
を露出させ、また配線コンタクト孔30を形成する（第24
図）。
次に、表面全面に500〜1000nmの第二アルミ配線層13
をスパッタ法などにより形成し、さらにフォトレジスト
14を塗布し写真製版技術によりフォトレジスト14をパタ
ーンニングする（第25図）。
をスパッタ法などにより形成し、さらにフォトレジスト
14を塗布し写真製版技術によりフォトレジスト14をパタ
ーンニングする（第25図）。
次に、パターンニングしたフォトレジスト14をマスク
にして第二アルミ配線層13をエッチングによりパターン
ニングし（第26図）、更に表面全面に500〜1000nmのプ
ラズマ窒化膜からなる表面保護層15をプラズマCVD法に
より形成して写真製版技術によりパターンニングし、一
連の工程が終了する（第27図）。
にして第二アルミ配線層13をエッチングによりパターン
ニングし（第26図）、更に表面全面に500〜1000nmのプ
ラズマ窒化膜からなる表面保護層15をプラズマCVD法に
より形成して写真製版技術によりパターンニングし、一
連の工程が終了する（第27図）。
従来の半導体装置の製造方法は以上のように構成され
ているので、第21図に示すように、２回の酸素プラズマ
処理を受けてアルミヒロック21が第一アルミ配線層９に
おいて成長する。層間絶縁膜11はプラズマCVD法によっ
て形成されるのでステップカバレッヂが良好なために、
第22図に示すようにアルミヒロック21の形状を反映して
平坦性が悪くなり、アルミヒロック21上のフォトレジス
ト12は、スピンコート等で形成されるためステッチカバ
レッヂが悪く第23図に示すように層間絶縁膜11上を完全
には覆っていない。その為、第24図で示した配線コンタ
クト孔30の形成の際にアルミヒロック21上の層間絶縁膜
11もエッチングされてしまう。
ているので、第21図に示すように、２回の酸素プラズマ
処理を受けてアルミヒロック21が第一アルミ配線層９に
おいて成長する。層間絶縁膜11はプラズマCVD法によっ
て形成されるのでステップカバレッヂが良好なために、
第22図に示すようにアルミヒロック21の形状を反映して
平坦性が悪くなり、アルミヒロック21上のフォトレジス
ト12は、スピンコート等で形成されるためステッチカバ
レッヂが悪く第23図に示すように層間絶縁膜11上を完全
には覆っていない。その為、第24図で示した配線コンタ
クト孔30の形成の際にアルミヒロック21上の層間絶縁膜
11もエッチングされてしまう。
よって第25図に示すように、第二アルミ配線層13を形
成した際に、この部分で第一アルミ配線層と第二アルミ
配線層との層間絶縁耐性が、損なわれるという問題があ
った。
成した際に、この部分で第一アルミ配線層と第二アルミ
配線層との層間絶縁耐性が、損なわれるという問題があ
った。
上記問題は、度重なるフォトレジスト20の酸素プラズ
マによる除去での加熱に起因する（第19図，第20図，第
21図）。従って第一アルミ配線層９を形成する前に絶縁
酸化膜４を除去する工程を設ければよい。
マによる除去での加熱に起因する（第19図，第20図，第
21図）。従って第一アルミ配線層９を形成する前に絶縁
酸化膜４を除去する工程を設ければよい。
しかし例えば第16図に示す白金層７の形成前に絶縁酸
化膜４を除去すると、白金層７の形成の後、シリサイド
化の為の300〜700℃の加熱処理により、第28図に示すよ
うにスクライブライン領域Ｓにも白金シリサイド層８が
形成される。このような場合にはスクライブライン領域
Ｓの第一アルミ配線層９が除去される際に（第19図）、
白金シリサイド層８が形成されているため、白金粒子が
飛散して第一アルミ配線層９上に付着し、シリサイド金
属−アルミニウムの極部電池が形成されアルミ腐食が発
生する。かかる事情は第二アルミ配線層13をパターンニ
ングする際（第26図）にも同様である。
化膜４を除去すると、白金層７の形成の後、シリサイド
化の為の300〜700℃の加熱処理により、第28図に示すよ
うにスクライブライン領域Ｓにも白金シリサイド層８が
形成される。このような場合にはスクライブライン領域
Ｓの第一アルミ配線層９が除去される際に（第19図）、
白金シリサイド層８が形成されているため、白金粒子が
飛散して第一アルミ配線層９上に付着し、シリサイド金
属−アルミニウムの極部電池が形成されアルミ腐食が発
生する。かかる事情は第二アルミ配線層13をパターンニ
ングする際（第26図）にも同様である。
この発明は上記のような問題点を解消するためになさ
れたもので、第一アルミ配線層の下に金属シリサイド層
を有する半導体装置において、前記アルミ配線層に腐食
が起こらないようにし、且つ第一層アルミ配線層と第二
アルミ配線層の層間絶縁耐性を損なわないようにした半
導体装置の製造方法を得ることを目的とする。
れたもので、第一アルミ配線層の下に金属シリサイド層
を有する半導体装置において、前記アルミ配線層に腐食
が起こらないようにし、且つ第一層アルミ配線層と第二
アルミ配線層の層間絶縁耐性を損なわないようにした半
導体装置の製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、半導体基板
上に選択的に不純物拡散領域を形成する工程と、前記半
導体基板上に第一の絶縁膜を形成する工程と、前記第一
の絶縁膜に前記不純物拡散領域に達する孔を形成する工
程と、前記半導体基板のスクライブライン領域上の前記
第一の絶縁膜を薄膜化する工程と、表面全面に金属膜を
形成する工程と、熱処理により金属シリサイド層を形成
する工程と、シリサイド化されていない前記金属膜を除
去する工程と、表面全面に第一のアルミ配線層を形成し
これをパターンニングすることにより前記スクライブラ
イン領域外の所定領域に残す工程と、表面全面に第二の
絶縁膜を形成する工程と、前記第二の絶縁膜に前記第一
のアルミ配線層まで達する孔及びスクライブライン領域
における前記第一及び前記第二の絶縁膜を除去する工程
と、表面全面に第二のアルミ配線層を形成しこれをパタ
ーンニングする工程を有する。
上に選択的に不純物拡散領域を形成する工程と、前記半
導体基板上に第一の絶縁膜を形成する工程と、前記第一
の絶縁膜に前記不純物拡散領域に達する孔を形成する工
程と、前記半導体基板のスクライブライン領域上の前記
第一の絶縁膜を薄膜化する工程と、表面全面に金属膜を
形成する工程と、熱処理により金属シリサイド層を形成
する工程と、シリサイド化されていない前記金属膜を除
去する工程と、表面全面に第一のアルミ配線層を形成し
これをパターンニングすることにより前記スクライブラ
イン領域外の所定領域に残す工程と、表面全面に第二の
絶縁膜を形成する工程と、前記第二の絶縁膜に前記第一
のアルミ配線層まで達する孔及びスクライブライン領域
における前記第一及び前記第二の絶縁膜を除去する工程
と、表面全面に第二のアルミ配線層を形成しこれをパタ
ーンニングする工程を有する。
なお、本明細書中「金属」とはシリサイドを形成する
金属を指す。
金属を指す。
この発明において、スクライブライン領域の薄膜化さ
れた第一の絶縁膜はスクライブライン領域の金属シリサ
イド層の形成を阻止し、その後第二の絶縁膜と共に除去
される。
れた第一の絶縁膜はスクライブライン領域の金属シリサ
イド層の形成を阻止し、その後第二の絶縁膜と共に除去
される。
第１図〜第14図はこの発明の一実施例による半導体装
置の製造方法を示す工程順断面図である。第１図は、従
来の場合と同様にしてシリコン基板１上に選択的にn+拡
散領域２及びp+拡散領域3,絶縁酸化膜４が設けられた状
態を示す。
置の製造方法を示す工程順断面図である。第１図は、従
来の場合と同様にしてシリコン基板１上に選択的にn+拡
散領域２及びp+拡散領域3,絶縁酸化膜４が設けられた状
態を示す。
次に、従来の場合と同様にしてフォトレジスト５を塗
布し写真製版技術によりパターンニングした後、これを
マスクとして絶縁酸化膜４をエッチングし、n+拡散領域
２及びp+拡散領域３の表面の一部を露出させ、電極取り
出し部とする（第２図）。
布し写真製版技術によりパターンニングした後、これを
マスクとして絶縁酸化膜４をエッチングし、n+拡散領域
２及びp+拡散領域３の表面の一部を露出させ、電極取り
出し部とする（第２図）。
次に、フォトレジストを除去した後、絶縁酸化膜４上
にフォトレジスト６を塗布し写真製版技術によりスクラ
イブライン領域Ｓの絶縁酸化膜４を露出させ、フォトレ
ジスト６をマスクとしてこの絶縁酸化膜４をエッチング
して薄膜化する（第３図）。この時の残存厚は後工程で
の層間絶縁酸化膜11のエッチングにおいて、そのオーバ
ーエッチで除去される膜厚に制御しておく。具体的には
後述する。
にフォトレジスト６を塗布し写真製版技術によりスクラ
イブライン領域Ｓの絶縁酸化膜４を露出させ、フォトレ
ジスト６をマスクとしてこの絶縁酸化膜４をエッチング
して薄膜化する（第３図）。この時の残存厚は後工程で
の層間絶縁酸化膜11のエッチングにおいて、そのオーバ
ーエッチで除去される膜厚に制御しておく。具体的には
後述する。
次に、フォトレジスト６を除去した後、表面全面に、
20〜80nmの白金層７をスパッタ法などにより形成する
（第４図）。
20〜80nmの白金層７をスパッタ法などにより形成する
（第４図）。
次に、300〜700℃の熱処理を施して、拡散領域2,3の
露出部（電極取り出し部）と白金層７を反応させて白金
シリサイド層８を形成し、その後王水ボイルにより白金
層７を除去する（第５図）。ここで、第５図に示すよう
にスクライブライン領域Ｓでは、絶縁酸化膜４を薄く残
しているため第３図のような白金シリサイド層８は形成
されない。
露出部（電極取り出し部）と白金層７を反応させて白金
シリサイド層８を形成し、その後王水ボイルにより白金
層７を除去する（第５図）。ここで、第５図に示すよう
にスクライブライン領域Ｓでは、絶縁酸化膜４を薄く残
しているため第３図のような白金シリサイド層８は形成
されない。
次に、表面全面に500〜1000nmの第一アルミ配線層９
をスパッタ法などにより形成し、さらにフォトレジスト
10を塗布し写真製版技術によりこれをパターンニングす
る（第６図） 次にパターンニングしたフォトレジスト10をマスクに
して第一アルミ配線層９を例えば塩素系のガスを用いる
ドライエッチングでパターンニングする（第７図）。こ
の工程において、スクライブライン領域Ｓの第一アルミ
配線層９が除去されても、下地には薄い絶縁酸化膜４が
あり、白金シリサイド層８が形成されていないため、白
金粒子が飛散して第一アルミ配線層９上に付着しアルミ
腐食ができるという不都合は生じない。またこの後にフ
ォトレジスト10を酸素プラズマで除去するが、更にその
後に絶縁酸化膜４をエッチングすることによるフォトレ
ジストの酸素プラズマによる除去工程がないので、従来
の場合のようなアルミヒロック21の形成はない。
をスパッタ法などにより形成し、さらにフォトレジスト
10を塗布し写真製版技術によりこれをパターンニングす
る（第６図） 次にパターンニングしたフォトレジスト10をマスクに
して第一アルミ配線層９を例えば塩素系のガスを用いる
ドライエッチングでパターンニングする（第７図）。こ
の工程において、スクライブライン領域Ｓの第一アルミ
配線層９が除去されても、下地には薄い絶縁酸化膜４が
あり、白金シリサイド層８が形成されていないため、白
金粒子が飛散して第一アルミ配線層９上に付着しアルミ
腐食ができるという不都合は生じない。またこの後にフ
ォトレジスト10を酸素プラズマで除去するが、更にその
後に絶縁酸化膜４をエッチングすることによるフォトレ
ジストの酸素プラズマによる除去工程がないので、従来
の場合のようなアルミヒロック21の形成はない。
次に、表面全面に400〜1000nmのプラズマ酸化膜から
なる層間絶縁膜11をプラズマCVD法により形成し（第８
図）、更に層間絶縁膜11上にフォトレジスタ12を塗布し
写真製版技術により第９図に示すようにパターンニング
を行い、これをマスクにして層間絶縁膜11をエッチング
してスクライブライン領域Ｓの半導体基板１を露出さ
せ、また配線コンタクト孔30を形成する（第10図）。こ
の工程により、既に薄膜化した絶縁酸化膜４もオーバー
エッチにより除去する。このオーバーエッチによる、薄
膜化した絶縁膜４の除去が適切に行われる為には、その
残存厚が、層間絶縁膜11の２〜３割程度であることが望
ましい。薄すぎると金属シリサイドの形成を阻止しきれ
ず、厚すぎるとエッチング時間が長くなってコンタクト
孔30の第一アルミ配線層９を劣化させる等の問題が生じ
るためである。
なる層間絶縁膜11をプラズマCVD法により形成し（第８
図）、更に層間絶縁膜11上にフォトレジスタ12を塗布し
写真製版技術により第９図に示すようにパターンニング
を行い、これをマスクにして層間絶縁膜11をエッチング
してスクライブライン領域Ｓの半導体基板１を露出さ
せ、また配線コンタクト孔30を形成する（第10図）。こ
の工程により、既に薄膜化した絶縁酸化膜４もオーバー
エッチにより除去する。このオーバーエッチによる、薄
膜化した絶縁膜４の除去が適切に行われる為には、その
残存厚が、層間絶縁膜11の２〜３割程度であることが望
ましい。薄すぎると金属シリサイドの形成を阻止しきれ
ず、厚すぎるとエッチング時間が長くなってコンタクト
孔30の第一アルミ配線層９を劣化させる等の問題が生じ
るためである。
この後、フォトレジスト12の除去のために酸素プラズ
マ処理が行なわれるが、第一配線層９は既に層間絶縁膜
11によってカバーされており、応力がかかっているので
ヒルロック等の形成はない。
マ処理が行なわれるが、第一配線層９は既に層間絶縁膜
11によってカバーされており、応力がかかっているので
ヒルロック等の形成はない。
次に、表面全面に500〜1000nmの第二アルミ配線層13
をスパッタ法などにより形成し、さらにフォトレジスト
14を塗布し写真製版技術によりこれをパターンニングす
る（第11図）。
をスパッタ法などにより形成し、さらにフォトレジスト
14を塗布し写真製版技術によりこれをパターンニングす
る（第11図）。
次に、パターンニングしたフォトレジスト14をマスク
にして第二アルミ配線層13をエッチングする。ここでの
エッチングも前記第一アルミ配線層９と同様で、第12図
に示すようにスクライブライン部に白金シリサイド層８
が形成されていないため、第二アルミ配線層13の一部に
アルミ腐食ができるという不都合は生じない。この後の
フォトレジスト14の除去における酸素プラズマ処理も、
フォトレジスト12の除去の場合と同様に、ヒルロックを
形成することはない。
にして第二アルミ配線層13をエッチングする。ここでの
エッチングも前記第一アルミ配線層９と同様で、第12図
に示すようにスクライブライン部に白金シリサイド層８
が形成されていないため、第二アルミ配線層13の一部に
アルミ腐食ができるという不都合は生じない。この後の
フォトレジスト14の除去における酸素プラズマ処理も、
フォトレジスト12の除去の場合と同様に、ヒルロックを
形成することはない。
次に、表面全面に500〜1000nmのプラズマ窒化膜から
なる表面保護層15をプラズマCVD法により形成して写真
製版技術によりパターンニングし、一連の工程が終了す
る（第13図）。
なる表面保護層15をプラズマCVD法により形成して写真
製版技術によりパターンニングし、一連の工程が終了す
る（第13図）。
なお、上記実施例では、白金シリサイド層８の場合を
示したが、他のシリサイド例えばIV−A,V−A,IV−Ａ族
及びVIII族のシリサイドでも同様の効果を奏する。
示したが、他のシリサイド例えばIV−A,V−A,IV−Ａ族
及びVIII族のシリサイドでも同様の効果を奏する。
また、上記実施例では、電極取り出し部の絶縁酸化膜
４を除去する工程の後にスクライブライン領域Ｓの絶縁
酸化膜４を薄膜化する工程を行った場合を示したが、こ
れらの工程の順序が逆の場合にも適用できる。
４を除去する工程の後にスクライブライン領域Ｓの絶縁
酸化膜４を薄膜化する工程を行った場合を示したが、こ
れらの工程の順序が逆の場合にも適用できる。
以上のように、この発明によれば、金属膜を形成する
工程の前に前記半導体基板のスクライブライン領域上の
第一の絶縁膜を薄膜化する工程と、表面全面に第二の絶
縁膜を形成した後、該第二の絶縁膜の選択エッチング時
にスクライブライン領域において前記第二の絶縁膜に加
えて第一の薄膜化した絶縁膜にも前記半導体基板まで達
する孔を形成する工程を有するので、第一又は第二のア
ルミ配線層のエッチングで金属粒子が飛散して第一又は
第二のアルミ配線層上に付着することによる極部電池は
形成されず、アルミニウム層が腐食される現象は全く発
生しない。また第一アルミ配線層を露呈させるような、
酸素プラズマによるフォトレジストの除去という工程は
１回しか有しないので、第一アルミ配線層にアルミヒロ
ックが発生せず第一アルミ配線層と第二アルミ配線層の
層間絶縁耐性が劣るという問題が発生しない半導体装置
の製造方法を得ることができる。
工程の前に前記半導体基板のスクライブライン領域上の
第一の絶縁膜を薄膜化する工程と、表面全面に第二の絶
縁膜を形成した後、該第二の絶縁膜の選択エッチング時
にスクライブライン領域において前記第二の絶縁膜に加
えて第一の薄膜化した絶縁膜にも前記半導体基板まで達
する孔を形成する工程を有するので、第一又は第二のア
ルミ配線層のエッチングで金属粒子が飛散して第一又は
第二のアルミ配線層上に付着することによる極部電池は
形成されず、アルミニウム層が腐食される現象は全く発
生しない。また第一アルミ配線層を露呈させるような、
酸素プラズマによるフォトレジストの除去という工程は
１回しか有しないので、第一アルミ配線層にアルミヒロ
ックが発生せず第一アルミ配線層と第二アルミ配線層の
層間絶縁耐性が劣るという問題が発生しない半導体装置
の製造方法を得ることができる。
第１図〜第13図はこの発明の一実施例を示す工程順断面
図、第14図〜第27図は従来の半導体装置の製造方法を示
す工程順断面図、第28図は従来技術の問題点を示す図で
ある。 図において、１はシリコン基板、２はn+拡散領域、３は
p+拡散領域、４は絶縁酸化膜、７は白金層、８は白金シ
リサイド層、９は第一アルミ配線層、11は層間絶縁膜、
13は第二アルミ配線層、30は配線コンタクト孔、Ｓはス
クライブライン領域である。 なお、各図中同一符号は同一または相当部分を示す。
図、第14図〜第27図は従来の半導体装置の製造方法を示
す工程順断面図、第28図は従来技術の問題点を示す図で
ある。 図において、１はシリコン基板、２はn+拡散領域、３は
p+拡散領域、４は絶縁酸化膜、７は白金層、８は白金シ
リサイド層、９は第一アルミ配線層、11は層間絶縁膜、
13は第二アルミ配線層、30は配線コンタクト孔、Ｓはス
クライブライン領域である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】シリコン基板上に選択的に不純物拡散領域
を形成する工程と、前記半導体基板上に第一の絶縁膜を
形成する工程と、前記第一の絶縁膜に前記不純物拡散領
域に達する孔を形成する工程と、前記半導体基板のスク
ライブライン領域上の前記第一の絶縁膜を薄膜化する工
程と、表面全面に金属膜を形成する工程と、熱処理によ
り金属シリサイド層を形成する工程と、シリサイド化さ
れていない前記金属膜を除去する工程と、表面全面に第
一のアルミ配線層を形成しこれをパターンニングするこ
とにより前記スクライブライン領域外の所定領域に残す
工程と、表面全面に第二の絶縁膜を形成する工程と、前
記第二の絶縁膜に選択エッチングを施すことにより、前
記第二の絶縁膜に前記第一のアルミ配線層まで達する孔
を形成するとともに、このとき同時に前記スクライブラ
イン領域における前記第一及び前記第二の絶縁膜を除去
する工程と、表面全面に第二のアルミ配線層を形成しこ
れをパターンニングする工程を有する半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318892A JP2518100B2 (ja) | 1990-11-22 | 1990-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318892A JP2518100B2 (ja) | 1990-11-22 | 1990-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04188832A JPH04188832A (ja) | 1992-07-07 |
| JP2518100B2 true JP2518100B2 (ja) | 1996-07-24 |
Family
ID=18104134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318892A Expired - Fee Related JP2518100B2 (ja) | 1990-11-22 | 1990-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518100B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3003796B2 (ja) * | 1997-01-23 | 2000-01-31 | 日本電気株式会社 | Ｍｏｓ型半導体装置の製造方法 |
| JP6362093B2 (ja) | 2014-06-13 | 2018-07-25 | キヤノン株式会社 | 固体撮像装置の製造方法及び固体撮像装置 |
-
1990
- 1990-11-22 JP JP2318892A patent/JP2518100B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04188832A (ja) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249524B2 (ja) | 局部相互接続によるｃｍｏｓ技術の半導体装置製造方法 | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP3271272B2 (ja) | 半導体装置の製造方法 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JPH0818028A (ja) | 半導体装置およびその製造方法 | |
| JPH0770595B2 (ja) | 半導体素子の金属コンタクト形成方法 | |
| JP2518100B2 (ja) | 半導体装置の製造方法 | |
| JP3420104B2 (ja) | 抵抗素子の製造方法 | |
| JP2004509465A (ja) | 残留物除去を助ける等方性抵抗保護エッチング | |
| US5882992A (en) | Method for fabricating Tungsten local interconnections in high density CMOS circuits | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3065153B2 (ja) | 半導体集積回路装置のグリッドライン製造方法 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH04269833A (ja) | 半導体装置 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JP3104258B2 (ja) | 半導体装置およびその製造方法 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 | |
| JPH01274452A (ja) | 半導体装置の製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |