JP2004509465A - 残留物除去を助ける等方性抵抗保護エッチング - Google Patents

残留物除去を助ける等方性抵抗保護エッチング Download PDF

Info

Publication number
JP2004509465A
JP2004509465A JP2002527560A JP2002527560A JP2004509465A JP 2004509465 A JP2004509465 A JP 2004509465A JP 2002527560 A JP2002527560 A JP 2002527560A JP 2002527560 A JP2002527560 A JP 2002527560A JP 2004509465 A JP2004509465 A JP 2004509465A
Authority
JP
Japan
Prior art keywords
oxide film
forming
polysilicon
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002527560A
Other languages
English (en)
Other versions
JP2004509465A5 (ja
Inventor
ボンサー,ダグラス・ジェイ
パーディー,マシュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2004509465A publication Critical patent/JP2004509465A/ja
Publication of JP2004509465A5 publication Critical patent/JP2004509465A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors

Abstract

ゲート電極または抵抗などの回路構造を製作するさまざまな方法が提供される。一局面では、基板(12)上にシリコン構造(18)を形成するステップとシリコン構造(18)上に酸化物フィルム(44)を形成するステップとを含む、回路構造を製作する方法が提供されている。酸化物フィルム(44)の第1の部分(30)はマスクされ、一方、第2の部分(22)はマスクされないままとなっている。酸化物フィルム(44)の第2の部分(22)は等方性プラズマエッチングによって除去され、シリコン構造(18)の一部(22)が露出され、酸化物フィルム(44)の第1の部分(30)はマスク除去される。抵抗保護酸化物の除去に等方性エッチングを用いることは、従来の異方性エッチング手法に関連する強引なオーバーエッチングによる絶縁構造損傷の危険性を低減させる。

Description

【0001】
【発明の背景】
1. 技術分野
この発明は一般に半導体処理に関し、より特定的には抵抗構造から抵抗保護フィルムを除去する方法に関する。
【0002】
2. 背景技術
近年の集積回路は慣例的に何百万もの個々の回路素子を含む。トランジスタおよび抵抗は、そのような回路素子の最も一般的に用いられる種類のうちの2つを表わす。半導体製作に用いられるさまざまなトランジスタ設計の例は多数あるが、大抵はゲート電極と1つまたはそれ以上の不純物領域とからなる。抵抗構造は非常にさまざまな構成で同様に製作される。半導体基板に不純物領域を設けることによって製作されるものもある。シリコンまたはポリシリコン構造を製作し、その後これらの構造の或る部分を選択的にドーピングするかまたはそれらをドーピングしない状態に置くことによって製作されるものもある。
【0003】
いくつかの従来の半導体製造プロセスでは、抵抗構造およびゲート電極の製作は一体化されている。たとえば、ポリシリコン配線はブランケット堆積と次のエッチングとによって基板上にパターニングされる。その後、ポリシリコン配線の或る部分はゲート電極機能性用に取っておかれ、一方、他の部分は抵抗構造として取っておかれる。ゲート電極部分には通常、これらの部分を導電性にするための或る濃度の不純物ドーピングと、後に形成される接触プラグとの向上したオーム性接触を提供する耐熱金属シリサイドフィルムとが設けられる。ポリ配線の抵抗構造部分は一般に、ドーピングされないままおよびシリサイドフィルムがないままとなる。
【0004】
半導体基板上に実現される多くの近年の集積回路は、一般に絶縁構造によって範囲を定められ規定された複数の活性領域からなる。活性区域および周辺の絶縁構造の上部表面は一般に非平面である。実際、活性区域から絶縁構造への遷移は段の高さの差を伴う。この非平面性は、活性領域および絶縁構造の上に後に堆積されるフィルムに対して非平面トポグラフィをもたらす。この非平面トポグラフィは、ゲート電極形成用に取っておかれたポリシリコン配線の上部表面の或る部分の上に、いわゆる「ストリンガ」の形成をもたらし得る。
【0005】
いくつかの従来の製作プロセスでは、ポリシリコン配線は基板上にブラケット堆積され、次にマスクされて、複数のポリシリコン配線の大まかな形状が規定される。その後、異方性エッチングが行なわれてポリシリコン配線が規定される。次に、酸化物フィルムがポリシリコン配線を覆って形成される。酸化物フィルムはポリシリコン配線の選択された部分をマスクしてそのシリサイド化を防止する役割を果たし、そのためこれらのシリサイド化されない部分は抵抗構造として機能する。この目的のため、ポリシリコン配線上の酸化物フィルムの選択された部分はフォトレジストでマスクされ、酸化物フィルムのマスクされない部分は下にあるポリシリコン配線へ異方性エッチングされる。特に絶縁構造から活性区域への遷移に関連する段でのポリシリコン配線の平坦でないトポグラフィの結果、異方性エッチングはそれらの段においてポリシリコン配線から酸化物材料を完全には除去しない。後に残されたそれらのストリンガは、次のシリサイド化処理中にシリサイドを形成しないかもしれないポリシリコン配線の部分を表わす。チェックされずに残ると、そのようなストリンガは、潜在的な望ましくなく高いシート抵抗および劣った接触プラグ接着性の区域を表わす。
【0006】
ストリンガの問題を緩和するため、従来の抵抗保護エッチングプロセスは、1つまたはそれ以上の強引なオーバーエッチングステップを取入れて、ストリンガが確実に除去されるようにしている。この従来の手法に関連する困難は、1つまたはそれ以上の強引なオーバーエッチングプロセスが特に活性区域から絶縁構造への境界面において絶縁構造材料を侵食する危険性である。それらの区域におけるこの望ましくない侵食は、重大な素子漏洩につながり得る。
【0007】
この発明は、1つまたはそれ以上の前述の欠点の影響を克服する、または減らすことを目的としている。
【0008】
【発明の開示】
この発明の一局面によれば、基板上にシリコン構造を形成するステップと、シリコン構造上に酸化物フィルムを形成するステップとを含む、回路構造を製作する方法が提供される。酸化物フィルムの第1の部分はマスクされ、一方、第2の部分はマスクされないままにしておく。酸化物フィルムの第2の部分は等方性プラズマエッチングにより除去されてシリコン構造の一部が露出し、酸化物フィルムの第1の部分はマスク除去される。
【0009】
この発明の別の局面によれば、基板上にポリシリコン構造を形成するステップと、ポリシリコン構造上に酸化物フィルムを形成するステップとを含む、基板上に抵抗構造を製作する方法が提供される。酸化物フィルムの第1の部分はマスクされ、一方、その第2の部分はマスクされないままにしておく。酸化物フィルムのマスクされていない部分は等方性プラズマエッチングにより除去され、ポリシリコン構造の第1の部分が露出する。ポリシリコン構造の第2の部分は酸化物の第1の部分によって覆われたままで、抵抗構造を規定する。シリサイドフィルムがポリシリコン構造の第1の部分の上に形成される。酸化物フィルムの第1の部分は、ポリシリコン構造の第2の部分上のシリサイド形成を防止する。
【0010】
この発明の別の局面によれば、シリコン基板上にポリシリコン構造を形成するステップと、ポリシリコン構造上に酸化物フィルムを形成するステップとを含む、回路構造を製作する方法が提供される。酸化物フィルムの第1の部分はマスクされ、一方、その第2の部分はマスクされないままにしておく。酸化物フィルムの第2の部分は等方性プラズマエッチングにより除去されてポリシリコン構造の一部が露出し、酸化物フィルムの第1の部分はマスク除去される。
【0011】
この発明の前述および他の利点は、以下の詳細な説明を読み、図面を参照することで明らかとなるであろう。
【0012】
【発明を実施するための形態】
以下に示す図面では、2つ以上の図面に同一の要素が現われる場合、参照符号は一般に繰返される。図1は、半導体基板12の上に実現される従来の集積回路10の小さな部分の平面図を示す。集積回路10は、トレンチアイソレーション構造16により規定され横方向に分離された複数の活性区域14を含む。それぞれのポリシリコン導線18および20は、活性区域14の上部に位置付けられている。パッドまたはゲート酸化物フィルム17は、活性区域14の上に重なる。ポリ配線18および20のそれぞれの部分22および24は、トランジスタゲート電極としてパターニングされ、それに応じてシリサイドフィルム26および28が設けられている。それぞれのポリ配線18および20のシリサイド化されていない部分30および32は、抵抗構造として取っておかれている。以下により十分に説明されるように、絶縁構造16に関連する段の高さは、絶縁構造16の端で、ポリシリコン配線18および20の平坦でないトポグラフィを作り出す。この段の高さの結果、酸化物ストリンガ34、36、38および40が、ポリ配線18および20のゲート電極部分22および24の上に存在する。これらの酸化物ストリンガ34、36、38および40は、抵抗素子部分30および32のシリサイド化を防止するために用いられる酸化物フィルムの残存物であり、以下により十分に説明する。
【0013】
ストリンガ34、36、38および40の形成にまで至る従来の処理ステップは、ここで図3、4、および5を、まず図3を参照することによって理解されるであろう。説明はポリ配線18の状況におけるものであるが、この説明は他方のポリ配線20にも適用可能である。絶縁構造16およびパッドまたはゲート酸化物フィルム17の製作に続き、ポリシリコンのブラケット堆積と次のマスキングおよび異方性エッチングとによってポリ配線18が設けられ、配線18が規定される。上述のように、絶縁構造16および下にある基板12の絶対的平坦性の欠如は、ポリ配線18についての非平坦トポグラフィをもたらす。ポリ配線18のエッチング規定に続き、酸化物フィルム44がポリ配線18の上に形成される。酸化物フィルム44の目的は、抵抗構造用に取っておかれたポリ配線18の部分30の次に起こるシリサイド化を防止することである。
【0014】
図4も参照すると、ポリ配線18の部分30の下にある酸化物フィルム44の部分はレジスト構造46でマスクされ、酸化物フィルム44のマスクされていない部分は異方性エッチングされる。なお、マスク構造46によって保護された酸化物フィルム44の部分は、異方性エッチングステップの後でその場に置かれたままである。酸化物フィルム44のこの部分は、ポリ配線18の抵抗素子部分30の次に起こるシリサイド化を防止する。多くの従来のプロセスでは、反応性イオンエッチングが用いられる。したがって、エッチング液イオン48は酸化物フィルム44に実質的に垂直に衝突する。しかし、絶縁構造16上部の段の高さのため、異方性エッチングは前述の酸化物ストリンガ34および36を残す。これらのストリンガ34および36は、後の処理中にシリサイド形成が妨げられる、ポリ配線18上の場所を表わす。シリサイド形成の防止はポリ配線18の抵抗部分30に対しては意図されているものの、ゲート電極部分20についての望ましい抵抗性特性を達成し、適切な接触形成を確実にするためには、ゲート電極部分22の完全なシリサイド化が望まれる。
【0015】
ストリンガ34および36の適切な除去を確実にするため、多くの従来の製作プロセスは1つまたはそれ以上のオーバーエッチングステップを採用して、完全な除去を確実にしている。上述のように、反応性イオンまたは同様の異方性エッチングプロセスにおいて繰返されたオーバーエッチングステップに関連する困難は、絶縁構造16の不当な侵食の可能性である。特に活性区域14の境界における絶縁構造16の上部表面の侵食は、重大な素子電流漏洩につながり得る。シリコンに対して選択的なエッチング化学剤を利用することは有用であるが、エッチング液イオン48が基板12へ向かってバイアスをかけられるということはなくならない。
【0016】
この発明に従った、抵抗構造などの回路構造を製作するための例示的な方法は、ここで図6および7を、まず図6を参照することによって理解されるであろう。基板12は、マスク構造46の製作まではそれを含めて、図2、3および4に関連して一般に上述されたように処理されてもよい。たとえば、導線18は、まず基板12上に導電性材料の層を堆積し、次に反応性イオンエッチング、化学的プラズマエッチングなどにより配線18を規定することによって製作されてもよい。配線18は、たとえばポリシリコン、アモルファスシリコン、アルミニウム、タングステン、タンタルなどのさまざまな導電材料で構成されてもよい。例示的な一実施例では、配線18はポリシリコンである。配線18を堆積するため、CVDなどポリシリコンを適用する周知の手法を用いてもよい。例示的な一実施例では、ポリシリコンは約625℃以上で、約750〜1800Å、有利には約1300Åの厚さに堆積される。配線18を導電性にするため、その場的ドーピング、または後の注入もしくは拡散ステップを用いてもよい。
【0017】
次に、配線18上に酸化物フィルム44が、好ましくはCVDによって、約200〜1000Åの厚さで形成される。それからマスク構造46が、たとえば周知のフォトレジスト塗布手法を用いて、酸化物フィルム44の上にパターニングされる。酸化物フィルム44は次に、従来のプロセスに関連して上述された異方性エッチングプロセスの代わりに、等方性エッチングされる。等方性エッチングは、異方性エッチングプロセスよりもずっと効率よく、いかなるストリンガも除去する。エッチング液イオン50は、図6に示されるようなさまざまな方向で酸化物フィルム44を侵食する。化学的侵食が全方向で起こるため、ストリンガの側壁は侵食され、一方、酸化物フィルム44の大部分は除去される。異方性エッチングで必要とされるより強引な種類のオーバーエッチングは必要ではないため、期間はより短く基板バイアスはおそらくより低い状態ではあるが、オーバーエッチングは依然として行なわれてもよい。プラズマ環境において酸化物を等方性エッチングするのに好適なさまざまなエッチング化学剤が用いられてもよい。たとえば、CF、CおよびCHFなどのクロロフルオロカーボンを、単独でまたは組合せて用いてもよい。例示的な一実施例では、バイアスを基板12に供給せずにCHFがプラズマ中で用いられる。終点決定は最もよい時機を選べばよい。図7を参照すると、等方性エッチングは、酸化物フィルム44の露出された部分の大半を除去するだけでなく、異方性エッチングが用いられた場合に形成されたかもしれないストリンガもなくす。
【0018】
図8を参照すると、図7に示されたレジスト構造46は、周知のアッシングおよび/または溶媒手法を用いて剥離されてもよい。その後、耐熱金属フィルム52が酸化物フィルム44とポリ配線18の露出された部分との双方の上に形成されてもよく、その後1回または2回のシリサイド形成アニールが行なわれて、ポリ配線18のゲート電極部分22の上にシリサイドフィルムを設けてもよい。たとえば、チタン、コバルト、プラチナ、パラジウム、ニッケル、タングステン、タンタル、モリブデンなどが、CVDまたは物理気相成長法によって基板12の上に堆積されてもよい。例示的な一実施例では、金属はコバルトである。金属は、急速熱アニールで、約650〜700℃で約30〜60秒間、不活性環境でアニールされる。不活性ガスはN、アルゴンまたは他の好適な不活性ガスであってもよく、有利にはNである。結果として生じるシリサイド層は250〜500Å、有利には約375Åの厚さを有していてもよい。酸化物フィルム44の残存部分は、ポリシリコン配線18の部分30上のシリサイド形成を阻害する。コバルト堆積に続き、基板12はRCA洗浄を受けて未反応のあらゆるコバルトが除去され、次に約700〜800℃で約30〜60秒間の最終アニールが続いてもよい。その後、酸化物フィルム44の残存部分は、所望すれば、周知の酸化物エッチング手法を用いて除去されてもよい。
【0019】
当業者であれば、この発明のプロセスは、強引な異方性オーバーエッチングステップの必要性も、過度の絶縁構造侵食という付随的な危険性もなく、抵抗保護酸化物の除去を提供するということを理解するであろう。絶縁構造−活性領域境界面での素子漏洩の可能性は減少する。
【0020】
この発明はさまざまな修正および代替的な形態をとる余地があり得るものの、特定の実施例が図面に例示として示され、ここに詳細に説明されてきた。しかし、この発明は開示された特定の形態に限定されるように意図されてはいないことが理解されるべきである。むしろこの発明は、特許請求の範囲によって規定されるようなこの発明の精神および範囲内に当てはまるすべての修正、均等物、および代替物を網羅するものである。
【図面の簡単な説明】
【図1】半導体基板上に実現された従来の集積回路の小さな部分の平面図である。
【図2】断面2−2に沿った図1の断面図である。
【図3】基板上のシリコン構造とシリコン構造上の酸化物フィルムとの形成を示す、図2に似た断面図である。
【図4】酸化物フィルムの一部をマスクするステップと、マスクされていない部分の従来の異方性エッチングステップとを示す、図3に似た断面図である。
【図5】エッチング後に酸化物ストリンガがシリコン構造上に存在することを示す、図4に似た断面図である。
【図6】この発明の例示的な一実施例に従って、等方性プラズマエッチングを用いて酸化物フィルムのマスクされていない部分をエッチングするステップを示す、図4に似た断面図である。
【図7】酸化物フィルムのマスクされていない部分がこの発明に従ってストリンガ形成なく除去されたエッチング後の状態を示す、図6に似た断面図である。
【図8】この発明に従ったシリコン構造の露出された部分のシリサイド化を示す、図7に似た断面図である。

Claims (8)

  1. 回路構造を製作する方法であって、
    基板(12)上にシリコン構造(18)を形成するステップと、
    シリコン構造(18)上に酸化物フィルム(44)を形成するステップと、
    酸化物フィルム(44)の第1の部分(30)をマスクし、一方、第2の部分(22)をマスクしないままにしておくステップと、
    等方性プラズマエッチングによって酸化物フィルムの第2の部分(22)を除去し、シリコン構造(18)の一部を露出させるステップと、
    酸化物フィルム(40)の第1の部分(30)をマスク除去するステップとを含む、方法。
  2. シリコン構造の一部の上にシリサイドフィルムを形成するステップを含む、請求項1に記載の方法。
  3. 基板(12)上に抵抗構造を製作する方法であって、
    基板(12)上にポリシリコン構造(18)を形成するステップと、
    ポリシリコン構造(18)上に酸化物フィルム(44)を形成するステップと、
    酸化物フィルム(44)の第1の部分(30)をマスクし、一方、第2の部分(22)をマスクしないままにしておくステップと、
    酸化物フィルムのマスクされていない部分(22)を等方性プラズマエッチングによって除去し、ポリシリコン構造(18)の第1の部分(22)を露出させるステップとを含み、ポリシリコン構造(18)の第2の部分(30)は酸化物フィルム(44)の第1の部分(30)によって覆われたままで、抵抗構造を規定しており、前記方法はさらに、
    ポリシリコン構造(18)の第1の部分(22)の上にシリサイドフィルムを形成するステップを含み、酸化物フィルム(44)の第1の部分(30)はポリシリコン構造(18)の第2の部分(30)上のシリサイド形成を防止する、方法。
  4. シリサイドフィルムを形成するステップは、コバルトを堆積するステップと、基板をアニールしてコバルトをシリコンと反応させるステップとを含む、請求項1または3に記載の方法。
  5. シリサイドフィルムを形成するステップは、コバルトまたはチタンを堆積するステップと、基板をアニールしてコバルトまたはチタンをシリコンと反応させるステップとを含む、請求項1または3に記載の方法。
  6. シリコン構造を形成するステップは、ポリシリコンを堆積するステップと、ポリシリコンをエッチングによって所望の形状にパターニングするステップとを含む、請求項1または3に記載の方法。
  7. 酸化物フィルムを形成するステップは、化学気相成長法によって酸化物を堆積するステップを含む、請求項1または3に記載の方法。
  8. 等方性プラズマエッチングするステップは、CHFを用いてエッチングするステップを含む、請求項1または3に記載の方法。
JP2002527560A 2000-09-13 2001-07-26 残留物除去を助ける等方性抵抗保護エッチング Withdrawn JP2004509465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/660,724 US6365481B1 (en) 2000-09-13 2000-09-13 Isotropic resistor protect etch to aid in residue removal
PCT/US2001/023581 WO2002023612A2 (en) 2000-09-13 2001-07-26 Process for removing an oxide during the fabrication of a resistor

Publications (2)

Publication Number Publication Date
JP2004509465A true JP2004509465A (ja) 2004-03-25
JP2004509465A5 JP2004509465A5 (ja) 2008-08-28

Family

ID=24650719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002527560A Withdrawn JP2004509465A (ja) 2000-09-13 2001-07-26 残留物除去を助ける等方性抵抗保護エッチング

Country Status (7)

Country Link
US (1) US6365481B1 (ja)
EP (1) EP1346404A2 (ja)
JP (1) JP2004509465A (ja)
KR (1) KR100847365B1 (ja)
CN (1) CN1266747C (ja)
AU (1) AU2001279033A1 (ja)
WO (1) WO2002023612A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4982921B2 (ja) * 2001-03-05 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US6586311B2 (en) * 2001-04-25 2003-07-01 Advanced Micro Devices, Inc. Salicide block for silicon-on-insulator (SOI) applications
US6599831B1 (en) * 2002-04-30 2003-07-29 Advanced Micro Devices, Inc. Metal gate electrode using silicidation and method of formation thereof
US7622345B2 (en) * 2005-03-17 2009-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming fully silicided gate electrodes and unsilicided poly resistors
US20100148262A1 (en) * 2008-12-17 2010-06-17 Knut Stahrenberg Resistors and Methods of Manufacture Thereof
KR20110100738A (ko) * 2010-03-05 2011-09-15 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20220030341A (ko) 2020-08-27 2022-03-11 삼성전자주식회사 반도체 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143566A (ja) * 1982-02-22 1983-08-26 Hitachi Ltd 半導体装置及びその製造方法
US5304502A (en) * 1988-11-08 1994-04-19 Yamaha Corporation Process of fabricating semiconductor integrated circuit having conductive strips used as resistor and gate electrode of component transistor
JPH04267329A (ja) * 1991-02-22 1992-09-22 Fujitsu Ltd 半導体装置の製造方法
JP2705476B2 (ja) * 1992-08-07 1998-01-28 ヤマハ株式会社 半導体装置の製造方法
US5610099A (en) * 1994-06-28 1997-03-11 Ramtron International Corporation Process for fabricating transistors using composite nitride structure
JPH0831949A (ja) * 1994-07-08 1996-02-02 Ricoh Co Ltd デュアルゲート構造cmos半導体装置とその製造方法
JPH08102505A (ja) * 1994-09-30 1996-04-16 Sony Corp 半導体装置の製造方法
KR100215845B1 (ko) * 1997-03-17 1999-08-16 구본준 반도체소자 제조방법
EP0923116A1 (en) * 1997-12-12 1999-06-16 STMicroelectronics S.r.l. Process for manufacturing integrated multi-crystal silicon resistors in MOS technology and integrated MOS device comprising multi-crystal silicon resistors
KR20000043882A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 소자 분리막 형성 방법
US6245627B1 (en) * 1999-02-16 2001-06-12 United Microelectronics Corp. Method of fabricating a load resistor for an SRAM

Also Published As

Publication number Publication date
WO2002023612A3 (en) 2003-07-24
EP1346404A2 (en) 2003-09-24
CN1266747C (zh) 2006-07-26
KR100847365B1 (ko) 2008-07-21
AU2001279033A1 (en) 2002-03-26
CN1460290A (zh) 2003-12-03
US6365481B1 (en) 2002-04-02
WO2002023612A2 (en) 2002-03-21
KR20030029993A (ko) 2003-04-16

Similar Documents

Publication Publication Date Title
JP3249524B2 (ja) 局部相互接続によるcmos技術の半導体装置製造方法
KR100302894B1 (ko) 이중(dual) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
US5834356A (en) Method of making high resistive structures in salicided process semiconductor devices
US20090061623A1 (en) Method of forming electrical connection structure
US20040067635A1 (en) Method of forming contact plug on silicide structure
JP3102405B2 (ja) 半導体装置の製造方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US4933297A (en) Method for etching windows having different depths
US5989987A (en) Method of forming a self-aligned contact in semiconductor fabrications
US5338702A (en) Method for fabricating tungsten local interconnections in high density CMOS
US6365481B1 (en) Isotropic resistor protect etch to aid in residue removal
JP3450262B2 (ja) 回路製造方法、回路装置
US5946595A (en) Method of forming a local interconnect between electronic devices on a semiconductor substrate
JP3420104B2 (ja) 抵抗素子の製造方法
US5882992A (en) Method for fabricating Tungsten local interconnections in high density CMOS circuits
KR100286773B1 (ko) 반도체 소자의 제조방법
JP3469616B2 (ja) 半導体装置製造方法
US20020001940A1 (en) Method for forming contact holes for metal inteconnection in semiconductor devices
JP2000260871A (ja) 半導体装置の製造方法
JPH11168072A (ja) 半導体装置の製造方法
JP3038873B2 (ja) 半導体装置の製造方法
JPH06232277A (ja) 半導体装置の製造方法
JPH1117165A (ja) 半導体装置の積層ゲート構造
JPH04364732A (ja) 半導体装置の製造方法
JPH08274096A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110512