JP3038873B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3038873B2 JP3038873B2 JP2276086A JP27608690A JP3038873B2 JP 3038873 B2 JP3038873 B2 JP 3038873B2 JP 2276086 A JP2276086 A JP 2276086A JP 27608690 A JP27608690 A JP 27608690A JP 3038873 B2 JP3038873 B2 JP 3038873B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- contact hole
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にコンタク
ト孔の形成方法に関する。
ト孔の形成方法に関する。
従来、半導体装置における上層のアルミ配線と下層の
拡散層又は多結晶シリコン配線とのコンタクト部の形成
方法として、コンタクト部上のアルミ膜のカバレッジを
よくするため層間絶縁膜にコンタクト孔形成の際に、等
方性のエッチングを行なった後に異方性のエッチングを
行ない、さらに高温の熱処理を行なうというものがあっ
た。しかしながらゲート電極配線を多結晶シリコン層と
高融点金属シリサイド層との２層構造（以下ポリサイド
と称する）とした場合、コンタクト孔を形成した後の熱
処理の際に、むき出しになっている高融点金属シリサイ
ド層の表面がはがれてしまうといった問題がある。これ
を防ぐために以下に示す様な方法が用いられている。
拡散層又は多結晶シリコン配線とのコンタクト部の形成
方法として、コンタクト部上のアルミ膜のカバレッジを
よくするため層間絶縁膜にコンタクト孔形成の際に、等
方性のエッチングを行なった後に異方性のエッチングを
行ない、さらに高温の熱処理を行なうというものがあっ
た。しかしながらゲート電極配線を多結晶シリコン層と
高融点金属シリサイド層との２層構造（以下ポリサイド
と称する）とした場合、コンタクト孔を形成した後の熱
処理の際に、むき出しになっている高融点金属シリサイ
ド層の表面がはがれてしまうといった問題がある。これ
を防ぐために以下に示す様な方法が用いられている。
まず第２図（ａ）に示すように、Ｐ型シリコン基板１
上に素子分離のためのフィールド酸化膜２を形成する。
次でゲート酸化膜３を介して多結晶シリコン膜４とタン
グステンシリサイド膜５からなるゲート電極20とゲート
電極と一体的にゲート電極配線20Aを形成する。次でゲ
ート電極20をマスクとしてソース・ドレインとなるN+拡
散層６を形成したのち全面にBPSG等からなる層間絶縁膜
７を形成する。次でN+拡散層６及びゲート電極配線20A
上の層間絶縁膜７にコンタクト孔10を形成したのち、常
圧CVD法により低温で酸化膜（以下CVD酸化膜という）11
を形成する。次でゲート電極配線20AをこのCVD酸化膜11
で保護した状態で高温の熱処理を行なう。
上に素子分離のためのフィールド酸化膜２を形成する。
次でゲート酸化膜３を介して多結晶シリコン膜４とタン
グステンシリサイド膜５からなるゲート電極20とゲート
電極と一体的にゲート電極配線20Aを形成する。次でゲ
ート電極20をマスクとしてソース・ドレインとなるN+拡
散層６を形成したのち全面にBPSG等からなる層間絶縁膜
７を形成する。次でN+拡散層６及びゲート電極配線20A
上の層間絶縁膜７にコンタクト孔10を形成したのち、常
圧CVD法により低温で酸化膜（以下CVD酸化膜という）11
を形成する。次でゲート電極配線20AをこのCVD酸化膜11
で保護した状態で高温の熱処理を行なう。
次に第２図（ｂ）に示すように、ウェットエッチング
法によりCVD酸化膜11を除去したのちアルミ膜を形成
し、パターニングしてアルミ配線13を形成する。
法によりCVD酸化膜11を除去したのちアルミ膜を形成
し、パターニングしてアルミ配線13を形成する。
上述した従来のコンタクト孔の形成方法では、コンタ
クト孔形成後に酸化膜を形成しているが、表面に酸化膜
を形成するとリンを含んでいるリフロー性のよい層間絶
縁膜が表面の酸化膜におさえられて高温の熱処理によっ
てもあまりリフローしないため、第２図（ａ）における
等方性のエッチングにより形成された部分のコンタクト
孔の形状が改善されない。そのためにコンタクト孔上の
アルミ配線のカバレッジが悪くなってしまい、高集積化
が進み、コンタクト孔の大きさが小さくなってくると、
このコンタクト孔上のアルミ配線が断線するという欠点
をもっている。
クト孔形成後に酸化膜を形成しているが、表面に酸化膜
を形成するとリンを含んでいるリフロー性のよい層間絶
縁膜が表面の酸化膜におさえられて高温の熱処理によっ
てもあまりリフローしないため、第２図（ａ）における
等方性のエッチングにより形成された部分のコンタクト
孔の形状が改善されない。そのためにコンタクト孔上の
アルミ配線のカバレッジが悪くなってしまい、高集積化
が進み、コンタクト孔の大きさが小さくなってくると、
このコンタクト孔上のアルミ配線が断線するという欠点
をもっている。
本発明の半導体装置の製造方法は、半導体基板上に多
結晶シリコン膜と高融点金属シリサイド膜の２層構造の
ゲート電極配線を形成する工程と、このゲート電極配線
を含む全面に層間絶縁膜を形成する工程と、この層間絶
縁膜上に第１のフォトレジスト膜を形成したのちパター
ニングし開口部を形成する工程と、この第１のフォトレ
ジスト膜をマスクとし前記層間絶縁膜を等方性エッチン
グ法及び異方性エッチング法により順次エッチングし前
記ゲート電極配線上を含む所定の領域にコンタクト孔を
形成する工程と、前記第１のフォトレジスト膜を除去し
たのち前記コンタクト孔を含む全面に低温で絶縁膜を形
成する工程と、この絶縁膜上に第２のフォトレジスト膜
を形成したのちエッチバックし前記コンタクト孔内の底
部にのみ第２のフォトレジスト膜を残す工程と、この残
された第２のフォトレジスト膜をマスクとし前記絶縁膜
を除去する工程と、マスクとした前記第２のフォトレジ
スト膜を除去したのち高温の熱処理を行う工程と、熱処
理後前記コンタクト孔中の前記絶縁膜を除去する工程と
を含んで構成される。
結晶シリコン膜と高融点金属シリサイド膜の２層構造の
ゲート電極配線を形成する工程と、このゲート電極配線
を含む全面に層間絶縁膜を形成する工程と、この層間絶
縁膜上に第１のフォトレジスト膜を形成したのちパター
ニングし開口部を形成する工程と、この第１のフォトレ
ジスト膜をマスクとし前記層間絶縁膜を等方性エッチン
グ法及び異方性エッチング法により順次エッチングし前
記ゲート電極配線上を含む所定の領域にコンタクト孔を
形成する工程と、前記第１のフォトレジスト膜を除去し
たのち前記コンタクト孔を含む全面に低温で絶縁膜を形
成する工程と、この絶縁膜上に第２のフォトレジスト膜
を形成したのちエッチバックし前記コンタクト孔内の底
部にのみ第２のフォトレジスト膜を残す工程と、この残
された第２のフォトレジスト膜をマスクとし前記絶縁膜
を除去する工程と、マスクとした前記第２のフォトレジ
スト膜を除去したのち高温の熱処理を行う工程と、熱処
理後前記コンタクト孔中の前記絶縁膜を除去する工程と
を含んで構成される。
次に本発明の実施例について図面を参照して説明す
る。第１図（ａ）〜（ｋ）は本発明の一実施例を説明す
るための工程順に配置した半導体チップの断面図であ
る。
る。第１図（ａ）〜（ｋ）は本発明の一実施例を説明す
るための工程順に配置した半導体チップの断面図であ
る。
まず第１図（ａ）に示すように、Ｐ型シリコン基板１
上をフィールド酸化膜２により素子分離を行ない、ゲー
ト酸化膜３を形成したのち多結晶シリコン膜４とタング
ステンシリサイド膜５からなるゲート電極20及びゲート
電極配線20Aを形成する。次でゲート電極20をマスクと
しN+拡散層６を形成した後に、高温の熱処理によってリ
フローされるような層間絶縁膜７（例えばBPSG膜）を形
成する。次にフォトリソグラフィーによりフォトレジス
ト膜８のコンタクトのパターン９を形成する。
上をフィールド酸化膜２により素子分離を行ない、ゲー
ト酸化膜３を形成したのち多結晶シリコン膜４とタング
ステンシリサイド膜５からなるゲート電極20及びゲート
電極配線20Aを形成する。次でゲート電極20をマスクと
しN+拡散層６を形成した後に、高温の熱処理によってリ
フローされるような層間絶縁膜７（例えばBPSG膜）を形
成する。次にフォトリソグラフィーによりフォトレジス
ト膜８のコンタクトのパターン９を形成する。
次に第１図（ｂ）に示すようにフォトレジスト膜８を
マスクに下の層間絶縁膜７に等方性のエッチングを行な
い、その後に第１図（ｃ）に示すように、フォトレジス
ト膜８をマスクに層間絶縁膜７に異方性のエッチングを
行ない、N+拡散層６及びゲート電極配線上にコンタクト
孔10を形成する。
マスクに下の層間絶縁膜７に等方性のエッチングを行な
い、その後に第１図（ｃ）に示すように、フォトレジス
ト膜８をマスクに層間絶縁膜７に異方性のエッチングを
行ない、N+拡散層６及びゲート電極配線上にコンタクト
孔10を形成する。
次に第１図（ｄ）に示すように、フォトレジスト膜８
を除去したのち常圧CVD法により低温（300℃〜500℃）
でCVD酸化膜11を全面に形成する。次に第１図（ｅ）に
示すように、再びフォトレジスト膜12を塗布法により形
成したのち第１図（ｆ）に示すように、コンタクト孔10
の底部にのみフォトレジスト膜12を残すように異方性の
エッチングによりエッチバックを行なう。
を除去したのち常圧CVD法により低温（300℃〜500℃）
でCVD酸化膜11を全面に形成する。次に第１図（ｅ）に
示すように、再びフォトレジスト膜12を塗布法により形
成したのち第１図（ｆ）に示すように、コンタクト孔10
の底部にのみフォトレジスト膜12を残すように異方性の
エッチングによりエッチバックを行なう。
次に第１図（ｇ）に示すように、コンタクト孔10の底
部に残っているフォトレジスト膜12をマスクにCVD酸化
膜11をエッチングする。次に第１図（ｈ）に示すよう
に、フォトレジスト膜12を除去した後に、第１図（ｉ）
に示すように、高温（800℃〜1000℃）で熱処理を行な
い、コンタクト孔10のエッジ部分をリフローさせる。
部に残っているフォトレジスト膜12をマスクにCVD酸化
膜11をエッチングする。次に第１図（ｈ）に示すよう
に、フォトレジスト膜12を除去した後に、第１図（ｉ）
に示すように、高温（800℃〜1000℃）で熱処理を行な
い、コンタクト孔10のエッジ部分をリフローさせる。
次に第１図（ｊ）に示すように、コンタクト孔10底部
のCVD酸化膜11を除去する。次で第１図（ｈ）に示すよ
うに、アルミ膜を形成したのちパターニングしアルミ配
線13を形成する。
のCVD酸化膜11を除去する。次で第１図（ｈ）に示すよ
うに、アルミ膜を形成したのちパターニングしアルミ配
線13を形成する。
このように本実施例によれば、コンタクト孔10のエッ
ジ部分がリフローされるのでコンタクト孔10上のアルミ
配線13のカバレッジが改善される。
ジ部分がリフローされるのでコンタクト孔10上のアルミ
配線13のカバレッジが改善される。
尚、上記実施例においてはゲート電極配線20Aを保護
する絶縁膜としてCVD酸化膜を用いた場合について説明
したが、プラズマCVD法による窒化シリコン膜を用いて
もよい。また高融点金属シリサイドとしてタングステン
シリサイドを用いた場合について説明したが、モリブデ
ンシリサイド等他のシリサイドを用いることができる。
する絶縁膜としてCVD酸化膜を用いた場合について説明
したが、プラズマCVD法による窒化シリコン膜を用いて
もよい。また高融点金属シリサイドとしてタングステン
シリサイドを用いた場合について説明したが、モリブデ
ンシリサイド等他のシリサイドを用いることができる。
以上に説明したように本発明は、コンタクト孔形成後
の高温の熱処理をコンタクト孔底部に絶縁膜を残して行
なうため、ポリサイド配線を有する半導体装置におい
て、コンタクト孔部分の高融点金属シリサイド層の表面
部分のはがれを生ずることなく、良好なコンタクト孔の
形状が得られるため、上部にアルミ配線を形成する際
に、段切れや局部的高抵抗化の恐れのない良好な配線形
成ができる。従ってポリサイド配線を有する高集積化さ
れた半導体装置の歩留りや信頼性を向上させることがで
きるという効果がある。
の高温の熱処理をコンタクト孔底部に絶縁膜を残して行
なうため、ポリサイド配線を有する半導体装置におい
て、コンタクト孔部分の高融点金属シリサイド層の表面
部分のはがれを生ずることなく、良好なコンタクト孔の
形状が得られるため、上部にアルミ配線を形成する際
に、段切れや局部的高抵抗化の恐れのない良好な配線形
成ができる。従ってポリサイド配線を有する高集積化さ
れた半導体装置の歩留りや信頼性を向上させることがで
きるという効果がある。
第１図（ａ）〜（ｋ）は本発明の一実施例を説明するた
めの製造工程手順に配置した半導体チップの断面図、第
２図は従来例を説明するための半導体チップの断面図で
ある。 １……Ｐ型シリコン基板、２……フィールド酸化膜、３
……ゲート酸化膜、４……多結晶シリコン膜、５……タ
ングステンシリサイド膜、６……N+拡散層、７……層間
絶縁膜、８……フォトレジスト膜、９……コンタクトパ
ターン、10……コンタクト孔、11……CVD酸化膜、12…
…フォトレジスト膜、13……アルミ配線。
めの製造工程手順に配置した半導体チップの断面図、第
２図は従来例を説明するための半導体チップの断面図で
ある。 １……Ｐ型シリコン基板、２……フィールド酸化膜、３
……ゲート酸化膜、４……多結晶シリコン膜、５……タ
ングステンシリサイド膜、６……N+拡散層、７……層間
絶縁膜、８……フォトレジスト膜、９……コンタクトパ
ターン、10……コンタクト孔、11……CVD酸化膜、12…
…フォトレジスト膜、13……アルミ配線。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/336 H01L 29/78
Claims (1)
- 【請求項１】半導体基板上に多結晶シリコン膜と高融点
金属シリサイド膜の２層構造のゲート電極配線を形成す
る工程と、このゲート電極配線を含む全面に層間絶縁膜
を形成する工程と、この層間絶縁膜上に第１のフォトレ
ジスト膜を形成したのちパターニングし開口部を形成す
る工程と、この第１のフォトレジスト膜をマスクとし前
記層間絶縁膜を等方性エッチング法及び異方性エッチン
グ法により順次エッチングし前記ゲート電極配線上を含
む所定の領域にコンタクト孔を形成する工程と、前記第
１のフォトレジスト膜を除去したのち前記コンタクト孔
を含む全面に低温で絶縁膜を形成する工程と、この絶縁
膜上に第２のフォトレジスト膜を形成したのちエッチバ
ックし前記コンタクト孔内の底部にのみ第２のフォトレ
ジスト膜を残す工程と、この残された第２のフォトレジ
スト膜をマスクとし前記絶縁膜を除去する工程と、マス
クとした前記第２のフォトレジスト膜を除去したのち高
温の熱処理を行う工程と、熱処理後前記コンタクト孔中
の前記絶縁膜を除去する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276086A JP3038873B2 (ja) | 1990-10-15 | 1990-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276086A JP3038873B2 (ja) | 1990-10-15 | 1990-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04151824A JPH04151824A (ja) | 1992-05-25 |
| JP3038873B2 true JP3038873B2 (ja) | 2000-05-08 |
Family
ID=17564609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2276086A Expired - Lifetime JP3038873B2 (ja) | 1990-10-15 | 1990-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038873B2 (ja) |
-
1990
- 1990-10-15 JP JP2276086A patent/JP3038873B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04151824A (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| JPH04335525A (ja) | 集積回路用局所的相互接続体 | |
| JP2791768B2 (ja) | 半導体装置の金属配線の形成方法 | |
| JPH0645329A (ja) | 高集積半導体装置およびその製造方法 | |
| JP2002334880A (ja) | 半導体装置及びその製造方法 | |
| JP3215320B2 (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| JP3377896B2 (ja) | 半導体装置の製造方法 | |
| JP3104322B2 (ja) | 半導体装置 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JP2518100B2 (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JP3949311B2 (ja) | 半導体装置の製造方法 | |
| JP2561383B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3116456B2 (ja) | 半導体装置の製造方法 | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| JP2641856B2 (ja) | 半導体装置の製造方法 | |
| JP2765059B2 (ja) | 半導体装置の製造方法 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1117165A (ja) | 半導体装置の積層ゲート構造 | |
| JP3064383B2 (ja) | 半導体装置の製造方法 | |
| JP2755226B2 (ja) | 半導体装置の製造方法 | |
| JP3018410B2 (ja) | 半導体集積回路装置 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 |