JP3215320B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3215320B2 JP3215320B2 JP06675396A JP6675396A JP3215320B2 JP 3215320 B2 JP3215320 B2 JP 3215320B2 JP 06675396 A JP06675396 A JP 06675396A JP 6675396 A JP6675396 A JP 6675396A JP 3215320 B2 JP3215320 B2 JP 3215320B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- film
- connection hole
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 45
- 239000011229 interlayer Substances 0.000 claims description 43
- 238000009792 diffusion process Methods 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 36
- 239000007772 electrode material Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タを有する半導体装置の製造方法に関する。
タを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、ＭＯＳ型
トランジスタはますます微細化される傾向にある。図４
の（ａ）および（ｂ）は、従来のＭＯＳ型トランジスタ
の構造を示す上面図および断面図である。従来のＭＯＳ
型トランジスタは、半導体基板１の素子領域上にゲート
絶縁膜３を介して形成されたゲート電極４と、ソースま
たはドレイン領域８と、このソースまたはドレイン領域
８に接続するように形成された接続孔電極１１により構
成される。また、図４に示すＭＯＳ型トランジスタは、
さらに、接続孔電極１１に接続する配線層１２を具備
し、この配線層１２および接続孔電極１１とゲート電極
４とは層間絶縁膜９により分離されている。また、ソー
スまたはドレイン領域は、例えばゲート電極４をマスク
として形成された拡散層６と、ゲート電極４の側壁に形
成された絶縁膜７をマスクとして形成された拡散層８と
により構成されるいわゆるＬＤＤ構造を有している。
トランジスタはますます微細化される傾向にある。図４
の（ａ）および（ｂ）は、従来のＭＯＳ型トランジスタ
の構造を示す上面図および断面図である。従来のＭＯＳ
型トランジスタは、半導体基板１の素子領域上にゲート
絶縁膜３を介して形成されたゲート電極４と、ソースま
たはドレイン領域８と、このソースまたはドレイン領域
８に接続するように形成された接続孔電極１１により構
成される。また、図４に示すＭＯＳ型トランジスタは、
さらに、接続孔電極１１に接続する配線層１２を具備
し、この配線層１２および接続孔電極１１とゲート電極
４とは層間絶縁膜９により分離されている。また、ソー
スまたはドレイン領域は、例えばゲート電極４をマスク
として形成された拡散層６と、ゲート電極４の側壁に形
成された絶縁膜７をマスクとして形成された拡散層８と
により構成されるいわゆるＬＤＤ構造を有している。
【０００３】このような構造の従来のＭＯＳ型トランジ
スタでは、接続孔電極１１とゲート電極４との間の短絡
を防止するために、これらの電極間の距離ａを大きくす
る必要がある。このため、ＭＯＳ型トランジスタが必要
とする面積が広く、半導体装置を高集積化することがで
きない。また、接続孔電極１１とゲート電極４との間の
距離ａが大きいため、これらの電極間のソースまたはド
レイン拡散層による寄生抵抗が大きくなってしまう。特
に、トランジスタの微細化に伴い、チャネル抵抗は減少
するため、チャネル抵抗に対するこの寄生抵抗の割合が
大きくなり、接続孔電極１１とゲート電極４との間の寄
生抵抗によるトランジスタの駆動能力の劣化が無視でき
なくなる。
スタでは、接続孔電極１１とゲート電極４との間の短絡
を防止するために、これらの電極間の距離ａを大きくす
る必要がある。このため、ＭＯＳ型トランジスタが必要
とする面積が広く、半導体装置を高集積化することがで
きない。また、接続孔電極１１とゲート電極４との間の
距離ａが大きいため、これらの電極間のソースまたはド
レイン拡散層による寄生抵抗が大きくなってしまう。特
に、トランジスタの微細化に伴い、チャネル抵抗は減少
するため、チャネル抵抗に対するこの寄生抵抗の割合が
大きくなり、接続孔電極１１とゲート電極４との間の寄
生抵抗によるトランジスタの駆動能力の劣化が無視でき
なくなる。
【０００４】このような問題を解決する方法として、図
５に示すように、接続孔電極１１をゲート電極４に対し
て自己整合的に形成して、これらの電極間の短絡を防止
するＳＡＣ（セルフアラインコンタクト）構造が提案さ
れている。図５の（ａ）は、ＳＡＣ構造を有するＭＯＳ
型トランジスタの上面図、図５の（ｂ）はその断面図で
ある。この構造では、ゲート電極４上の絶縁膜５および
ゲート電極４の側壁絶縁膜７がゲート電極４を覆うこと
により、接続孔電極１１とゲート電極４との短絡を防止
している。
５に示すように、接続孔電極１１をゲート電極４に対し
て自己整合的に形成して、これらの電極間の短絡を防止
するＳＡＣ（セルフアラインコンタクト）構造が提案さ
れている。図５の（ａ）は、ＳＡＣ構造を有するＭＯＳ
型トランジスタの上面図、図５の（ｂ）はその断面図で
ある。この構造では、ゲート電極４上の絶縁膜５および
ゲート電極４の側壁絶縁膜７がゲート電極４を覆うこと
により、接続孔電極１１とゲート電極４との短絡を防止
している。
【０００５】図６は、このようなＳＡＣ構造のＭＯＳ型
トランジスタを製造する方法を示す断面図である。素子
分離領域２が形成された半導体基板１上に、ゲート絶縁
膜３を介してゲート電極４とゲート電極４上の絶縁膜５
を形成し、例えば、このゲート電極４および絶縁膜５を
マスクとしたイオン注入法により、ソースまたはドレイ
ン拡散層６を形成する（図６の（ａ））。
トランジスタを製造する方法を示す断面図である。素子
分離領域２が形成された半導体基板１上に、ゲート絶縁
膜３を介してゲート電極４とゲート電極４上の絶縁膜５
を形成し、例えば、このゲート電極４および絶縁膜５を
マスクとしたイオン注入法により、ソースまたはドレイ
ン拡散層６を形成する（図６の（ａ））。
【０００６】次に、例えば、ゲート電極４を覆うように
絶縁膜を堆積し、例えば異方性エッチング技術を用い
て、半導体基板１上の絶縁膜を除去することにより、ゲ
ート電極４の側壁に絶縁膜７を形成する。さらに、例え
ばイオン注入法により、ソースまたはドレイン拡散層８
を形成する（図６の（ｂ））。
絶縁膜を堆積し、例えば異方性エッチング技術を用い
て、半導体基板１上の絶縁膜を除去することにより、ゲ
ート電極４の側壁に絶縁膜７を形成する。さらに、例え
ばイオン注入法により、ソースまたはドレイン拡散層８
を形成する（図６の（ｂ））。
【０００７】この後、層間絶縁膜９を形成する。さら
に、通常のリソグラフィー法と異方性エッチング技術を
用いて、接続孔１０ａおよび１０ｂを開口する（図６の
（ｃ））。ここで、絶縁膜５および７に対するエッチン
グ速度が、層間絶縁膜９に対するエッチング速度に比べ
て、遅くなるような条件でエッチングを行うことによ
り、図６の（ｃ）に示すように、絶縁膜５および７を残
存させることができる。このため、接続孔１０ａ、１０
ｂとゲート電極４との間のパターニングの合わせずれを
考慮して、その間の距離を大きくする必要がない。
に、通常のリソグラフィー法と異方性エッチング技術を
用いて、接続孔１０ａおよび１０ｂを開口する（図６の
（ｃ））。ここで、絶縁膜５および７に対するエッチン
グ速度が、層間絶縁膜９に対するエッチング速度に比べ
て、遅くなるような条件でエッチングを行うことによ
り、図６の（ｃ）に示すように、絶縁膜５および７を残
存させることができる。このため、接続孔１０ａ、１０
ｂとゲート電極４との間のパターニングの合わせずれを
考慮して、その間の距離を大きくする必要がない。
【０００８】この後は、例えばタングステン等を接続孔
１０ａ、１０ｂの内部に埋め込むことにより、接続孔電
極１１を形成し、さらに、通常の方法により、例えばＡ
ｌ等により配線１１を形成して、図５の（ｂ）に示すよ
うなＭＯＳ型トランジスタが完成する。
１０ａ、１０ｂの内部に埋め込むことにより、接続孔電
極１１を形成し、さらに、通常の方法により、例えばＡ
ｌ等により配線１１を形成して、図５の（ｂ）に示すよ
うなＭＯＳ型トランジスタが完成する。
【０００９】このように、ＳＡＣ構造を有する従来の半
導体装置では、接続孔１０ａ、１０ｂのパターニングと
ゲート電極４のパターニングとの間の距離を短縮するこ
とができるため、トランジスタを微細化することが可能
である。また、トランジスタのチャネル領域と接続孔電
極１１との間の距離が短縮されるため、寄生抵抗を低減
することができる。特に、図５の（ａ）に示すように、
接続孔１０のパターニングをゲート電極４のパターニン
グと重なるように形成することにより、チャネル領域と
接続孔電極１１との間の距離を側壁絶縁膜７の幅と等し
くすることができるため、寄生抵抗を最小限にすること
ができる。
導体装置では、接続孔１０ａ、１０ｂのパターニングと
ゲート電極４のパターニングとの間の距離を短縮するこ
とができるため、トランジスタを微細化することが可能
である。また、トランジスタのチャネル領域と接続孔電
極１１との間の距離が短縮されるため、寄生抵抗を低減
することができる。特に、図５の（ａ）に示すように、
接続孔１０のパターニングをゲート電極４のパターニン
グと重なるように形成することにより、チャネル領域と
接続孔電極１１との間の距離を側壁絶縁膜７の幅と等し
くすることができるため、寄生抵抗を最小限にすること
ができる。
【００１０】しかし、このように寄生抵抗を最小限にす
るためには、図５の（ａ）に示すように、ゲート電極４
を介して両側に形成される接続孔１０ａおよび１０ｂと
ゲート電極４とを、少なくともパターニングの合わせず
れの距離ｂだけ重ねる必要がある。この時、接続孔１０
ａと１０ｂとの間の距離ｃは、ゲート電極４の幅をｄと
した場合に、ｃ＝ｄ−２×ｂで表すことができる。
るためには、図５の（ａ）に示すように、ゲート電極４
を介して両側に形成される接続孔１０ａおよび１０ｂと
ゲート電極４とを、少なくともパターニングの合わせず
れの距離ｂだけ重ねる必要がある。この時、接続孔１０
ａと１０ｂとの間の距離ｃは、ゲート電極４の幅をｄと
した場合に、ｃ＝ｄ−２×ｂで表すことができる。
【００１１】一般に、トランジスタを微細化するため
に、ゲート電極４の幅ｄを、パターニングが可能な限界
最小寸法とすることが多い。このため、接続孔１０ａと
１０ｂとの間の距離ｃは最小寸法より小さくなり、接続
孔１０ａと１０ｂとを同時にパターニングすることが非
常に困難になる。
に、ゲート電極４の幅ｄを、パターニングが可能な限界
最小寸法とすることが多い。このため、接続孔１０ａと
１０ｂとの間の距離ｃは最小寸法より小さくなり、接続
孔１０ａと１０ｂとを同時にパターニングすることが非
常に困難になる。
【００１２】また、接続孔１０ａと１０ｂとを別にパタ
ーニングする場合には、工程数が増加する。さらに、こ
れらの接続孔１０ａおよび１０ｂの内部に形成される接
続孔電極１１ａと１１ｂとが短絡する可能性が生じるた
め、これを防止するための対策をあらたに講じる必要が
ある。
ーニングする場合には、工程数が増加する。さらに、こ
れらの接続孔１０ａおよび１０ｂの内部に形成される接
続孔電極１１ａと１１ｂとが短絡する可能性が生じるた
め、これを防止するための対策をあらたに講じる必要が
ある。
【００１３】
【発明が解決しようとする課題】このように、従来の半
導体装置の製造方法では、ゲート電極を介して両側に位
置する接続孔をゲート電極に対して自己整合的に同時に
形成することが困難であった。本発明の目的は、ゲート
電極を介して両側に位置する接続孔を同時に形成し、寄
生抵抗が小さく、微細な半導体装置の製造方法を提供す
ることである。
導体装置の製造方法では、ゲート電極を介して両側に位
置する接続孔をゲート電極に対して自己整合的に同時に
形成することが困難であった。本発明の目的は、ゲート
電極を介して両側に位置する接続孔を同時に形成し、寄
生抵抗が小さく、微細な半導体装置の製造方法を提供す
ることである。
【００１４】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による半導体装置の製造方法
は、半導体基板上にゲート絶縁膜を介してゲート電極材
料膜を堆積する工程と、このゲート電極材料膜上に絶縁
膜を堆積する工程と、この絶縁膜とゲート電極材料膜と
をエッチングしてゲート電極を形成する工程と、前記ゲ
ート電極の側壁に側壁絶縁膜を形成する工程と、ソース
またはドレイン拡散層を形成する工程と、前記ゲート電
極および前記拡散層上に層間絶縁膜を形成する工程と、
その上に前記絶縁膜が堆積されている前記ゲート電極と
このゲート電極の両側に位置する前記ソース拡散層およ
び前記ドレイン拡散層の一部とが１つの開口部により露
出されるように前記層間絶縁膜をエッチングして接続孔
を開口する工程と、前記接続孔の内部に導電性電極材料
を埋め込む工程と、前記ゲート電極上の前記絶縁膜が露
出するまで前記導電性電極材料と前記層間絶縁膜とを除
去して前記埋め込まれた電極材料を前記ドレイン拡散層
に接続された部分と前記ソース拡散層に接続された部分
とに分離する工程とを具備することを特徴とする。
達成するために、本発明による半導体装置の製造方法
は、半導体基板上にゲート絶縁膜を介してゲート電極材
料膜を堆積する工程と、このゲート電極材料膜上に絶縁
膜を堆積する工程と、この絶縁膜とゲート電極材料膜と
をエッチングしてゲート電極を形成する工程と、前記ゲ
ート電極の側壁に側壁絶縁膜を形成する工程と、ソース
またはドレイン拡散層を形成する工程と、前記ゲート電
極および前記拡散層上に層間絶縁膜を形成する工程と、
その上に前記絶縁膜が堆積されている前記ゲート電極と
このゲート電極の両側に位置する前記ソース拡散層およ
び前記ドレイン拡散層の一部とが１つの開口部により露
出されるように前記層間絶縁膜をエッチングして接続孔
を開口する工程と、前記接続孔の内部に導電性電極材料
を埋め込む工程と、前記ゲート電極上の前記絶縁膜が露
出するまで前記導電性電極材料と前記層間絶縁膜とを除
去して前記埋め込まれた電極材料を前記ドレイン拡散層
に接続された部分と前記ソース拡散層に接続された部分
とに分離する工程とを具備することを特徴とする。
【００１５】また、上記の半導体装置の製造方法におい
て、前記接続孔を開口する工程において、前記ゲート電
極上の前記絶縁膜および前記側壁絶縁膜のエッチング速
度は前記層間絶縁膜のエッチング速度に比べて小さいエ
ッチング条件により前記層間絶縁膜のエッチングを行う
ことも可能である。
て、前記接続孔を開口する工程において、前記ゲート電
極上の前記絶縁膜および前記側壁絶縁膜のエッチング速
度は前記層間絶縁膜のエッチング速度に比べて小さいエ
ッチング条件により前記層間絶縁膜のエッチングを行う
ことも可能である。
【００１６】また、前述の半導体装置の製造方法におい
て、導電性電極材料と前記層間絶縁膜とをエッチングす
る時に、エッチング後に前記ゲート電極上の前記絶縁膜
と前記導電性電極材料と前記層間絶縁膜との表面が平坦
となるようにエッチングすることも可能である。
て、導電性電極材料と前記層間絶縁膜とをエッチングす
る時に、エッチング後に前記ゲート電極上の前記絶縁膜
と前記導電性電極材料と前記層間絶縁膜との表面が平坦
となるようにエッチングすることも可能である。
【００１７】このように、本発明による半導体装置の製
造方法では、その上に絶縁膜が堆積されているゲート電
極とこのゲート電極の両側に位置するソース拡散層およ
びドレイン拡散層の一部とが１つの開口部により露出さ
れるように層間絶縁膜をエッチングして接続孔を開口す
るため、ゲート電極の両側に位置する２つの接続孔を別
個に開口する場合に比べて、パターニングに対する負担
を軽減することができる。
造方法では、その上に絶縁膜が堆積されているゲート電
極とこのゲート電極の両側に位置するソース拡散層およ
びドレイン拡散層の一部とが１つの開口部により露出さ
れるように層間絶縁膜をエッチングして接続孔を開口す
るため、ゲート電極の両側に位置する２つの接続孔を別
個に開口する場合に比べて、パターニングに対する負担
を軽減することができる。
【００１８】また、上記のエッチングにより、絶縁膜が
堆積されているゲート電極とこのゲート電極の両側に位
置するソース拡散層およびドレイン拡散層の一部とが露
出されるため、導電性電極材料を接続孔の内部に埋め込
むことにより、導電性電極とソース拡散層およびドレイ
ン拡散層とを接続することができる。さらに導電性電極
材料を接続孔の内部に埋め込んだ後に、ゲート電極上の
絶縁膜が露出するまで導電性電極材料と層間絶縁膜とを
除去することにより、このゲート電極によりゲート電極
の両側に分離された接続孔電極を形成することができ
る。
堆積されているゲート電極とこのゲート電極の両側に位
置するソース拡散層およびドレイン拡散層の一部とが露
出されるため、導電性電極材料を接続孔の内部に埋め込
むことにより、導電性電極とソース拡散層およびドレイ
ン拡散層とを接続することができる。さらに導電性電極
材料を接続孔の内部に埋め込んだ後に、ゲート電極上の
絶縁膜が露出するまで導電性電極材料と層間絶縁膜とを
除去することにより、このゲート電極によりゲート電極
の両側に分離された接続孔電極を形成することができ
る。
【００１９】また、上記接続孔を開口するエッチングに
おいて、ゲート電極上の絶縁膜および側壁絶縁膜のエッ
チング速度が層間絶縁膜のエッチング速度に比べて小さ
いエッチング条件により層間絶縁膜のエッチングを行う
本発明の半導体装置の製造方法では、ソースまたはドレ
イン拡散層上の層間絶縁膜を除去しゲート電極上の絶縁
膜を確実に残存させるようにエッチングすることができ
るため、導電性電極材料を接続孔の内部に埋め込むこと
により、この導電性電極材料と露出されたソースまたは
ドレイン拡散層とを接続することができる。また、導電
性電極材料と層間絶縁膜とをゲート電極上の絶縁膜が露
出するまで除去することにより、このゲート電極により
ゲート電極の両側に分離された接続孔電極を形成するこ
とができる。
おいて、ゲート電極上の絶縁膜および側壁絶縁膜のエッ
チング速度が層間絶縁膜のエッチング速度に比べて小さ
いエッチング条件により層間絶縁膜のエッチングを行う
本発明の半導体装置の製造方法では、ソースまたはドレ
イン拡散層上の層間絶縁膜を除去しゲート電極上の絶縁
膜を確実に残存させるようにエッチングすることができ
るため、導電性電極材料を接続孔の内部に埋め込むこと
により、この導電性電極材料と露出されたソースまたは
ドレイン拡散層とを接続することができる。また、導電
性電極材料と層間絶縁膜とをゲート電極上の絶縁膜が露
出するまで除去することにより、このゲート電極により
ゲート電極の両側に分離された接続孔電極を形成するこ
とができる。
【００２０】また、導電性電極材料と層間絶縁膜とをエ
ッチングした後にゲート電極上の絶縁膜と導電性電極材
料と層間絶縁膜との表面が平坦となるようにエッチング
する本発明の半導体装置の製造方法では、接続孔電極が
形成された後に表面が平坦になっているため、この後の
配線の形成が容易となる。また、配線を形成するため
に、層間絶縁膜の平坦化工程を行う必要がなくなる。
ッチングした後にゲート電極上の絶縁膜と導電性電極材
料と層間絶縁膜との表面が平坦となるようにエッチング
する本発明の半導体装置の製造方法では、接続孔電極が
形成された後に表面が平坦になっているため、この後の
配線の形成が容易となる。また、配線を形成するため
に、層間絶縁膜の平坦化工程を行う必要がなくなる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１の（ａ）は、本発明の
第１の実施の形態の製造方法により製造された半導体装
置の構造を示す上面図、図１の（ｂ）は、その断面図で
ある。
て図面を参照して説明する。図１の（ａ）は、本発明の
第１の実施の形態の製造方法により製造された半導体装
置の構造を示す上面図、図１の（ｂ）は、その断面図で
ある。
【００２２】図１の（ａ）に示すように、本実施の形態
では、接続孔１０が、ゲート電極４の両側に分割して形
成される従来の製造方法と異なり、ゲート電極４の両側
にまたがる１つのパターンにより形成されている。
では、接続孔１０が、ゲート電極４の両側に分割して形
成される従来の製造方法と異なり、ゲート電極４の両側
にまたがる１つのパターンにより形成されている。
【００２３】また、図１の（ｂ）に示すように、接続孔
電極１１ａと１１ｂとが、層間絶縁膜９により分離され
る従来と異なり、ゲート電極４と絶縁膜５と絶縁膜７と
により分離されている。
電極１１ａと１１ｂとが、層間絶縁膜９により分離され
る従来と異なり、ゲート電極４と絶縁膜５と絶縁膜７と
により分離されている。
【００２４】次に、図２を用いて、本発明の第１の実施
の形態による半導体装置の製造方法について説明する。
素子分離領域２が形成された半導体基板１上に、ゲート
絶縁膜３を介してゲート電極４および絶縁膜５を形成
し、側壁絶縁膜７とソースまたはドレイン６および８を
形成し、さらに層間絶縁膜９を形成するまでは、従来と
同様に行うが、ここでは、具体的な例を挙げて詳しく説
明する。
の形態による半導体装置の製造方法について説明する。
素子分離領域２が形成された半導体基板１上に、ゲート
絶縁膜３を介してゲート電極４および絶縁膜５を形成
し、側壁絶縁膜７とソースまたはドレイン６および８を
形成し、さらに層間絶縁膜９を形成するまでは、従来と
同様に行うが、ここでは、具体的な例を挙げて詳しく説
明する。
【００２５】例えばｐ型Ｓｉ等の半導体基板１に溝を形
成して、例えば酸化膜（ＳｉＯ2 ）等の絶縁物を埋め込
むことにより、素子分離領域２を形成する。この素子分
離領域は、例えば選択酸化法により形成することも可能
である。
成して、例えば酸化膜（ＳｉＯ2 ）等の絶縁物を埋め込
むことにより、素子分離領域２を形成する。この素子分
離領域は、例えば選択酸化法により形成することも可能
である。
【００２６】次に、例えば半導体基板１を熱酸化するこ
とにより、１０ｎｍ程度の膜厚のゲート絶縁膜３を形成
する。このゲート絶縁膜上に、例えばリン等のｎ型の不
純物が添加された例えば１００ｎｍの膜厚の多結晶シリ
コン膜を形成し、さらに、例えば、１５０ｎｍのシリコ
ン窒化膜５を形成する。この後、例えば通常のリソグラ
フィー法と例えばＲＩＥ（反応性イオンエッチング）等
の異方性エッチング技術を用いて、シリコン窒化膜５お
よび多結晶シリコン膜をエッチングして、ゲート電極４
を形成する。ゲート電極４は、例えばＷ等の高融点金属
膜、または例えばＷＳｉ等のシリサイド膜等により形成
することも可能である。
とにより、１０ｎｍ程度の膜厚のゲート絶縁膜３を形成
する。このゲート絶縁膜上に、例えばリン等のｎ型の不
純物が添加された例えば１００ｎｍの膜厚の多結晶シリ
コン膜を形成し、さらに、例えば、１５０ｎｍのシリコ
ン窒化膜５を形成する。この後、例えば通常のリソグラ
フィー法と例えばＲＩＥ（反応性イオンエッチング）等
の異方性エッチング技術を用いて、シリコン窒化膜５お
よび多結晶シリコン膜をエッチングして、ゲート電極４
を形成する。ゲート電極４は、例えばＷ等の高融点金属
膜、または例えばＷＳｉ等のシリサイド膜等により形成
することも可能である。
【００２７】次に、例えば絶縁膜５とゲート電極４とを
マスクとして例えばリン等のｎ型不純物をイオン注入し
て、ソースまたはドレイン拡散層領域６を形成する。さ
らに、例えば５０ｎｍの膜厚の例えばシリコン窒化膜を
堆積し、例えばＲＩＥ等の異方性エッチング技術によ
り、半導体基板１上のシリコン窒化膜を除去して、側壁
絶縁膜７を形成する。この後、必要に応じて、例えばヒ
素等のｎ型不純物をイオン注入することにより、ソース
またはドレイン拡散層領域８を形成する。
マスクとして例えばリン等のｎ型不純物をイオン注入し
て、ソースまたはドレイン拡散層領域６を形成する。さ
らに、例えば５０ｎｍの膜厚の例えばシリコン窒化膜を
堆積し、例えばＲＩＥ等の異方性エッチング技術によ
り、半導体基板１上のシリコン窒化膜を除去して、側壁
絶縁膜７を形成する。この後、必要に応じて、例えばヒ
素等のｎ型不純物をイオン注入することにより、ソース
またはドレイン拡散層領域８を形成する。
【００２８】次に、層間絶縁膜９として、例えばＴＥＯ
Ｓ（テトラエトキシシラン）等の絶縁膜を例えば膜厚４
００ｎｍ程度堆積する。ここまでは、従来と同様の工程
である。
Ｓ（テトラエトキシシラン）等の絶縁膜を例えば膜厚４
００ｎｍ程度堆積する。ここまでは、従来と同様の工程
である。
【００２９】この後、従来と異なり、図１の（ａ）に示
すように、ゲート電極４をまたぐようなパターンの開口
部を有するレジスト膜を形成し、このレジスト膜をマス
クとして、例えば異方性エッチング技術を用いて層間絶
縁膜９をエッチングしてソースまたはドレイン拡散層領
域８を露出し、接続孔１０を形成する（図２の
（ａ））。この時、層間絶縁膜９のエッチング速度に対
して、絶縁膜５および７のエッチング速度が遅くなるよ
うな条件でエッチングを行うことにより、ゲート電極４
を覆う絶縁膜５および７を残存させることができる。
すように、ゲート電極４をまたぐようなパターンの開口
部を有するレジスト膜を形成し、このレジスト膜をマス
クとして、例えば異方性エッチング技術を用いて層間絶
縁膜９をエッチングしてソースまたはドレイン拡散層領
域８を露出し、接続孔１０を形成する（図２の
（ａ））。この時、層間絶縁膜９のエッチング速度に対
して、絶縁膜５および７のエッチング速度が遅くなるよ
うな条件でエッチングを行うことにより、ゲート電極４
を覆う絶縁膜５および７を残存させることができる。
【００３０】次に、この接続孔１０が十分に埋め込まれ
るように、たとえばタングステン等の導電性電極材料を
堆積する（図２の（ｂ））。さらに、例えばＣＭＰ（化
学機械的研磨）法を用いて、タングステンと層間絶縁膜
９とを、絶縁膜５が露出するまで研磨して、接続孔電極
１１ａおよび１１ｂを形成する（図２の（ｃ））。
るように、たとえばタングステン等の導電性電極材料を
堆積する（図２の（ｂ））。さらに、例えばＣＭＰ（化
学機械的研磨）法を用いて、タングステンと層間絶縁膜
９とを、絶縁膜５が露出するまで研磨して、接続孔電極
１１ａおよび１１ｂを形成する（図２の（ｃ））。
【００３１】この後、従来と同様に、接続孔電極１１ａ
および１１ｂと層間絶縁膜９との上に、例えば２００ｎ
ｍ程度の膜厚の例えばＡｌ膜等を堆積し、通常のリソグ
ラフィー法とエッチング技術を用いてＡｌ膜をエッチン
グして、配線１２を形成し、ＭＯＳ型トランジスタが完
成する（図１の（ｂ））。
および１１ｂと層間絶縁膜９との上に、例えば２００ｎ
ｍ程度の膜厚の例えばＡｌ膜等を堆積し、通常のリソグ
ラフィー法とエッチング技術を用いてＡｌ膜をエッチン
グして、配線１２を形成し、ＭＯＳ型トランジスタが完
成する（図１の（ｂ））。
【００３２】このように、本実施の形態では、ゲート電
極４を介して両側に位置する接続孔１０を１つのパター
ンで形成することが特徴である。従来は、ゲート電極４
の両側の接続孔１０ａおよび１０ｂをそれぞれ別個のパ
ターンによりパターニングを行い、その間の層間絶縁膜
９により分離をおこなっていた。とくに、この接続孔１
０ａ、１０ｂをゲート電極４に対して自己整合的に形成
する場合に、この２つの接続孔１０ａと１０ｂとの間に
層間絶縁膜９を残存させるようにパターニングする必要
があり、２つの接続孔１０ａと１０ｂとを同時に開口す
る場合には、ゲート電極４よりも狭い幅のパターニング
をする必要があった。これに対して、本実施の形態で
は、接続孔１０を、ゲート電極４の両側のソースまたは
ドレイン拡散層８にまたがるような１つのパターンで開
口することにより、パターニングによる負担を低減する
ことができる。
極４を介して両側に位置する接続孔１０を１つのパター
ンで形成することが特徴である。従来は、ゲート電極４
の両側の接続孔１０ａおよび１０ｂをそれぞれ別個のパ
ターンによりパターニングを行い、その間の層間絶縁膜
９により分離をおこなっていた。とくに、この接続孔１
０ａ、１０ｂをゲート電極４に対して自己整合的に形成
する場合に、この２つの接続孔１０ａと１０ｂとの間に
層間絶縁膜９を残存させるようにパターニングする必要
があり、２つの接続孔１０ａと１０ｂとを同時に開口す
る場合には、ゲート電極４よりも狭い幅のパターニング
をする必要があった。これに対して、本実施の形態で
は、接続孔１０を、ゲート電極４の両側のソースまたは
ドレイン拡散層８にまたがるような１つのパターンで開
口することにより、パターニングによる負担を低減する
ことができる。
【００３３】また、この接続孔１０に電極材料を埋め込
み、ゲート電極４上の絶縁膜５が露出するまで研磨を行
うことにより、２つの接続孔電極１１の間を絶縁膜５お
よび７により分離するため、パターニングにより接続孔
電極１１を分離する必要がなくなる。このため、前述と
同様に、例えばゲート電極４よりも狭い幅のパターニン
グをする必要がなくなるため、パターニングによる負担
を低減することができる。
み、ゲート電極４上の絶縁膜５が露出するまで研磨を行
うことにより、２つの接続孔電極１１の間を絶縁膜５お
よび７により分離するため、パターニングにより接続孔
電極１１を分離する必要がなくなる。このため、前述と
同様に、例えばゲート電極４よりも狭い幅のパターニン
グをする必要がなくなるため、パターニングによる負担
を低減することができる。
【００３４】ここで、接続孔１０を開口するためのエッ
チングにおいて、絶縁膜５および７のエッチング速度が
層間絶縁膜９のエッチング速度よりも小さくなくように
エッチング条件を設定してエッチングを行うことによ
り、ゲート電極にまたがるような１つのパターンにより
接続孔１０を開口する場合にも、絶縁膜５および７を確
実に残存させることができる。このため、この残存する
絶縁膜５により、ゲート電極の両側に位置する２つの接
続孔電極１１を分離することができる。また、残存する
絶縁膜７によりゲート電極４と接続孔電極１１とを分離
することができる。
チングにおいて、絶縁膜５および７のエッチング速度が
層間絶縁膜９のエッチング速度よりも小さくなくように
エッチング条件を設定してエッチングを行うことによ
り、ゲート電極にまたがるような１つのパターンにより
接続孔１０を開口する場合にも、絶縁膜５および７を確
実に残存させることができる。このため、この残存する
絶縁膜５により、ゲート電極の両側に位置する２つの接
続孔電極１１を分離することができる。また、残存する
絶縁膜７によりゲート電極４と接続孔電極１１とを分離
することができる。
【００３５】また、従来の方法では、ゲート電極４と接
続孔１０ａ、１０ｂとの間のパターニングの合わせずれ
に対する余裕ｂを十分に確保しない場合には、合わせず
れによりゲート電極４と接続孔電極１１との間の距離
が、ゲート電極４の両側で異なる可能性が生じ、チャネ
ル領域と接続孔電極１１との間の寄生抵抗がばらつく可
能性が生じる。しかし、本実施の形態では、ゲート電極
４上をすべて開口するように接続孔１０のパターニング
を行うため、接続孔１０がゲート電極４に対して合わせ
ずれに関係なく確実に自己整合的に形成することができ
る。これにより、接続孔電極１１とゲート電極４との間
の距離は常に側壁絶縁膜７の幅とすることができるた
め、このようなばらつきの可能性を防止し、寄生抵抗を
最小限に低減し、半導体装置の微細化を図ることができ
る。
続孔１０ａ、１０ｂとの間のパターニングの合わせずれ
に対する余裕ｂを十分に確保しない場合には、合わせず
れによりゲート電極４と接続孔電極１１との間の距離
が、ゲート電極４の両側で異なる可能性が生じ、チャネ
ル領域と接続孔電極１１との間の寄生抵抗がばらつく可
能性が生じる。しかし、本実施の形態では、ゲート電極
４上をすべて開口するように接続孔１０のパターニング
を行うため、接続孔１０がゲート電極４に対して合わせ
ずれに関係なく確実に自己整合的に形成することができ
る。これにより、接続孔電極１１とゲート電極４との間
の距離は常に側壁絶縁膜７の幅とすることができるた
め、このようなばらつきの可能性を防止し、寄生抵抗を
最小限に低減し、半導体装置の微細化を図ることができ
る。
【００３６】さらに、本実施の形態では、例えば研磨技
術を用いて、導電性電極材料を接続孔１０の内部に埋め
込み、各接続孔電極が分離されるように形成するため、
接続孔電極１１を形成した後は表面が平坦となってお
り、あらためて平坦化工程を行う必要がない。このよう
に、本実施の形態では工程を簡略化することができる。
術を用いて、導電性電極材料を接続孔１０の内部に埋め
込み、各接続孔電極が分離されるように形成するため、
接続孔電極１１を形成した後は表面が平坦となってお
り、あらためて平坦化工程を行う必要がない。このよう
に、本実施の形態では工程を簡略化することができる。
【００３７】なお、上記実施の形態では、接続孔電極１
１を構成する導電性電極材料としてタングステンを用い
たが、例えばｎ型の不純物が添加された多結晶シリコン
膜を用いることも可能である。また、例えばＷＳｉ等の
シリサイド膜、あるいは例えばＡｌまたはＣｕ等の他の
金属を用いることも可能である。
１を構成する導電性電極材料としてタングステンを用い
たが、例えばｎ型の不純物が添加された多結晶シリコン
膜を用いることも可能である。また、例えばＷＳｉ等の
シリサイド膜、あるいは例えばＡｌまたはＣｕ等の他の
金属を用いることも可能である。
【００３８】さらに、上記実施の形態では、接続孔電極
１１をタングステンのみにより構成したが、タングステ
ンとソースまたはドレイン拡散層との間に、例えばＴｉ
Ｓｉ等のシリサイド膜を形成して、接続抵抗を低減する
ことも可能である。
１１をタングステンのみにより構成したが、タングステ
ンとソースまたはドレイン拡散層との間に、例えばＴｉ
Ｓｉ等のシリサイド膜を形成して、接続抵抗を低減する
ことも可能である。
【００３９】このような場合の半導体装置の製造方法
を、図３に示す。半導体基板１上にゲート電極４と、絶
縁膜５および７と、層間絶縁膜９とを形成し、ゲート電
極４をまたぐようになパターンを用いて層間絶縁膜９を
エッチングして、ソースまたはドレイン拡散層８を露出
するまでは、前述の実施の形態と同様に行う。
を、図３に示す。半導体基板１上にゲート電極４と、絶
縁膜５および７と、層間絶縁膜９とを形成し、ゲート電
極４をまたぐようになパターンを用いて層間絶縁膜９を
エッチングして、ソースまたはドレイン拡散層８を露出
するまでは、前述の実施の形態と同様に行う。
【００４０】この後、露出されたソースまたはドレイン
拡散層８上および絶縁膜５、７および層間絶縁膜９上に
例えばＴｉを堆積する（図３の（ａ））。次に、熱処理
により、接触する半導体基板１とＴｉとを反応させて接
続孔１０の領域にＴｉＳｉを形成する。この後、Ｔｉの
みがエッチングされ、ＴｉＳｉはエッチングされないよ
うなエッチング液を用いて、Ｔｉをエッチングする。
拡散層８上および絶縁膜５、７および層間絶縁膜９上に
例えばＴｉを堆積する（図３の（ａ））。次に、熱処理
により、接触する半導体基板１とＴｉとを反応させて接
続孔１０の領域にＴｉＳｉを形成する。この後、Ｔｉの
みがエッチングされ、ＴｉＳｉはエッチングされないよ
うなエッチング液を用いて、Ｔｉをエッチングする。
【００４１】この後は、前述の実施の形態と同様にし
て、接続孔１０にタングステンを埋め込み、ＴｉＳｉと
このタングステンとにより接続孔電極１１を構成する。
さらに、例えばＡｌ配線１２を形成し、ＭＯＳ型トラン
ジスタが完成する（図３の（ｂ））。
て、接続孔１０にタングステンを埋め込み、ＴｉＳｉと
このタングステンとにより接続孔電極１１を構成する。
さらに、例えばＡｌ配線１２を形成し、ＭＯＳ型トラン
ジスタが完成する（図３の（ｂ））。
【００４２】このような製造方法では、接続孔電極材料
としてのタングステン１１と半導体基板１中の拡散層８
との間にシリサイド膜１４を形成するため、前述の第１
の実施の形態の効果に加えてさらに、接続孔抵抗を低減
することができ、寄生抵抗をより低減することが可能と
なる。
としてのタングステン１１と半導体基板１中の拡散層８
との間にシリサイド膜１４を形成するため、前述の第１
の実施の形態の効果に加えてさらに、接続孔抵抗を低減
することができ、寄生抵抗をより低減することが可能と
なる。
【００４３】さらに、接続孔電極１１を構成する導電性
電極材料としてＡｌを用いた場合には、Ｓｉの析出とＡ
ｌのソースまたはドレイン拡散層８からの突き抜けを防
止するために、少なくとも拡散層８上に例えばＴｉＮ等
のバリアメタル膜を形成することも可能である。ここ
で、バリアメタル膜は、前述のシリサイド膜１４のよう
に拡散層８上のみに選択的に形成することも可能である
が、拡散層８上のみでなく接続孔１０の側壁面と層間絶
縁膜９上と絶縁膜５および７上とにも形成することが可
能である。この場合、例えばＡｌ等の導電性電極材料と
層間絶縁膜９とを研磨して絶縁膜５の表面を露出する時
に、層間絶縁膜９上および絶縁膜５上のバリアメタル膜
も同時に研磨され除去されるため、接続孔電極１１が短
絡することはない。このようにして、バリアメタル層を
形成することにより、半導体基板中のＳｉが接続孔表面
に析出することを防止して、接続孔抵抗を低減すること
ができる。また、Ａｌがソースまたはドレイン拡散層８
から突き抜けることを防止することができるため、接続
孔電極１１と半導体基板１との短絡を防止することがで
きる。
電極材料としてＡｌを用いた場合には、Ｓｉの析出とＡ
ｌのソースまたはドレイン拡散層８からの突き抜けを防
止するために、少なくとも拡散層８上に例えばＴｉＮ等
のバリアメタル膜を形成することも可能である。ここ
で、バリアメタル膜は、前述のシリサイド膜１４のよう
に拡散層８上のみに選択的に形成することも可能である
が、拡散層８上のみでなく接続孔１０の側壁面と層間絶
縁膜９上と絶縁膜５および７上とにも形成することが可
能である。この場合、例えばＡｌ等の導電性電極材料と
層間絶縁膜９とを研磨して絶縁膜５の表面を露出する時
に、層間絶縁膜９上および絶縁膜５上のバリアメタル膜
も同時に研磨され除去されるため、接続孔電極１１が短
絡することはない。このようにして、バリアメタル層を
形成することにより、半導体基板中のＳｉが接続孔表面
に析出することを防止して、接続孔抵抗を低減すること
ができる。また、Ａｌがソースまたはドレイン拡散層８
から突き抜けることを防止することができるため、接続
孔電極１１と半導体基板１との短絡を防止することがで
きる。
【００４４】
【発明の効果】以上のように、本発明による半導体装置
の製造方法では、ゲート電極を介して両側に位置する接
続孔をゲート電極に対して自己整合的に同時に形成し、
半導体装置の寄生抵抗を低減し、半導体装置を微細化す
ることが可能となる。
の製造方法では、ゲート電極を介して両側に位置する接
続孔をゲート電極に対して自己整合的に同時に形成し、
半導体装置の寄生抵抗を低減し、半導体装置を微細化す
ることが可能となる。
【図１】本発明の第１の実施の形態による半導体装置の
構造を示す上面図および断面図。
構造を示す上面図および断面図。
【図２】本発明の第１の実施の形態による半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図３】本発明の第１の実施の形態による半導体装置の
製造方法の他の例を示す断面図。
製造方法の他の例を示す断面図。
【図４】従来の半導体装置の構造を示す上面図および断
面図。
面図。
【図５】従来の半導体装置の構造を示す上面図および断
面図。
面図。
【図６】従来の半導体装置の製造方法を示す上面図およ
び断面図。
び断面図。
１…半導体基板、 ２…素子分離、 ３…ゲート絶縁膜、 ４…ゲート電極、 ５、７…絶縁膜、 ６、８…ソースまたはドレイン拡散層、 ９…層間絶縁膜、 １０…接続孔、 １１…接続孔電極、 １２…配線層、 １３、１４…シリサイド膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78
Claims (7)
- 【請求項１】 半導体基板上にゲート絶縁膜を介してゲ
ート電極材料膜を堆積する工程と、このゲート電極材料
膜上に絶縁膜を堆積する工程と、この絶縁膜とゲート電
極材料膜とをエッチングしてゲート電極を形成する工程
と、前記ゲート電極の側壁に側壁絶縁膜を形成する工程
と、ソースまたはドレイン拡散層を形成する工程と、前
記ゲート電極および前記拡散層上に層間絶縁膜を形成す
る工程と、その上に前記絶縁膜が堆積されている前記ゲ
ート電極とこのゲート電極の両側に位置する前記ソース
拡散層および前記ドレイン拡散層の一部とが１つの開口
部により露出されるように前記層間絶縁膜をエッチング
して接続孔を開口する工程と、前記接続孔の内部に導電
性電極材料を埋め込む工程と、前記ゲート電極上の前記
絶縁膜が露出するまで前記導電性電極材料と前記層間絶
縁膜とを除去して前記埋め込まれた電極材料を前記ドレ
イン拡散層に接続された部分と前記ソース拡散層に接続
された部分とに分離する工程とを具備することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記接続孔を開口する工程において、前
記ゲート電極上の前記絶縁膜および前記側壁絶縁膜のエ
ッチング速度は前記層間絶縁膜のエッチング速度に比べ
て小さいエッチング条件により前記層間絶縁膜のエッチ
ングを行う請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記導電性電極材料と前記層間絶縁膜と
を除去する工程において、除去を行った後に前記ゲート
電極上の前記絶縁膜と前記導電性電極材料と前記層間絶
縁膜との表面が平坦となるように除去を行う請求項１ま
たは２記載の半導体装置の製造方法。 - 【請求項４】 化学機械的研磨により前記導電性電極材
料と前記層間絶縁膜とを除去する請求項１乃至３のいず
れか一項に記載の半導体装置の製造方法。 - 【請求項５】 前記接続孔を開口した後に、前記露出さ
れた拡散層上に導電膜を形成する工程を具備する請求項
１乃至４のいずれか一項に記載の半導体装置の製造方
法。 - 【請求項６】 前記導電性電極材料を高融点金属材料に
より構成し、前記導電膜をシリサイド膜より構成する請
求項５記載の半導体装置の製造方法。 - 【請求項７】 前記導電性電極材料をアルミニウムによ
り構成し、前記導電膜をバリアメタル膜より構成する請
求項５記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06675396A JP3215320B2 (ja) | 1996-03-22 | 1996-03-22 | 半導体装置の製造方法 |
| US08/822,921 US5863837A (en) | 1996-03-22 | 1997-03-21 | Method of manufacturing semiconductor device |
| KR1019970009978A KR100222185B1 (ko) | 1996-03-22 | 1997-03-22 | 반도체장치의 제조방법 |
| EP97104967A EP0797250B1 (en) | 1996-03-22 | 1997-03-24 | Method of making contacts on a semiconductor device |
| DE69724859T DE69724859T2 (de) | 1996-03-22 | 1997-03-24 | Verfahren zur Herstellung von Kontakten auf einem Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06675396A JP3215320B2 (ja) | 1996-03-22 | 1996-03-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260655A JPH09260655A (ja) | 1997-10-03 |
| JP3215320B2 true JP3215320B2 (ja) | 2001-10-02 |
Family
ID=13324970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06675396A Expired - Fee Related JP3215320B2 (ja) | 1996-03-22 | 1996-03-22 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5863837A (ja) |
| EP (1) | EP0797250B1 (ja) |
| JP (1) | JP3215320B2 (ja) |
| KR (1) | KR100222185B1 (ja) |
| DE (1) | DE69724859T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124189A (en) * | 1997-03-14 | 2000-09-26 | Kabushiki Kaisha Toshiba | Metallization structure and method for a semiconductor device |
| US6080672A (en) * | 1997-08-20 | 2000-06-27 | Micron Technology, Inc. | Self-aligned contact formation for semiconductor devices |
| US6165910A (en) * | 1997-12-29 | 2000-12-26 | Lam Research Corporation | Self-aligned contacts for semiconductor device |
| KR100276387B1 (ko) * | 1998-01-08 | 2000-12-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 형성 방법 |
| KR100284535B1 (ko) * | 1998-06-17 | 2001-04-02 | 윤종용 | 반도체장치의자기정렬콘택형성방법 |
| KR100268443B1 (ko) * | 1998-08-29 | 2000-10-16 | 윤종용 | 반도체 장치의 자기 정렬 콘택 형성 방법 |
| US6124172A (en) * | 1998-09-30 | 2000-09-26 | Advanced Micro Devices, Inc. | Method of making a semiconductor device having source/drain structures with self-aligned heavily-doped and lightly-doped regions |
| KR100345069B1 (ko) * | 1999-06-30 | 2002-07-19 | 주식회사 하이닉스반도체 | 반도체 소자의 폴리실리콘 플러그 형성방법 |
| US6445050B1 (en) | 2000-02-08 | 2002-09-03 | International Business Machines Corporation | Symmetric device with contacts self aligned to gate |
| DE10332600B3 (de) * | 2003-07-17 | 2005-04-14 | Infineon Technologies Ag | Verfahren zum Herstellen eines elektrisch leitenden Kontaktes |
| US8367509B1 (en) * | 2011-09-21 | 2013-02-05 | Nanya Technology Corporation | Self-aligned method for forming contact of device with reduced step height |
| US9748356B2 (en) | 2012-09-25 | 2017-08-29 | Stmicroelectronics, Inc. | Threshold adjustment for quantum dot array devices with metal source and drain |
| US9601630B2 (en) * | 2012-09-25 | 2017-03-21 | Stmicroelectronics, Inc. | Transistors incorporating metal quantum dots into doped source and drain regions |
| US10002938B2 (en) | 2013-08-20 | 2018-06-19 | Stmicroelectronics, Inc. | Atomic layer deposition of selected molecular clusters |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4221045A (en) * | 1978-06-06 | 1980-09-09 | Rockwell International Corporation | Self-aligned contacts in an ion implanted VLSI circuit |
| US4822754A (en) * | 1983-05-27 | 1989-04-18 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of FETs with source and drain contacts aligned with the gate electrode |
| US4737828A (en) * | 1986-03-17 | 1988-04-12 | General Electric Company | Method for gate electrode fabrication and symmetrical and non-symmetrical self-aligned inlay transistors made therefrom |
| EP0422824A1 (en) * | 1989-10-12 | 1991-04-17 | AT&T Corp. | Field-effect transistor with polysilicon window pad |
| EP0478871B1 (en) * | 1990-10-01 | 2004-04-28 | SGS-THOMSON MICROELECTRONICS S.r.l. | Formation of contact plugs by blanket CVD deposition and etchback |
| KR970007830B1 (ko) * | 1993-12-21 | 1997-05-17 | 현대전자산업 주식회사 | 반도체 장치 및 그 제조방법 |
-
1996
- 1996-03-22 JP JP06675396A patent/JP3215320B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-21 US US08/822,921 patent/US5863837A/en not_active Expired - Lifetime
- 1997-03-22 KR KR1019970009978A patent/KR100222185B1/ko not_active IP Right Cessation
- 1997-03-24 DE DE69724859T patent/DE69724859T2/de not_active Expired - Lifetime
- 1997-03-24 EP EP97104967A patent/EP0797250B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260655A (ja) | 1997-10-03 |
| EP0797250A3 (en) | 1999-05-06 |
| EP0797250A2 (en) | 1997-09-24 |
| DE69724859D1 (de) | 2003-10-23 |
| EP0797250B1 (en) | 2003-09-17 |
| US5863837A (en) | 1999-01-26 |
| DE69724859T2 (de) | 2004-07-08 |
| KR100222185B1 (ko) | 1999-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| JP3239940B2 (ja) | 半導体装置及びその製造方法 | |
| US6207543B1 (en) | Metallization technique for gate electrodes and local interconnects | |
| JP3215320B2 (ja) | 半導体装置の製造方法 | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| JP4160167B2 (ja) | 半導体装置の製造方法 | |
| US5844274A (en) | Semiconductor device including an element isolating film having a flat upper surface | |
| US6420273B1 (en) | Self-aligned etch-stop layer formation for semiconductor devices | |
| US6399480B1 (en) | Methods and arrangements for insulating local interconnects for improved alignment tolerance and size reduction | |
| EP0696061B1 (en) | Method of forming a contact in an integrated circuit | |
| US6162691A (en) | Method for forming a MOSFET with raised source and drain, saliciding, and removing upper portion of gate spacers if bridging occurs | |
| US6017813A (en) | Method for fabricating a damascene landing pad | |
| US6329720B1 (en) | Tungsten local interconnect for silicon integrated circuit structures, and method of making same | |
| US20040033668A1 (en) | Method to fabricate elevated source/drain transistor with large area for silicidation | |
| JPH08274166A (ja) | 半導体装置及びその製造方法 | |
| US6074923A (en) | Method of fabricating metal-oxide-semiconductor transistor | |
| JP3288211B2 (ja) | 半導体装置の製造方法 | |
| JPH0730104A (ja) | 半導体装置及びその製造方法 | |
| JP3075351B2 (ja) | 半導体装置およびその製造方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| JPH11163325A (ja) | 半導体装置及びその製造方法 | |
| JP2005005510A (ja) | 半導体装置及びその製造方法 | |
| JPH1041505A (ja) | 半導体装置の製造方法 | |
| JP3517523B2 (ja) | 半導体装置及びその製造方法 | |
| JP3471884B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |