JP2809172B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2809172B2 JP2809172B2 JP8013825A JP1382596A JP2809172B2 JP 2809172 B2 JP2809172 B2 JP 2809172B2 JP 8013825 A JP8013825 A JP 8013825A JP 1382596 A JP1382596 A JP 1382596A JP 2809172 B2 JP2809172 B2 JP 2809172B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- wiring
- insulating film
- interlayer insulating
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に下層導電層間を電気的に接続するための、埋め
込みコンタクト及び上層配線を含む半導体装置に関す
る。
し、特に下層導電層間を電気的に接続するための、埋め
込みコンタクト及び上層配線を含む半導体装置に関す
る。
【０００２】
【従来の技術】近年半導体集積回路の微細化、高集積化
に伴って、配線ピッチの微細化が必須となっている。
に伴って、配線ピッチの微細化が必須となっている。
【０００３】従来、半導体集積回路の各下層導電層間の
電気的な接続は、一般に図４にて示す構成のものが採用
されていた。図４は従来の半導体装置の模式的断面図で
あり、図中、符号４１０は半導体基板、４１１は素子分
離絶縁膜、４１３は拡散層、４１５はコンタクト、４１
６ａは上層金属配線、４１８は第１の層間絶縁膜、４１
９はコンタクト孔、４２０は第２の層間絶縁膜である。
電気的な接続は、一般に図４にて示す構成のものが採用
されていた。図４は従来の半導体装置の模式的断面図で
あり、図中、符号４１０は半導体基板、４１１は素子分
離絶縁膜、４１３は拡散層、４１５はコンタクト、４１
６ａは上層金属配線、４１８は第１の層間絶縁膜、４１
９はコンタクト孔、４２０は第２の層間絶縁膜である。
【０００４】図４に示すように半導体基板４１０上に素
子分離絶縁膜４１１及び拡散層４１３等の下層導電層を
形成し、半導体基板４１０全面に成長した第１の層間絶
縁膜４１８に、フォトレジスト工程及び異方性エッチン
グによりコンタクト孔４１９を開口して、化学気相成長
法（ＣＶＤ法）及び全面異方性エッチングによりコンタ
クト孔４１９内に高融点金属を埋め込んだコンタクト４
１５を形成後、上層導電層となる配線用金属層を全面に
堆積し、フォトレジスト工程によってパターニングを行
い上層金属配線４１６を形成し、コンタクト４１５を介
して下層導電層と上層導電層を接続する方法が用いられ
ている。
子分離絶縁膜４１１及び拡散層４１３等の下層導電層を
形成し、半導体基板４１０全面に成長した第１の層間絶
縁膜４１８に、フォトレジスト工程及び異方性エッチン
グによりコンタクト孔４１９を開口して、化学気相成長
法（ＣＶＤ法）及び全面異方性エッチングによりコンタ
クト孔４１９内に高融点金属を埋め込んだコンタクト４
１５を形成後、上層導電層となる配線用金属層を全面に
堆積し、フォトレジスト工程によってパターニングを行
い上層金属配線４１６を形成し、コンタクト４１５を介
して下層導電層と上層導電層を接続する方法が用いられ
ている。
【０００５】図５は特開平３−４４０３４号公報で開示
された半導体装置の模式的断面図であり、図中、符号５
１０は半導体基板、５１１は素子分離絶縁膜、５１５は
コンタクト、５１６は上層配線用金属層、５１６ａは上
層金属配線、５１８は第１の層間絶縁膜、５１９はコン
タクト孔、５２４はレジストマスクである。
された半導体装置の模式的断面図であり、図中、符号５
１０は半導体基板、５１１は素子分離絶縁膜、５１５は
コンタクト、５１６は上層配線用金属層、５１６ａは上
層金属配線、５１８は第１の層間絶縁膜、５１９はコン
タクト孔、５２４はレジストマスクである。
【０００６】図５（ａ）に示すように、半導体基板５１
０上の第１の層間絶縁膜５１８を開口したコンタクト孔
５１９に、導電材料を選択成長によって埋め込む際、上
層金属配線５１６ａのアライメント公差（目ずれマージ
ン）以上の幅で、導電材料を第１の層間絶縁膜５１８上
に延長成長し、コンタクト５１５を形成後、上層導電層
となる上層配線用金属層５１６を全面に堆積し、フォト
レジスト工程によってパターニングを行い上層金属配線
５１６ａを形成する（図５（ａ））。従って、図５
（ｂ）に示すように上層金属配線５１６ａのパターニン
グ時にアライメントずれが生じても、コンタクト孔５１
９内の導電材料に対するエッチングを抑制することがで
きる。
０上の第１の層間絶縁膜５１８を開口したコンタクト孔
５１９に、導電材料を選択成長によって埋め込む際、上
層金属配線５１６ａのアライメント公差（目ずれマージ
ン）以上の幅で、導電材料を第１の層間絶縁膜５１８上
に延長成長し、コンタクト５１５を形成後、上層導電層
となる上層配線用金属層５１６を全面に堆積し、フォト
レジスト工程によってパターニングを行い上層金属配線
５１６ａを形成する（図５（ａ））。従って、図５
（ｂ）に示すように上層金属配線５１６ａのパターニン
グ時にアライメントずれが生じても、コンタクト孔５１
９内の導電材料に対するエッチングを抑制することがで
きる。
【０００７】
【発明が解決しようとする課題】図４の従来の技術にお
いては、埋め込みコンタクト４１５上に上層金属配線４
１６ａを形成する際に、上層金属配線４１６ａとコンタ
クト４１５の間に目ずれマージンを持たせる必要がある
ため、コンタクト４１５上の上層金属配線４１６ａの幅
はコンタクト４１５の幅よりも大きくなる。この幅に金
属配線の設計ルールによる配線間隔が加わるため、金属
配線ピッチのさらなる微細化ができなくなる。
いては、埋め込みコンタクト４１５上に上層金属配線４
１６ａを形成する際に、上層金属配線４１６ａとコンタ
クト４１５の間に目ずれマージンを持たせる必要がある
ため、コンタクト４１５上の上層金属配線４１６ａの幅
はコンタクト４１５の幅よりも大きくなる。この幅に金
属配線の設計ルールによる配線間隔が加わるため、金属
配線ピッチのさらなる微細化ができなくなる。
【０００８】図５の公知例においては、コンタクト５１
５上に上層金属配線５１６ａを形成する際、上層金属配
線５１６ａのパターニング時のアライメントずれによ
る、コンタクト孔５１９内の導電材料に対するエッチン
グを抑制する目的で、下層の導電材料を上層金属配線５
１６ａとのアライメント公差（目ずれマージン）以上の
幅で配設するために、コンタクト５１５のピッチが導電
材料の延長成長分だけ余分に必要となり、金属配線ピッ
チの微細化の障害となる。
５上に上層金属配線５１６ａを形成する際、上層金属配
線５１６ａのパターニング時のアライメントずれによ
る、コンタクト孔５１９内の導電材料に対するエッチン
グを抑制する目的で、下層の導電材料を上層金属配線５
１６ａとのアライメント公差（目ずれマージン）以上の
幅で配設するために、コンタクト５１５のピッチが導電
材料の延長成長分だけ余分に必要となり、金属配線ピッ
チの微細化の障害となる。
【０００９】本発明の目的は、密な配線ピッチを必要と
する領域に、コンタクト−上層配線間の目ずれマージン
による制限を受けずに、密な配線ピッチを持つ配線が形
成される半導体装置を提供することにある。
する領域に、コンタクト−上層配線間の目ずれマージン
による制限を受けずに、密な配線ピッチを持つ配線が形
成される半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
下層導電層上に層間絶縁膜が形成され、層間絶縁膜にコ
ンタクトホールが開口され、コンタクトホールに導電材
料が埋め込まれてコンタクトが形成された後、コンタク
ト及び層間絶縁膜上に上層導電層が形成され、上層導電
層と下層導電層とを接続する第１のコンタクトと、上層
導電層を介さずに下層導電層間を接続する第２のコンタ
クトとを有する半導体装置において、上層導電層及び層
間絶縁膜間に第２の層間絶縁膜が形成され、第１のコン
タクト上の第２の層間絶縁膜にコンタクトホールが開口
され、第３のコンタクトが形成された後、第３のコンタ
クト及び第２の層間絶縁膜上に上層配線が形成され、第
２のコンタクト上の第２の層間絶縁膜にはコンタクトホ
ールが開口されず、第２の層間絶縁膜上に第２のコンタ
クトと電位的に別な上層配線が形成されている。
下層導電層上に層間絶縁膜が形成され、層間絶縁膜にコ
ンタクトホールが開口され、コンタクトホールに導電材
料が埋め込まれてコンタクトが形成された後、コンタク
ト及び層間絶縁膜上に上層導電層が形成され、上層導電
層と下層導電層とを接続する第１のコンタクトと、上層
導電層を介さずに下層導電層間を接続する第２のコンタ
クトとを有する半導体装置において、上層導電層及び層
間絶縁膜間に第２の層間絶縁膜が形成され、第１のコン
タクト上の第２の層間絶縁膜にコンタクトホールが開口
され、第３のコンタクトが形成された後、第３のコンタ
クト及び第２の層間絶縁膜上に上層配線が形成され、第
２のコンタクト上の第２の層間絶縁膜にはコンタクトホ
ールが開口されず、第２の層間絶縁膜上に第２のコンタ
クトと電位的に別な上層配線が形成されている。
【００１１】また、第２の層間絶縁膜の膜厚は５００Å
〜２０００Å程度であってもよい。
〜２０００Å程度であってもよい。
【００１２】従って、密な配線ピッチを必要とする領域
に、上層配線が直接接続されない第２の埋め込みコンタ
クトのみを用いて配線を行うことで、コンタクト−上層
配線間の目ずれマージンによる制限を受けずに、密な配
線ピッチを持つ配線を得ることができる。
に、上層配線が直接接続されない第２の埋め込みコンタ
クトのみを用いて配線を行うことで、コンタクト−上層
配線間の目ずれマージンによる制限を受けずに、密な配
線ピッチを持つ配線を得ることができる。
【００１３】また、上層配線が直接接続されない第２の
埋め込みコンタクトの上の第２の層間絶縁膜上に、第２
のコンタクトとは電位的に別な上層配線をレイアウトす
ることができる。
埋め込みコンタクトの上の第２の層間絶縁膜上に、第２
のコンタクトとは電位的に別な上層配線をレイアウトす
ることができる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態のＣＭＯＳトランジスタの模式的平面図、図２
（ａ）は図１のＡ−Ａ’部の模式的断面図、図２（ｂ）
は図１のＢ−Ｂ’部の模式的断面図である。図中、符号
１はＰチャネルＭＯＳトランジスタ、２はＮチャネルＭ
ＯＳトランジスタ、１０はＰ型半導体基板、１１はロコ
ス、１２はＰ+ 拡散層、１３はＮ + 拡散層、１４はゲー
ト電極、１５ａはアルミ配線が接続される第１のコンタ
クト、１５ｂはアルミ配線が接続されない第２のコンタ
クト、１６ａはアルミ配線、１７はシリコン窒化膜、１
８は第１のシリコン酸化膜、１９ａは第１のコンタクト
孔、２０は第２のシリコン酸化膜である。
て図面を参照して説明する。図１は本発明の第１の実施
の形態のＣＭＯＳトランジスタの模式的平面図、図２
（ａ）は図１のＡ−Ａ’部の模式的断面図、図２（ｂ）
は図１のＢ−Ｂ’部の模式的断面図である。図中、符号
１はＰチャネルＭＯＳトランジスタ、２はＮチャネルＭ
ＯＳトランジスタ、１０はＰ型半導体基板、１１はロコ
ス、１２はＰ+ 拡散層、１３はＮ + 拡散層、１４はゲー
ト電極、１５ａはアルミ配線が接続される第１のコンタ
クト、１５ｂはアルミ配線が接続されない第２のコンタ
クト、１６ａはアルミ配線、１７はシリコン窒化膜、１
８は第１のシリコン酸化膜、１９ａは第１のコンタクト
孔、２０は第２のシリコン酸化膜である。
【００１５】図１に示すように、本発明の実施の形態の
ＣＭＯＳトランジスタはＰチャネルＭＯＳトランジスタ
１及びＮチャネルＭＯＳトランジスタ２で構成されてお
り、ＰチヤネルＭＯＳトランジスタ１のドレインとＮチ
ャネルＭＯＳトランジスタ２のドレインとは、本発明の
第２のコンタクト１５ｂで接続されている。第２のコン
タクト１５ｂで接続することにより、隣接するアルミ配
線１６ａとの間隔は、コンタクト−アルミ配線間の目ず
れマージンの分だけ縮小することができる。
ＣＭＯＳトランジスタはＰチャネルＭＯＳトランジスタ
１及びＮチャネルＭＯＳトランジスタ２で構成されてお
り、ＰチヤネルＭＯＳトランジスタ１のドレインとＮチ
ャネルＭＯＳトランジスタ２のドレインとは、本発明の
第２のコンタクト１５ｂで接続されている。第２のコン
タクト１５ｂで接続することにより、隣接するアルミ配
線１６ａとの間隔は、コンタクト−アルミ配線間の目ず
れマージンの分だけ縮小することができる。
【００１６】アルミ配線１６ａが接続されない第２のコ
ンタクト１５ｂは、例えば距離の短い下層導電層間を接
続するというような比較的低抵抗を必要としないところ
で、また上下配線間の目ずれマージンが、配線ピッチを
密にするための障害となる領域において用いられ、従来
のアルミ配線１６ａとの接続部分を設けた第１のコンタ
クト１５ａは、例えば距離の長い下層導電層間を接続す
るというような低抵抗を必要とするところ、または上下
配線間の目合わせマージンを十分にとることができる領
域において用いられる。
ンタクト１５ｂは、例えば距離の短い下層導電層間を接
続するというような比較的低抵抗を必要としないところ
で、また上下配線間の目ずれマージンが、配線ピッチを
密にするための障害となる領域において用いられ、従来
のアルミ配線１６ａとの接続部分を設けた第１のコンタ
クト１５ａは、例えば距離の長い下層導電層間を接続す
るというような低抵抗を必要とするところ、または上下
配線間の目合わせマージンを十分にとることができる領
域において用いられる。
【００１７】図２（ａ）、（ｂ）を基に製造工程順に説
明すると、素子分離用のフィールド酸化膜として厚さ
０．２〜１μｍのロコス１１を形成したＰ型半導体基板
１０上に、下層導電層としてトランジスタのソース、ド
レインとなるＰ+ 拡散層１２、Ｎ+ 拡散層１３及びゲー
ト電極１４を形成し、その上に第１のコンタクト孔１９
ａ及び第２のコンタクト孔１９ｂのエッチング時のオー
バーエッチによってロコス１１が大きくエッチングされ
ることを防ぐためのエッチングストッパとして、厚さ５
００〜２０００Åのシリコン窒化膜１７を形成した後、
表面を平坦にした第１の層間絶縁膜として、厚さ０．５
〜１μｍの第１のシリコン酸化膜１８を形成し、０．４
〜０．８μｍ幅の第１のコンタクト孔１９ａ及び第２の
コンタクト孔１９ｂをフォトレジスト工程と異方性エッ
チングにより開口して、高融点金属としてタングステン
を０．４〜０．８μｍの厚さで化学気相成長法（ＣＶＤ
法）により成長させ、全面異方性エッチングでタングス
テンを選択的にエッチングし、第１のコンタクト孔１９
ａ及び第２のコンタクト孔１９ｂにタングステンを埋め
込む。
明すると、素子分離用のフィールド酸化膜として厚さ
０．２〜１μｍのロコス１１を形成したＰ型半導体基板
１０上に、下層導電層としてトランジスタのソース、ド
レインとなるＰ+ 拡散層１２、Ｎ+ 拡散層１３及びゲー
ト電極１４を形成し、その上に第１のコンタクト孔１９
ａ及び第２のコンタクト孔１９ｂのエッチング時のオー
バーエッチによってロコス１１が大きくエッチングされ
ることを防ぐためのエッチングストッパとして、厚さ５
００〜２０００Åのシリコン窒化膜１７を形成した後、
表面を平坦にした第１の層間絶縁膜として、厚さ０．５
〜１μｍの第１のシリコン酸化膜１８を形成し、０．４
〜０．８μｍ幅の第１のコンタクト孔１９ａ及び第２の
コンタクト孔１９ｂをフォトレジスト工程と異方性エッ
チングにより開口して、高融点金属としてタングステン
を０．４〜０．８μｍの厚さで化学気相成長法（ＣＶＤ
法）により成長させ、全面異方性エッチングでタングス
テンを選択的にエッチングし、第１のコンタクト孔１９
ａ及び第２のコンタクト孔１９ｂにタングステンを埋め
込む。
【００１８】この後、図２（ａ）に示すように、第１の
コンタクト１５ａまで形成された半導体基板上に、厚さ
０．４〜１μｍのアルミニウム膜を堆積し、フォトレジ
スト工程及び異方性エッチングによってパターニングを
行い、アルミ配線１６ａを形成し、その上に表面を平坦
にした第２の層間絶縁膜として厚さ０．５〜１μｍの第
２のシリコン酸化膜２０を形成する。第１のコンタクト
１５ａ上のアルミ配線１６ａの幅は、第１のコンタクト
１５ａの幅よりも片側０．２〜０．４μｍ広く形成し、
十分な目ずれマージンをとっている。このマージンによ
ってアルミ配線１６ａのパターニングを行う際のアライ
メントずれを原因とする、第１のコンククト孔１９ａ内
のタングステンに対する余分なエッチングによる第１の
コンククト孔１９ａ内タングステンとアルミ配線１６ａ
との接触面積の減少は十分に抑制することができる。
コンタクト１５ａまで形成された半導体基板上に、厚さ
０．４〜１μｍのアルミニウム膜を堆積し、フォトレジ
スト工程及び異方性エッチングによってパターニングを
行い、アルミ配線１６ａを形成し、その上に表面を平坦
にした第２の層間絶縁膜として厚さ０．５〜１μｍの第
２のシリコン酸化膜２０を形成する。第１のコンタクト
１５ａ上のアルミ配線１６ａの幅は、第１のコンタクト
１５ａの幅よりも片側０．２〜０．４μｍ広く形成し、
十分な目ずれマージンをとっている。このマージンによ
ってアルミ配線１６ａのパターニングを行う際のアライ
メントずれを原因とする、第１のコンククト孔１９ａ内
のタングステンに対する余分なエッチングによる第１の
コンククト孔１９ａ内タングステンとアルミ配線１６ａ
との接触面積の減少は十分に抑制することができる。
【００１９】一方、図２（ｂ）に示すように、第２のコ
ンタクト１５ｂ形成後、第２のコンタクト１５ｂ上にア
ルミ配線を形成せずに、第２のシリコン酸化膜２０を形
成する。
ンタクト１５ｂ形成後、第２のコンタクト１５ｂ上にア
ルミ配線を形成せずに、第２のシリコン酸化膜２０を形
成する。
【００２０】図３（ａ）は本発明の第２の実施の形態の
ＣＭＯＳトランジスタの模式的平面図の図１のＡ−Ａ’
部に該当する部分の模式的断面図、図３（ｂ）は図１の
Ｂ−Ｂ’部に該当する部分の模式的断面図である。図
中、符号３１０はＰ型半導体基板、３１１はロコス、３
１２はＰ+ 拡散層、３１３はＮ+ 拡散層、３１４はゲー
ト電極、３１５ａはアルミ配線が接続される第１のコン
タクト、３１５ｂはアルミ配線が接続されない第２のコ
ンタクト、３１６ａはアルミ配線、３１７は第１のシリ
コン窒化膜、３１８は第１のシリコン酸化膜、３１９ａ
は第１のコンタクト孔、３１９ｂは第２のコンタクト
孔、３２０は第２のシリコン酸化膜、３２１は第２のシ
リコン窒化膜、３２２は第３のシリコン酸化膜、３２３
は第３のコンタクト孔である。
ＣＭＯＳトランジスタの模式的平面図の図１のＡ−Ａ’
部に該当する部分の模式的断面図、図３（ｂ）は図１の
Ｂ−Ｂ’部に該当する部分の模式的断面図である。図
中、符号３１０はＰ型半導体基板、３１１はロコス、３
１２はＰ+ 拡散層、３１３はＮ+ 拡散層、３１４はゲー
ト電極、３１５ａはアルミ配線が接続される第１のコン
タクト、３１５ｂはアルミ配線が接続されない第２のコ
ンタクト、３１６ａはアルミ配線、３１７は第１のシリ
コン窒化膜、３１８は第１のシリコン酸化膜、３１９ａ
は第１のコンタクト孔、３１９ｂは第２のコンタクト
孔、３２０は第２のシリコン酸化膜、３２１は第２のシ
リコン窒化膜、３２２は第３のシリコン酸化膜、３２３
は第３のコンタクト孔である。
【００２１】図３（ａ）、（ｂ）を基に製造工程順に説
明すると、上述の図２（ａ）、（ｂ）の説明と同様に第
１のコンタクト３１５ａ及び第２のコンタクト３１５ｂ
の形成までを行い、その上に第３のコンタクト孔３２３
を開口する際にフォトレジスト工程でのアライメントず
れによる第１のシリコン酸化膜３１８の余分なエッチン
グを回避するためのエッチングストッパとして厚さ１０
０〜１０００Åの第２のシリコン窒化膜３２１を成長し
た後、全面に５００〜２０００Å程度の薄い第３の層間
絶緑膜、例えば第３のシリコン酸化膜３２２を成長す
る。
明すると、上述の図２（ａ）、（ｂ）の説明と同様に第
１のコンタクト３１５ａ及び第２のコンタクト３１５ｂ
の形成までを行い、その上に第３のコンタクト孔３２３
を開口する際にフォトレジスト工程でのアライメントず
れによる第１のシリコン酸化膜３１８の余分なエッチン
グを回避するためのエッチングストッパとして厚さ１０
０〜１０００Åの第２のシリコン窒化膜３２１を成長し
た後、全面に５００〜２０００Å程度の薄い第３の層間
絶緑膜、例えば第３のシリコン酸化膜３２２を成長す
る。
【００２２】この後、図３（ａ）に示すように、第１の
コンタクト３１５ａ上にフォトレジスト工程及びコンタ
クトエッチにより下層の第１のコンタクト孔３１９ａと
同等な大きさの第３のコンタクト孔３２３を開口した
後、図２の実施の形態と同様に厚さ０．４〜１μｍのア
ルミニウム膜を全面に堆積してフォトレジスト工程及び
異方性エッチングによってパターニングを行い、アルミ
配線３１６ａを形成し、その上に表面を平坦にした第２
の層間絶縁膜として厚さ０．５〜１μｍの第２のシリコ
ン酸化膜３２０を形成する。
コンタクト３１５ａ上にフォトレジスト工程及びコンタ
クトエッチにより下層の第１のコンタクト孔３１９ａと
同等な大きさの第３のコンタクト孔３２３を開口した
後、図２の実施の形態と同様に厚さ０．４〜１μｍのア
ルミニウム膜を全面に堆積してフォトレジスト工程及び
異方性エッチングによってパターニングを行い、アルミ
配線３１６ａを形成し、その上に表面を平坦にした第２
の層間絶縁膜として厚さ０．５〜１μｍの第２のシリコ
ン酸化膜３２０を形成する。
【００２３】一方、図３（ｂ）に示すように、第３のシ
リコン酸化膜３２２を形成後、第２のコンタクト３１５
ｂ上にコンタクト孔を開口させず、第３のシリコン酸化
膜３２２上に、図３（ａ）と同様、アルミニウム膜を全
面に堆積してから第２のコンタクト３１５ｂと電位的に
別のアルミ配線３１６ａをパターニングによって形成
し、その上に第２のシリコン酸化膜３２０を形成する。
リコン酸化膜３２２を形成後、第２のコンタクト３１５
ｂ上にコンタクト孔を開口させず、第３のシリコン酸化
膜３２２上に、図３（ａ）と同様、アルミニウム膜を全
面に堆積してから第２のコンタクト３１５ｂと電位的に
別のアルミ配線３１６ａをパターニングによって形成
し、その上に第２のシリコン酸化膜３２０を形成する。
【００２４】本発明の第２の実施の形態によれば、アル
ミ配線が直接接続されない第２の埋め込みコンタクト３
１５ｂの上の第３の層間絶縁膜である第３のシリコン酸
化膜３２２上に、第２の埋め込みコンタクト３１５ｂと
は電位的に別なアルミ配線３１６ａをレイアウトするこ
とができるという利点がある。
ミ配線が直接接続されない第２の埋め込みコンタクト３
１５ｂの上の第３の層間絶縁膜である第３のシリコン酸
化膜３２２上に、第２の埋め込みコンタクト３１５ｂと
は電位的に別なアルミ配線３１６ａをレイアウトするこ
とができるという利点がある。
【００２５】尚、本発明の第１の実施の形態の図１の説
明においては、２本のアルミ配線１６ａのうちの１本を
コンタクトにすることで、配線間の目ずれマージンの分
だけ配線ピッチが縮小されることを例として示したが、
２本のアルミ配線１６ａの両方をコンタクトにしても同
様に配線ピッチの縮小が可能である。
明においては、２本のアルミ配線１６ａのうちの１本を
コンタクトにすることで、配線間の目ずれマージンの分
だけ配線ピッチが縮小されることを例として示したが、
２本のアルミ配線１６ａの両方をコンタクトにしても同
様に配線ピッチの縮小が可能である。
【００２６】また本発明の実施の形態において、第１の
コンタクト孔１９ａ、３１９ａ及び第２のコンタクト孔
１９ｂ、３１９ｂに埋め込む導電材料はタングステンで
ある必要はなく、モリブデン、チタン、タンタル等の高
融点金属あるいはそれらのシリサイドであっても良い。
また、上層配線としてアルミ配線１６ａ、３１６ａを用
いたが、用いられる金属はアルミニウムである必要はな
く、銅などの導体金属、ポリシリコン等の半導体、ある
いはそれらの合金であっても良い。
コンタクト孔１９ａ、３１９ａ及び第２のコンタクト孔
１９ｂ、３１９ｂに埋め込む導電材料はタングステンで
ある必要はなく、モリブデン、チタン、タンタル等の高
融点金属あるいはそれらのシリサイドであっても良い。
また、上層配線としてアルミ配線１６ａ、３１６ａを用
いたが、用いられる金属はアルミニウムである必要はな
く、銅などの導体金属、ポリシリコン等の半導体、ある
いはそれらの合金であっても良い。
【００２７】
【発明の効果】以上説明したように、本発明は、密な配
線ピッチを必要とする領域に、上層導電層と接続しない
第２の埋め込みコンタクトで下層導電層間を接続するこ
とで、コンタクト−上層配線間の目ずれマージンによる
制限を受けずにレイアウトすることができ、配線ピッチ
を低減することができるという効果がある。例として、
アルミ配線幅を０．４８μｍ、コンタクト−アルミマー
ジンを０．２４μｍ、アルミ配線間隔を０．５２μｍと
し、一方、コンククト幅を０．４８μｍ、コンタクト間
隔を０．５２μｍとすれば、従来のアルミ配線ピッチで
は１．４８μｍ、本発明のコンタクト−アルミ配線によ
る配線ピッチではコンタクトのピッチに等しい１μｍと
なり、従来のアルミ配線よりも３０％程度密な配線ピッ
チを持った配線を得ることができる。
線ピッチを必要とする領域に、上層導電層と接続しない
第２の埋め込みコンタクトで下層導電層間を接続するこ
とで、コンタクト−上層配線間の目ずれマージンによる
制限を受けずにレイアウトすることができ、配線ピッチ
を低減することができるという効果がある。例として、
アルミ配線幅を０．４８μｍ、コンタクト−アルミマー
ジンを０．２４μｍ、アルミ配線間隔を０．５２μｍと
し、一方、コンククト幅を０．４８μｍ、コンタクト間
隔を０．５２μｍとすれば、従来のアルミ配線ピッチで
は１．４８μｍ、本発明のコンタクト−アルミ配線によ
る配線ピッチではコンタクトのピッチに等しい１μｍと
なり、従来のアルミ配線よりも３０％程度密な配線ピッ
チを持った配線を得ることができる。
【００２８】また、上層配線が直接接続されない第２の
埋め込みコンタクトの上の第２の層間絶縁膜上に、第２
の埋め込みコンタクトとは電位的に別な上層配線をレイ
アウトすることができるという効果がある。
埋め込みコンタクトの上の第２の層間絶縁膜上に、第２
の埋め込みコンタクトとは電位的に別な上層配線をレイ
アウトすることができるという効果がある。
【図１】本発明の第１の実施の形態のＣＭＯＳトランジ
スタの模式的平面図である。
スタの模式的平面図である。
【図２】本発明の第１の実施の形態のＣＭＯＳトランジ
スタの模式的断面図である。（ａ）図１のＡ−Ａ’部の
模式的断面図である。 （ｂ）図１のＢ−Ｂ’部の模式的断面図である。
スタの模式的断面図である。（ａ）図１のＡ−Ａ’部の
模式的断面図である。 （ｂ）図１のＢ−Ｂ’部の模式的断面図である。
【図３】本発明の第２の実施の形態のＣＭＯＳトランジ
スタの模式的断面図である。 （ａ）図１のＡ−Ａ’部に該当する部分の模式的断面図
である。 （ｂ）図１のＢ−Ｂ’部に該当する部分の模式的断面図
である。
スタの模式的断面図である。 （ａ）図１のＡ−Ａ’部に該当する部分の模式的断面図
である。 （ｂ）図１のＢ−Ｂ’部に該当する部分の模式的断面図
である。
【図４】従来の半導体装置の模式的断面図である。
【図５】公報で開示された半導体装置の模式的断面図で
ある。
ある。
１ Ｐ型ＭＯＳトランジスタ ２ Ｎ型ＭＯＳトランジスタ １０、３１０ Ｐ型半導体基板 １１、３１１ ロコス １２、３１２ Ｐ+ 拡散層 １３、３１３ Ｎ+ 拡散層 １４、３１４ ゲート電極 １５ａ、３１５ａ 第１のコンタクト １５ｂ、３１５ｂ 第２のコンタクト １６ａ、３１６ａ アルミ配線 １７ シリコン窒化膜 １８、３１８ 第１のシリコン酸化膜 １９ａ、３１９ａ 第１のコンタクト孔 １９ｂ、３１９ｂ 第２のコンタクト孔 ２０、３２０ 第２のシリコン酸化膜 ３１７ 第１のシリコン窒化膜 ３２１ 第２のシリコン窒化膜 ３２２ 第３のシリコン酸化膜 ３２３ 第３のコンタクト孔 ４１０、５１０ 半導体基板 ４１１、５１１ 素子分離絶縁膜 ４１３ 拡散層 ４１５、５１５ コンタクト ４１６ａ、５１６ａ 上層金属配線 ４１８、５１８ 第１の層間絶縁膜 ４１９、５１９ コンタクト孔 ４２０ 第２の層間絶縁膜 ５１６ 上層配線用金属層 ５２４ レジストマスク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768
Claims (2)
- 【請求項１】 下層導電層上に層間絶縁膜が形成され、
該層間絶縁膜にコンタクトホールが開口され、該コンタ
クトホールに導電材料が埋め込まれてコンタクトが形成
された後、該コンタクト及び前記層間絶縁膜上に上層導
電層が形成され、 前記上層導電層と前記下層導電層とを接続する第１の前
記コンタクトと、 前記上層導電層を介さずに前記下層導電層間を接続する
第２の前記コンタクトとを有する半導体装置において、 前記上層導電層及び前記層間絶縁膜間に第２の層間絶縁
膜が形成され、 前記第１のコンタクト上の前記第２の層間絶縁膜にコン
タクトホールが開口され、第３のコンタクトが形成され
た後、該第３のコンタクト及び前記第２の層間絶縁膜上
に上層配線が形成され、 前記第２のコンタクト上の前記第２の層間絶縁膜には前
記コンタクトホールが開口されず、前記第２の層間絶縁
膜上に前記第２のコンタクトと電位的に別な前記上層配
線が形成されていることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記第２の層間絶縁膜の膜厚は５００Å〜２０００Å程
度であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8013825A JP2809172B2 (ja) | 1996-01-30 | 1996-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8013825A JP2809172B2 (ja) | 1996-01-30 | 1996-01-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213789A JPH09213789A (ja) | 1997-08-15 |
| JP2809172B2 true JP2809172B2 (ja) | 1998-10-08 |
Family
ID=11844059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8013825A Expired - Fee Related JP2809172B2 (ja) | 1996-01-30 | 1996-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809172B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2245283C (en) * | 1998-07-16 | 2006-06-20 | Asahi Seiko Kabushiki Kaisha | Key type electronic coin selector |
| US7276755B2 (en) * | 2005-05-02 | 2007-10-02 | Advanced Micro Devices, Inc. | Integrated circuit and method of manufacture |
-
1996
- 1996-01-30 JP JP8013825A patent/JP2809172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09213789A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824803A (en) | Multilayer metallization method for integrated circuits | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JP3215320B2 (ja) | 半導体装置の製造方法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JP2001135723A (ja) | 半導体装置及びその製造方法 | |
| JPH04348077A (ja) | 薄膜トランジスタ | |
| JP2809172B2 (ja) | 半導体装置 | |
| JP2000195950A (ja) | 半導体装置及びその製造方法 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPH10340953A (ja) | 半導体装置 | |
| JP2002208643A (ja) | 半導体装置の構造およびその製造方法 | |
| JP3075351B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1041505A (ja) | 半導体装置の製造方法 | |
| JPH056345B2 (ja) | ||
| JPH0945767A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3254699B2 (ja) | 半導体装置の製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH11111921A (ja) | 半導体装置 | |
| JPH0244753A (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| KR100286347B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH1117165A (ja) | 半導体装置の積層ゲート構造 | |
| JPH03116852A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |