JP3116456B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特にＴＡＴの短縮を図ることが可能な半導体装
置の製造方法に関する。

【０００２】

【従来の技術】マスタースライス方式のゲートアレイ
（Ｇ／Ａ）が近年広く用いられており、各社でＴＡＴ
（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）をいかに短くす
るかに関する技術開発が行われている。現在では、２層
配線Ｇ／Ａが広く用いられており、２層配線Ｇ／Ａのウ
エハー加工のＴＡＴは、約２週間が一般的で、このＴＡ
Ｔをさらに短くすることが大きな課題となっている。

【０００３】２層配線Ｇ／Ａの製造過程を図５に示す。
図５（Ａ）に示すように、まず、例えばＮ型の半導体基
板２の表面に、Ｐウエル領域４を所定のパターンで形成
すると共に、ゲート絶縁層６及びゲート電極８を所定の
パターンで形成し、ゲート電極８の両側に位置する半導
体基板２の表面及びＰウエル４の表面に、ソース・ドレ
インとなる拡散層１０を形成した後、半導体基板の表面
に第１層間絶縁膜層１２を成膜してマスタースライスを
製造する。マスタースライスは、客先の仕様などが決定
されるまで、そのままの状態で保管されることになる。

【０００４】客先の仕様が決定されると、ＯＥＭ加工工
程に移る。ＯＥＭ工程では、図５（Ｂ）に示すように、
客先の仕様に応じたパターンでコンタクトホール１４を
第１層間絶縁膜層１２に明ける。次に、同図（Ｃ）に示
すように、アルミニウムで構成される第１金属配線層１
６を第１層間絶縁膜層１２の上に成膜し、所定のパター
ンにエッチングする。次に、同図（Ｄ）に示すように、
第１金属配線層１６の上に、第２層間絶縁膜層１８を形
成する。そして、この第２層間絶縁膜層１８に、コンタ
クトホール２０を形成し、その上から第２金属配線層２
２を成膜し、所定のパターンにエッチングし、客先の仕
様に合わせた半導体装置が得られる。

【０００５】

【発明が解決しようとする課題】このようなＯＥＭ加工
工程での作業を、いかに短期間で加工するかでＴＡＴが
決まる。従来では、仕事時間短縮、あるいは加工前待機
時間短縮などの作業効率改善によりＴＡＴを短くする方
法が採用されてきたが、その方法によるＴＡＴ短縮にも
限界があり、よりいっそうのＴＡＴ短縮のためには、技
術的なブレーク・スルーが必要である。

【０００６】本発明は、このような実状に鑑みてなさ
れ、客先仕様が決定してから半導体装置が完成するまで
の時間の短縮、すなわちＴＡＴの短縮を図ることが可能
な半導体装置の製造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板の表
面に、ゲート絶縁層を介してゲート電極を形成する工程
と、前記ゲート電極が形成された前記半導体基板の表面
に層間絶縁膜層を形成する工程と、前記層間絶縁膜層に
対し、複数のコンタクトホールを、コンタクトホールを
開ける可能性のある全ての部分に形成する工程と、前記
コンタクトホールが形成された前記層間絶縁膜層の表面
に金属配線層を形成する工程と、接続すべき特定の前記
コンタクトホール内に残存するように、かつ、接続すべ
きでない前記コンタクトホール内からは取り除かれるよ
うに、しかも接続すべきでない前記コンタクトホール相
互間に位置する前記層間絶縁膜層の表面を通して配線さ
れるように、客先などの仕様に応じて前記金属配線層を
所定のパターンにエッチングする工程とを有することを
特徴とする。

【０００８】

【作用】本発明の半導体装置の製造方法では、層間絶縁
膜層に対し、複数のコンタクトホールを、コンタクトホ
ールを明ける可能性のある全ての部分に形成し、コンタ
クトホールが形成してある層間絶縁膜層の上から金属配
線層を成膜し、その状態の半導体装置をマスタースライ
スとし、客先仕様が決定した後には、客先仕様に応じた
パターンで金属配線層をエッチングする。すなわち、本
発明では、金属配線層をエッチングする工程からＯＥＭ
加工工程が開始する。このため、従来方法に比較し、少
なくとも層間絶縁膜層にコンタクトホールを明ける工程
及び金属配線層を成膜する工程に要する時間の分だけ、
客先仕様が決定してから半導体装置が完成するまでの時
間、すなわちＴＡＴを短くすることが可能になる。

【０００９】

【実施例】以下、本発明の一実施例に係る半導体装置に
ついて、図面を参照しつつ詳細に説明する。図１，２は
本発明の一実施例に係る半導体装置の製造過程を示す概
略断面図、図３は図１に示すコンタクトホールの形成位
置を示す平面図、図４はコンタクトホールに対する金属
配線層のパターン例を示す平面図である。

【００１０】本実施例の半導体装置の製造方法では、図
１（Ａ）〜（Ｅ）に示す工程で、半導体装置のマスター
スライスを形成する。マスタースライスを製造するため
には、まず同図（Ａ）に示すように、シリコン基板など
で構成される半導体基板２０の表面に、ゲート絶縁層６
及びフィールド酸化膜層２２を熱酸化法などを用いて形
成する。そして、ゲート絶縁層６の表面には、ゲート電
極８を所定のパターンで形成する。ゲート電極８は、例
えばＣＶＤ法により成膜されるポリシリコンなどで構成
される。ゲート電極８の両側に位置する半導体基板２０
の表面には、ソース・ドレインとなる拡散層１０がイオ
ン注入技術等を用いて自己整合的に形成する。

【００１１】次に、層間絶縁膜層２４を、ゲート電極８
及び半導体基板２０の表面に成膜する。層間絶縁膜層２
４を構成する絶縁膜としては、特に限定されないが、例
えば酸化珪素膜、窒化珪素膜、リンドープ酸化珪素膜
（ＰＳＧ膜）、ボロンドープ酸化珪素膜（ＢＳＧ）、砒
素ドープ酸化珪素膜（ＡｓＳＧ膜）等が例示される。こ
れらは、例えばＣＶＤ法あるいはプラズマＣＶＤ法によ
り成膜される。

【００１２】次に、同図（Ｂ）に示すように、層間絶縁
膜層２４の表面に、所定のパターンのレジスト膜２６を
形成し、そのパターンに沿って、層間絶縁膜層２４のエ
ッチングを行い、コンタクトホール２８を形成する。本
実施例では、コンタクトホール２８は、図３の平面図に
示すように、拡散層１０及びデート電極８上で、コンタ
クトホール２８を明ける可能性のある全ての部分に予め
形成する。なお、従来では、コンタクトホールは、マス
タースライスを製造した後に、顧客の仕様に応じたパタ
ーンで必要な箇所のみに形成するようにしていた。した
がって、従来では、顧客の仕様に応じた専用のフォトリ
ソグラフィ用レチクルを準備しなければならなかった。
これに対し、本実施例では、専用のレチクルを用いる必
要がなくなる。つまり、客先仕様が決定してからのＯＥ
Ｍ工程での配線によらず、共通のコンタクトホール形成
用レティクルを用いることが可能になる。よって、マス
タースライスの製造工程で、コンタクトホールを作り込
んでおくことが可能になる。

【００１３】本実施例では、コンタクトホール２８相互
間のスペースは、十分に広いことが望ましい。後工程に
おいて、図４に示すように、コンタクトホール２８相互
間のスペースを利用して、金属配線層３０を配線するた
めである。このため、例えば、コンタクトホールの直径
が１μｍである場合には、コンタクトホール２８相互間
のスペースは、直径の２倍以上である約２μｍ以上であ
ることが望ましい。

【００１４】このようなコンタクトホール２８を形成し
た後には、図１（Ｃ）に示すように、レジスト膜２６ａ
を層間絶縁膜層２４の上に所定のパターンで形成した
後、コンタクトホール２８を通じて、イオン注入を行
い、ジャンクションリークの低減を図る。次に、同図
（Ｄ）に示すように、熱処理を行い、層間絶縁膜層２４
のリフローを行う。

【００１５】次に、同図（Ｅ）に示すように、コンタク
トホール２８が形成された層間絶縁膜層２４の表面に金
属配線層３０を成膜する。金属配線層３０は、例えばア
ルミニウムを蒸着することにより形成される。この段階
では、金属配線層３０は、全てのコンタクトホール２８
内に入り込むように、層間絶縁膜層２４の表面を覆う。
本実施例では、このようにしてゲートアレイのマスター
スライスが製造され、客先の仕様が決定するのを待つこ
とになる。

【００１６】客先仕様が決定すると、ＯＥＭ工程が開始
される。図２及び図４に示すように、拡散層１０または
ゲート電極８上で接続すべき特定のコンタクトホール２
８ａ内に入り込んだ金属配線層３０のみを残し、拡散層
１０またはゲート電極８上で必要でない金属配線層を、
接続すべきでないコンタクトホール２８ｂ内に入り込ん
だ金属配線層も含めてエッチングにより除去する。エッ
チング後の金属配線層３０のパターンは、接続すべきコ
ンタクトホール２８ａ相互を連絡し、接続すべきでない
コンタクトホール２８ｂ相互間スペースに位置する層間
絶縁膜層２４の表面を通るような配線パターンである。
コンタクトホール２８ｂ相互間スペースは、十分に広く
とってあるので問題は生じない。

【００１７】一層の金属配線層を有するゲートアレイ構
造の半導体装置を得るためには、図２，４に示すような
パターン化された金属配線層３０の表面には、オーバー
コート膜などが成膜される。二層以上の金属配線層を有
するゲートアレイ構造の半導体装置を得るためには、図
２，４に示すようなパターン化された金属配線層３０の
表面には、二層目の層間絶縁膜が成膜され、図５
（Ｄ），（Ｅ）に示すような工程により、二層目の層間
絶縁膜に対するコンタクトホールの形成と、２層目の金
属配線層の形成とが行われる。

【００１８】金属配線層３０で接続しないコンタクトホ
ール２８ｂは、金属配線層３０をパターン加工するため
のエッチング後に、拡散層１０またはゲート電極８の表
面を露出させる。この露出したコンタクトホール２８ｂ
は、オーバーコート膜あるいは二層目の層間絶縁膜層を
形成することで、絶縁が確保されるので、コンタクトホ
ール２８ｂが原因でショートすることはない。

【００１９】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。例えば、上述した実施例では、図１（Ａ）
〜（Ｅ）に示す処理を行った半導体装置をマスタースラ
イスとして用いたが、本発明では、マスタースライスと
しては、図１（Ａ）〜（Ｄ）に示す処理を行った半導体
装置をマスタースライスとして用いるようにしても良
い。この場合には、前述した実施例よりもＴＡＴが長く
なるが、従来の方法に比較すれば、ＴＡＴは短くなる。

【００２０】また、上述した実施例では、マスタースラ
イス方式のゲートアレイを製造する例を用いて本発明を
説明したが、本発明は、マスタースライス方式のゲート
アレイを製造する場合にのみ適用されるものではなく、
マスタースライス方式のマスクＲＯＭなどを製造する場
合にも適用することが可能である。この場合にも、ゲー
トアレイと同様に、ＴＡＴ短縮に効果がある。

【００２１】

【発明の効果】以上説明してきたように、本発明によれ
ば、例えば金属配線層をエッチングする工程からＯＥＭ
加工工程が開始する。このため、従来方法に比較し、少
なくとも一層目の層間絶縁膜層にコンタクトホールを明
ける工程及び一層目の金属配線層を成膜する工程に要す
る時間の分だけ、客先仕様が決定してから半導体装置が
完成するまでの時間、すなわちＴＡＴを短くすることが
可能になる。例えば、マスタースライス方式により製造
される２層配線ゲートアレイにおいては、客先仕様が決
定してから製品完成までの時間、すなわちＴＡＴを、従
来に比較して約２０％程度削減することができる。ま
た、本発明では、コンタクトホールを明ける可能性のあ
る全ての部分に予めコンタクトホールを形成するので、
従来必要としていたコンタクトホールを形成するための
専用のレチクルを準備する必要がなくなり、この点で
も、作業の省力化と工程の短縮を図ることが可能であ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体装置の製造過程
を示す概略断面図である。

【図２】本発明の一実施例に係る半導体装置の製造過程
を示す概略断面図である。

【図３】図１に示すコンタクトホールの形成位置を示す
平面図である。

【図４】コンタクトホールに対する金属配線層のパター
ン例を示す平面図である。

【図５】一般的なゲートアレイの製造例を示す概略断面
図である。

【符号の説明】

２，２０…半導体基板 ６…ゲート絶縁層 ８…ゲート電極 １０…拡散層 ２４…層間絶縁膜層 ２８，２８ａ，２８ｂ…コンタクトホール ３０…金属配線層

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半導体装置を、マスタースライス方式によ
   り製造する方法において、 半導体基板の表面に、ゲート絶縁層を介してゲート電極
   を形成する工程と、前記 ゲート電極が形成された前記半導体基板の表面に層
   間絶縁膜層を形成する工程と、前記 層間絶縁膜層に対し、複数のコンタクトホールを、
   コンタクトホールを開ける可能性のある全ての部分に形
   成する工程と、前記 コンタクトホールが形成された前記層間絶縁膜層の
   表面に金属配線層を形成する工程と、接続すべき特定の前記コンタクトホール内に残存するよ
   うに、かつ、接続すべきでない前記コンタクトホール内
   からは取り除かれるように、しかも接続すべきでない前
   記コンタクトホール相互間に位置する前記層間絶縁膜層
   の表面を通して配線されるように、 客先などの仕様に応
   じて前記金属配線層を所定のパターンにエッチングする
   工程とを有する半導体装置の製造方法。