JPH04151824A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にコンタクｌ
へ孔の形成方法に関する。

〔従来の技術〕

従来、半導体装置におりる上層のアルミ配線と下層の拡
散層又は多結晶シリコン配線とのコンタクト部の形成方
法として、コンタクト部上のアルミ膜のカバレッジをよ
くするため層間絶縁膜にコンタク１へ孔形成の際に、等
方性のエツチングを行なった後に異方性のエツチングを
行ない、さらに高温の熱処理を行なうというものがあっ
た。しかしながらゲート電極配線を多結晶シリコン層と
高融点金属シリサイド層との２層′Ｗｉ造（以−［：ポ
リザイドと称する〉とした場合、コンタクト孔を形成し
た後の熱処理の際に、むき出しになっている高融点金属
シリサイド層の表面がはがれてしまうといっな問題があ
る。これを防ぐために以下に示す様な方法が用いられて
いる。

まず第２図（ａ）に示すように、Ｐ型シリコン基板１上
に素子分離のためのフィールド酸化膜２を形成する。次
でゲート酸化膜３を介して多結晶シリコン膜４とタング
ステンシリサイド膜５からなるゲート電極２０とゲート
電極と一体的にゲート電極配線２ＯＡを形成する。次で
ゲート電極２０をマスクとしてソース・ドレインとなる
Ｎ＋拡散層６を形成したのち全面にＢＰＳＧ等からなる
層間絶縁膜７を形成する。次でＮ＋拡散層６及びゲート
電極配線２ＯＡ上の眉間絶縁膜７にコンタクト孔］０を
形成したのち、常圧ＣＶＤ法により低温で酸化膜（以下
ＣＶＤ酸化膜という）１．１を形成する。次でゲート電
極配線２ＯＡをこのＣＶＤ酸化膜１１で保護した状態で
高温の熱処理を行なう。

次に第２図（ｂ）に示すように、ウェブ１〜エツチング
法によりＣＶＤ酸化Ｍｌｉを除去したのちアルミ膜を形
成し、パターニングしてアルミ配線１３を形成する。

〔発明が解決しようとする課題〕

上述した従来のコンタクト孔の形成方法では、コンタク
ト孔形成後に酸化膜を形成しているが、表面に酸化膜を
形成するとリンを含んでいるリフロー性のよい層間絶縁
膜が表面の酸化膜におさえられて高温の熱処理によって
もあまりリフローしないなめ、第２図（ａ＞における等
方性のエツチングにより形成された部分のコンタクト孔
の形状が改善されない。そのためにコンタクト孔上のア
ルミ配線のカバレッジが悪くなってし吐い、高集積化が
進み、コンタクト孔の大きさが小さくなってくると、こ
のコンタクト孔上のアルミ配線が断線するという欠点を
もっている。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板上に多結
晶シリコン膜と高融点金属シリサイド膜の２層構造のグ
ー１〜電極配線を形成する工程と、このゲート電極配線
を含む全面に層間絶縁膜を形成する工程と、この層間絶
縁膜上にフォトレジスト膜を形成したのちパターニング
し開口部を形成する工程と、このフォトレジスト膜をマ
スクとし前記層間絶縁膜を等方性エツチング法及び異方
性エツヂフグ法により順次エツチングし前記ゲート電極
配線上にコンタクト孔を形成する工程と、前記フォトレ
ジスト膜を除去したのち前記コンタクト孔を含む全面に
低温で絶縁膜を形成する工程と、この絶縁膜上にフォト
レジスト膜を形成したのちエッチバックし前記コンタク
ト孔内の低部にのみフォトレジスト膜を残す工程と、こ
の残されたフォトレジスト膜をマスクとし前記絶縁膜を
除去したのち高温の熱処理を行なう工程と、熱処理後前
記コンタクト孔中の前記フォトレジスト膜と前記絶縁膜
とを除去する工程とを含んで構成される。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図（ａ）〜（ｋ＞は本発明の一実施例を説明するた
めの工程順に配置した半導体チップの断面図である。

まず第１図（ａ＞に示すように、Ｐ型シリコン基板１上
をフィールド酸化膜２により素子分離を行ない、ゲート
酸化膜３を形成しなのち多結晶シリコン膜４とタングス
テンシリサイド膜５からなるゲート電極２０及びケート
電極配線２ＯＡを形成する。次でゲート電極２０をマス
クとしＮ＋拡散層６を形成した後に、高温の熱処理によ
ってリフローされるような層間絶縁Ｍ７（例えばＢＰＳ
Ｇ膜〉を形成する。次にフォトリソグラフィーによりフ
ォトレジスト膜８のコンタクトのパターン９を形成する
。

次に第１図（ｂ）に示すようにフォトレジスト膜８をマ
スクに下の層間絶縁膜７に等方性のエツチングを行ない
、その後に第１図（ｃ）に示すように、フォトレジスト
膜８をマスクに眉間絶縁膜７に異方性のエツチングを行
ない、Ｎ＋拡散層６及びゲート電極配線上にコンタクト
孔１０を形成する。

次に第１図（ｄ）に示すように、フォトレジスト膜８を
除去したのち常圧ＣＶＤ法により低温（３００℃〜５０
０℃）でＣＶＤ酸化膜１１を全面に形成する。次に第１
図（ｅ）に示すように、再びフォトレジスト膜１２を塗
布法により形成したのち第１図（ｆ＞に示すように、コ
ンタクト孔１０の底部にのみフォトレジス１へ膜１２を
残すように異方性のエツチングによりエッチバックを行
なう。

次に第１図（ｇ＞に示すように、コンタクト孔１０の底
部に残っているフォトレジスト膜１２をマスクにＣＶＤ
酸化膜１］をエツチングする。次に第１図（ｈ）に示す
ように、フォトレジスト膜１２を除去した後に、第１図
（ｉ＞に示すように、高温（８００℃〜１０００℃）で
熱処理を行ない、コンタクト孔１０のエツジ部分をリフ
ローさせる。

次に第１図（ｊ）に示すように、コンタクト孔１０底部
のＣＶＤ酸化膜１１−を除去する。次で第１図（１〕〉
に示すように、アルミ膜を形成したのちパターニングし
アルミ配線］３を形成する。

このように本実施例によれは、コンタクト孔】０のエツ
ジ部分がリフローされるのでコンタク１〜孔１０上のア
ルミ配線１３のカバレッジが改善される。

尚、上記実施例においてはケート電極配線２０Ａを保護
する絶縁膜としてＣＶＤ酸化膜を用いた場合について説
明したが、プラズマＣＶＤ法による窒化シリコン膜を用
いてもよい。また高融点金属シリサイドとしてタングス
テンシリサイドを用いた場合について説明したが、モリ
ブデンシリザイド等他のシリサイドを用いることができ
る。

〔発明の効果〕

以上に説明したように本発明は、コンタクト孔形成後の
高温の熱処理をコンタクト孔底部に絶縁膜を残して行な
うため、ポリサイド配線を有する半導体装置において、
コンタクト孔部分の高融点金属シリサイド層の表面部分
のはがれを生ずることなく、良好なコンタクト孔の形状
が得られるため、上部にアルミ配線を形成する際に、段
切れや局部的高抵抗化の恐れのない良好な配線形成がで
きる。従ってポリサイド配線を有する高集積化された半
導体装置の歩留りや信頼性を向上させることができると
いう効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｋ＞は本発明の一実施例を説明するた
めの製造工程手順に配置した半導体チップの断面図、第
２図は従来例を説明するための半導体チップの断面図で
ある。 １・・・Ｐ型シリコン基板、２・・・フィールド酸化膜
、３・・・ゲート酸化膜、４・・・多結晶シリコン膜、
５・・・タングステンシリサイド膜、６・・・Ｎ＋拡散
層、７・・・層間絶縁膜、８・・・フォトレジスト膜、
９・・・コンタクトパターン、ＪＯ・・・コンタクト孔
、１１・・・ＣＶＤ酸化膜、１２・・・フォトレジスト
膜、］３・・・アルミ配線。

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に多結晶シリコン膜と高融点金属シリサ
   イド膜の２層構造のゲート電極配線を形成する工程と、
   このゲート電極配線を含む全面に層間絶縁膜を形成する
   工程と、この層間絶縁膜上にフォトレジスト膜を形成し
   たのちパターニングし開口部を形成する工程と、このフ
   ォトレジスト膜をマスクとし前記層間絶縁膜を等方性エ
   ッチング法及び異方性エッチング法により順次エッチン
   グし前記ゲート電極配線上にコンタクト孔を形成する工
   程と、前記フォトレジスト膜を除去したのち前記コンタ
   クト孔を含む全面に低温で絶縁膜を形成する工程と、こ
   の絶縁膜上にフォトレジスト膜を形成したのちエッチバ
   ックし前記コンタクト孔内の低部にのみフォトレジスト
   膜を残す工程と、この残されたフォトレジスト膜をマス
   クとし前記絶縁膜を除去したのち高温の熱処理を行なう
   工程と、熱処理後前記コンタクト孔中の前記フォトレジ
   スト膜と前記絶縁膜とを除去する工程とを含むことを特
   徴とする半導体装置の製造方法。