JPH01241845A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01241845A JPH01241845A JP7055288A JP7055288A JPH01241845A JP H01241845 A JPH01241845 A JP H01241845A JP 7055288 A JP7055288 A JP 7055288A JP 7055288 A JP7055288 A JP 7055288A JP H01241845 A JPH01241845 A JP H01241845A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- metal
- etching
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にコンタクト
部の形成方法に関する。
部の形成方法に関する。
従来の半導体装置の製造方法は、第5図(a)〜(c)
に示すように、シリコンからなる半導体基板1表面に絶
縁体膜2を形成し、その絶縁体膜に所定の開孔7を設け
た後に配線用金属膜(Aff系の金属膜6)を形成する
ようになっていた。又、配線用金属膜として、バリア用
金属系膜と、Aff系金属膜の二重膜を使用するやり方
もある。
に示すように、シリコンからなる半導体基板1表面に絶
縁体膜2を形成し、その絶縁体膜に所定の開孔7を設け
た後に配線用金属膜(Aff系の金属膜6)を形成する
ようになっていた。又、配線用金属膜として、バリア用
金属系膜と、Aff系金属膜の二重膜を使用するやり方
もある。
上述した従来の半導体装1首の製造方法は、基板表面の
絶縁体膜に開孔を設けた後に、直に、配線用金属膜を形
成しているので、集積度か大きくなり開孔の微細化か進
むにつれ、開孔部での、配線用金属膜の被覆性か悪くな
り、配線の開孔部での断線の可能性か大きい欠点かある
。
絶縁体膜に開孔を設けた後に、直に、配線用金属膜を形
成しているので、集積度か大きくなり開孔の微細化か進
むにつれ、開孔部での、配線用金属膜の被覆性か悪くな
り、配線の開孔部での断線の可能性か大きい欠点かある
。
又、配線用金属膜を金属系膜とAff系金属膜の二重構
造とした場合には、断線の1J能性は減少するが、二重
膜のパターン形成時の加工精度の減少、及び、エツチン
グが難かしくなる欠点かある。
造とした場合には、断線の1J能性は減少するが、二重
膜のパターン形成時の加工精度の減少、及び、エツチン
グが難かしくなる欠点かある。
本発明の半導体装置の製造方法は、所定形状のレジスト
マスクを用いて絶縁体膜をエツチングし下層の導電体層
に達する開孔を設けたのち金属系膜を被着する工程と、
塗布膜を全面に形成したのちエツチングを行なって前記
開孔部にのみ残存させる工程と、前記金属系膜、レジス
トマスク及び前記塗布膜を順次に除去することにより的
記開孔部に露出した前記導電体層」二にのみ前記金属系
膜を残存させる工程と、金属膜を選択的に形成して前記
導電体膜と接続した電極配線を設ける工程とを含むとい
うものである。
マスクを用いて絶縁体膜をエツチングし下層の導電体層
に達する開孔を設けたのち金属系膜を被着する工程と、
塗布膜を全面に形成したのちエツチングを行なって前記
開孔部にのみ残存させる工程と、前記金属系膜、レジス
トマスク及び前記塗布膜を順次に除去することにより的
記開孔部に露出した前記導電体層」二にのみ前記金属系
膜を残存させる工程と、金属膜を選択的に形成して前記
導電体膜と接続した電極配線を設ける工程とを含むとい
うものである。
次に本発明について図面を参照して説明する。
第1図(a)〜(g>は本発明の第1の実施例を説明す
るだめの工程順に配置した半導体チップの断面図である
。
るだめの工程順に配置した半導体チップの断面図である
。
まず、第1図(a)に示すようにシリコンからなる半導
体基板1上にPSG股を10〜15μmの膜11て形成
し、絶縁体)3112を設げ、ポトレシストマスクを形
成する。
体基板1上にPSG股を10〜15μmの膜11て形成
し、絶縁体)3112を設げ、ポトレシストマスクを形
成する。
次に、第1 Il (b )に示すようにホトレジスト
マスク3を用いてp s c膜をB Hド(ハ・ンファ
ートフッ酸)液てエツチングし、開孔7を形成し、下層
の導電体層である半導体基板4の表面を露出させる。
マスク3を用いてp s c膜をB Hド(ハ・ンファ
ートフッ酸)液てエツチングし、開孔7を形成し、下層
の導電体層である半導体基板4の表面を露出させる。
次に第1図(C)に示すように金属系膜4−1. 。
4−2をスパッタ法により形成する。この金属系膜とし
ては、配線の被覆性改善を目的とする場合は、Aff系
膜(すなわちAff膜のような金属膜及びA I2−
S i 、 A e−3i−Cuの合金膜)を用いると
良い。膜厚としては05μB1程度か適している。又、
バリア膜として使用する場合は、′丁゛iW、TiNや
WSi、TiSi、MoSi、TaSi笠の金属シリサ
イ1〜1摸か良<、1模厚としては0.1〜03μmか
適している。
ては、配線の被覆性改善を目的とする場合は、Aff系
膜(すなわちAff膜のような金属膜及びA I2−
S i 、 A e−3i−Cuの合金膜)を用いると
良い。膜厚としては05μB1程度か適している。又、
バリア膜として使用する場合は、′丁゛iW、TiNや
WSi、TiSi、MoSi、TaSi笠の金属シリサ
イ1〜1摸か良<、1模厚としては0.1〜03μmか
適している。
しかる後に第1図(d)に示すように、ホトレジスト、
SOG (スピン塗布カラス)又はボリイミ1〜からな
る塗布膜5を形成し、開孔7を埋めるとともに金属系膜
4−2表面をも被覆する。
SOG (スピン塗布カラス)又はボリイミ1〜からな
る塗布膜5を形成し、開孔7を埋めるとともに金属系膜
4−2表面をも被覆する。
次に、第1図(e)に示すように、塗布膜5を全面エッ
チし、開孔7を埋める部分のみ残存させる。エッチ方法
としては、トライエッチ法、ウェットエッチ法いずれて
も使用可であるが、いずれにしても、塗布膜5と金属系
)1s!4て、容易に、大きな選択比のエツチンク条件
を選定できるのて、容易に開孔内にのみ塗布膜5を残す
ようにすることかできる。
チし、開孔7を埋める部分のみ残存させる。エッチ方法
としては、トライエッチ法、ウェットエッチ法いずれて
も使用可であるが、いずれにしても、塗布膜5と金属系
)1s!4て、容易に、大きな選択比のエツチンク条件
を選定できるのて、容易に開孔内にのみ塗布膜5を残す
ようにすることかできる。
次に、第1図(f)に示す金属系膜4、ホトレジストマ
スク3、塗布膜5を、それぞれのエッチンク方法でエッ
ヂンク除去する。これにより、絶縁体膜2の開孔7内に
のみ金属系膜4−1を形成することができる。
スク3、塗布膜5を、それぞれのエッチンク方法でエッ
ヂンク除去する。これにより、絶縁体膜2の開孔7内に
のみ金属系膜4−1を形成することができる。
次に、第1図(g>に示すように配線用At?膜り6)
を0.5〜1.511mの膜厚て形成し、パターニンク
を行うことにより電極配線を設ける。
を0.5〜1.511mの膜厚て形成し、パターニンク
を行うことにより電極配線を設ける。
従来例(第5図)と比へて、開孔部に金属膜4一1が設
(゛)られている分たけ配線用Ae膜からみて段差が小
さくなっているのて段差被覆性か大幅に改善される。参
考として、第2図にnMO3とトランジスタのコンタク
ト部に本発明を適用した場合の断面図を示す。
(゛)られている分たけ配線用Ae膜からみて段差が小
さくなっているのて段差被覆性か大幅に改善される。参
考として、第2図にnMO3とトランジスタのコンタク
ト部に本発明を適用した場合の断面図を示す。
第3図は本発明の第2の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
絶縁体膜1をエツチングするときに、まず等方性エツチ
ング性て途中まてエツチングを行ない、次いで異方性エ
ツチング性を用いることにより杯状の開孔7が形成てき
る。例えは、絶縁体膜1として厚さ1.0μmのPSG
膜を用いた場合には、130 B HF液によるエツチ
ングを5分行なった後に、反応性イオンエラチク法によ
るプラスマエツチンクを20分行なう。この断面形状の
開孔なと1、第1の実施例と同様にして開孔内に金属系
膜を残した時より表面が平坦になるので電極配線の段差
被覆性はさらに良くなる。
ング性て途中まてエツチングを行ない、次いで異方性エ
ツチング性を用いることにより杯状の開孔7が形成てき
る。例えは、絶縁体膜1として厚さ1.0μmのPSG
膜を用いた場合には、130 B HF液によるエツチ
ングを5分行なった後に、反応性イオンエラチク法によ
るプラスマエツチンクを20分行なう。この断面形状の
開孔なと1、第1の実施例と同様にして開孔内に金属系
膜を残した時より表面が平坦になるので電極配線の段差
被覆性はさらに良くなる。
又、第4図に示した様に、絶縁体膜として、膜質の異な
る絶縁体膜を2層に形成して使用しても= 6− 良い。例えはCVD法による厚さ約03μmの酸化シリ
コン膜(第1の絶縁体II5!2−1)とCVD法によ
る厚さ07μmのBPSG膜(第3の絶縁体M4−2
)を用い、図の様に、それぞれの絶縁膜のエツチンク速
度差を利用して食刻し、段を形成することができる。こ
の場合、当然に第2の実施例のように2段階エッチを行
なっても良い。
る絶縁体膜を2層に形成して使用しても= 6− 良い。例えはCVD法による厚さ約03μmの酸化シリ
コン膜(第1の絶縁体II5!2−1)とCVD法によ
る厚さ07μmのBPSG膜(第3の絶縁体M4−2
)を用い、図の様に、それぞれの絶縁膜のエツチンク速
度差を利用して食刻し、段を形成することができる。こ
の場合、当然に第2の実施例のように2段階エッチを行
なっても良い。
いずれにしても、絶縁体膜に階段状の開孔を設(プ、上
部の開孔を大きくできれば、金属膜を形成した時に、基
板上の金属膜とホトレジスト上の金属膜(第1図< c
> g−照)を確実に分離てき、それ以後の工程が容
易となる利点かある。
部の開孔を大きくできれば、金属膜を形成した時に、基
板上の金属膜とホトレジスト上の金属膜(第1図< c
> g−照)を確実に分離てき、それ以後の工程が容
易となる利点かある。
以上の実施例は、絶縁体膜を半導体基板上に直接設ける
例について説明したが、多層配線構造の場合、層間絶縁
膜に開孔を設けて、F層配線に接続した上層配線に本発
明を適用し得ることは改めて贅言を要しない。
例について説明したが、多層配線構造の場合、層間絶縁
膜に開孔を設けて、F層配線に接続した上層配線に本発
明を適用し得ることは改めて贅言を要しない。
以上説明したように本発明は、導電体層上の絶縁体膜に
所定の開孔を設げて後、その開孔形成に使用したホトレ
ジストマスクを用いて、その開孔内のみに金属系膜を形
成することにより電極配線の開孔部での被覆性が向上す
る効果かある。
所定の開孔を設げて後、その開孔形成に使用したホトレ
ジストマスクを用いて、その開孔内のみに金属系膜を形
成することにより電極配線の開孔部での被覆性が向上す
る効果かある。
又、本発明によれは、工程をあまり増加することなく、
開孔内にのみ金属系膜を形成できるので、電極配線をバ
リア金属系膜を含む二重膜を使用して電極配線の断線を
防く必要かなく、バリア金属系膜は開孔部にのみ使用す
れはよいのて配線パターン形成工程の被雑化、困難化を
防止できる。従がって、バリア膜を形成することによる
半導体装置の一層の歩留向−Fがもたらされる効果もあ
る。
開孔内にのみ金属系膜を形成できるので、電極配線をバ
リア金属系膜を含む二重膜を使用して電極配線の断線を
防く必要かなく、バリア金属系膜は開孔部にのみ使用す
れはよいのて配線パターン形成工程の被雑化、困難化を
防止できる。従がって、バリア膜を形成することによる
半導体装置の一層の歩留向−Fがもたらされる効果もあ
る。
第1図(a)〜(g)は本発明の第1の実施例を説明す
るための工程順に配置した半導体チップの断面歯、第2
図は第1の実施例をn M OS トランジスタに適用
した場合の半導体チップの断面図、第3図、第4図は本
発明の第2の実施例とそのバリエーションを説明するた
めの半導体チップの断面図、第5図(a)〜(c)は従
来例を説明するだめの工程順に配置しな半導体チップの
断面図である。 1・半導体基板、2・・・絶縁体膜、2−1・・第1の
絶縁体膜、2−2・・第2の絶縁体膜、3・・ホトレジ
ストマスク、4−1.4−2・金属系膜、5・・・塗布
膜、6 金属膜、7・開孔、8・・・ソーストレイン領
域、9・・・ポリシリコン膜、10・・An?膜、11
・・・PSG膜。 代理人 弁理士 内 原 晋 −9= 特開平1−24184b (4) C:5 ハご) ば にU; 雰
るための工程順に配置した半導体チップの断面歯、第2
図は第1の実施例をn M OS トランジスタに適用
した場合の半導体チップの断面図、第3図、第4図は本
発明の第2の実施例とそのバリエーションを説明するた
めの半導体チップの断面図、第5図(a)〜(c)は従
来例を説明するだめの工程順に配置しな半導体チップの
断面図である。 1・半導体基板、2・・・絶縁体膜、2−1・・第1の
絶縁体膜、2−2・・第2の絶縁体膜、3・・ホトレジ
ストマスク、4−1.4−2・金属系膜、5・・・塗布
膜、6 金属膜、7・開孔、8・・・ソーストレイン領
域、9・・・ポリシリコン膜、10・・An?膜、11
・・・PSG膜。 代理人 弁理士 内 原 晋 −9= 特開平1−24184b (4) C:5 ハご) ば にU; 雰
Claims (1)
- 所定形状のレジストマスクを用いて絶縁体膜をエッチ
ングし下層の導電体層に達する開孔を設けたのち金属系
膜を被着する工程と、塗布膜を全面に形成したのちエッ
チングを行なって前記開孔部にのみ残存させる工程と、
前記金属系膜、レジストマスク及び前記塗布膜を順次に
除去することにより前記開孔部に露出した前記導電体層
上にのみ前記金属系膜を残存させる工程と、金属膜を選
択的に形成して前記導電体膜と接続した電極配線を設け
る工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7055288A JPH01241845A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7055288A JPH01241845A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01241845A true JPH01241845A (ja) | 1989-09-26 |
Family
ID=13434801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7055288A Pending JPH01241845A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01241845A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471404B1 (ko) * | 1998-10-28 | 2005-05-27 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법 |
-
1988
- 1988-03-23 JP JP7055288A patent/JPH01241845A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471404B1 (ko) * | 1998-10-28 | 2005-05-27 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5017510A (en) | Method of making a scalable fuse link element | |
JP2002500440A (ja) | ウエハ・パッシベーション構造および製造方法 | |
US5895975A (en) | Optimized process for creating and passivating a metal pillar via structure located between two metal interconnect structures | |
JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
JPH01241845A (ja) | 半導体装置の製造方法 | |
KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
JPH10326896A (ja) | 半導体装置及びその製造方法 | |
JP2659285B2 (ja) | 半導体装置の製造方法 | |
JPH045823A (ja) | 半導体装置及びその製造方法 | |
JPH0786209A (ja) | 半導体装置の製造方法 | |
JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPH0758204A (ja) | 半導体装置の製造方法 | |
JPH04123458A (ja) | 半導体装置の製造方法 | |
JP2000003883A (ja) | 半導体装置の製造方法 | |
JP2574910B2 (ja) | 半導体装置の製造方法 | |
JPH04348054A (ja) | 半導体装置の製造方法 | |
JPS59175124A (ja) | 半導体装置の製造方法 | |
JPH0936222A (ja) | 半導体装置及びその製造方法 | |
JPS63284861A (ja) | 半導体装置の製造方法 | |
JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
JPH04352455A (ja) | 半導体素子の製造方法 | |
JPH08288388A (ja) | 多層配線コンタクト構造の形成方法 | |
JPH0298960A (ja) | 半導体装置の製造方法 |