JP2002500440A - ウエハ・パッシベーション構造および製造方法 - Google Patents

ウエハ・パッシベーション構造および製造方法

Info

Publication number
JP2002500440A
JP2002500440A JP2000526962A JP2000526962A JP2002500440A JP 2002500440 A JP2002500440 A JP 2002500440A JP 2000526962 A JP2000526962 A JP 2000526962A JP 2000526962 A JP2000526962 A JP 2000526962A JP 2002500440 A JP2002500440 A JP 2002500440A
Authority
JP
Japan
Prior art keywords
dielectric layer
dielectric
layer
forming
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000526962A
Other languages
English (en)
Other versions
JP2002500440A5 (ja
JP4564166B2 (ja
Inventor
ボーア，マーク・ティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2002500440A publication Critical patent/JP2002500440A/ja
Publication of JP2002500440A5 publication Critical patent/JP2002500440A5/ja
Application granted granted Critical
Publication of JP4564166B2 publication Critical patent/JP4564166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 ウエハ・パッシベーション構造およびその製造方法を記述する。本発明の一実施形態によれば、ギャップ（２０８）によって金属部材（２０６）から離隔されたボンド・パッド（２０４）を有する金属層が、基板（２００）上に形成される。次いで、ボンド・パッドおよび金属部材の上に、二酸化シリコンなどの第１の誘電体層（２１０）が形成され、ギャップを完全に充填する。次に、第１の誘電体層よりも大きな誘電率を有し、気密性がある、窒化シリコンなどの第２の誘電体層（２１２）が、第１の誘電体層の上に形成される。ポリイミドなどのキャップ誘電体層（２１４）を第２の誘電体層上に形成することができる。導電障壁層（２１６）およびバンプ（２１８）を含むＣ−４（ｃｏｎｔｒｏｌｌｅｄ ｃｈｉｐ ｃｏｎｌｌａｐｓｅ ｃｏｎｔａｃｔ）などの電気コンタクト（２１５）が全ての誘電体層を介して形成されて、ボンド・パッド（２０４）と電気的な接触をする。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （１．発明の分野） 本発明は、半導体集積回路製造の分野に関し、より詳細には、パッシベーショ
ン構造とその製造方法に関する。
【０００２】 （２．関連技術の考察） 集積回路は、半導体基板上に形成されたトランジスタやコンデンサなど文字通
り数百万個もの個別のデバイスからなる。デバイスは、マイクロプロセッサなど
のような機能回路を形成するために、導電層および絶縁層を交互に並べて一体と
して集積している。堆積される最終層は通常、組立ておよびパッケージング中の
機械的および化学的損傷に対して保護する絶縁層であるパッシベーション層であ
る。
【０００３】 従来のパッシベーション構造の例を図１に示す。図１は、ボンド・パッド１０
４と相互接続１０６を含む金属相互接続層１０２を外面に形成している基板１０
０を示す。窒化シリコン層１１０と厚いポリイミド層１１２を含むパッシベーシ
ョン層１０８は、図１に示されるように、金属層１０２の上に形成される。次い
で、コンタクト開口１１４が窒化シリコン層１１０とポリイミド層１１２を通し
て形成されて、基板へ外部信号を入力したり、出力したりできるようにボンド・
パッド１０４にワイヤ・ボンド１１６などの電気コンタクトを作成できるように
する。気密層である窒化シリコン層１１０は、下方金属層１０２と直接接触して
形成されて、下にある基板への水分経路が特にボンド・パッド開口１１４内に存
在しないことを保証する。
【０００４】 このようなパッシベーション構造は、基板１００の優れた気密封止を提供する
が、高い金属線間静電容量のためにデバイス性能が悪化する。すなわち、窒化シ
リコン層１１０が高い誘電率（約７．０）を有し、隣接する金属形状１０４と１
０６の間のギャップ１１８内に形成されるので、線間容量結合が増大してデバイ
ス性能が低下する。図１に示されるパッシベーション構造に関連する他の問題は
、高アスペクト比ギャップ１１８内に、十分な気密封止を得るのに必要な厚さま
で窒化シリコン層を堆積することが困難なことである。
【０００５】 したがって、気密封止を形成し、かつ相互接続静電容量が低いパッシベーショ
ン構造と方法が望まれる。
【０００６】 （発明の概要） ウエハ・パッシベーション構造およびその製造方法を記述する。本発明の一実
施態様によれば、ギャップによって金属部材から離隔されたボンド・パッドを有
する金属層が、基板上に形成される。次いで、ボンド・パッドおよび金属部材の
上に第１の誘電体層が形成され、ギャップを完全に充填する。次に、気密性があ
り、第１の誘電体層よりも大きな誘電率を有する第２の誘電体層が、第１の誘電
体層の上に形成される。
【０００７】 本発明の他の実施態様では、第１の誘電体層が、基板のボンド・パッドの上面
に形成される。次いで、第２の誘電体層が、第１の誘電体層上に形成される。次
いで、ボンド・パッドの上面を露出するために、第１および第２の誘電体層を通
して開口が形成される。次いで、開口の側面、およびボンド・パッドの上面に障
壁層が堆積される。次いで、開口内の障壁層にコンタクトが形成される。
【０００８】 （発明の詳細な説明） 本発明は、気密性のある低相互接続静電容量パッシベーション構造およびその
製造方法である。以下の説明では、本発明を深く理解できるようにするため、材
料、厚さ、プロセスなどの特定の詳細を数多く示す。しかし、本発明をこれら特
定の詳細を用いずに実施できることは当業者に明らかであろう。場合によっては
、本発明を不必要に曖昧にしないために、よく知られた半導体プロセスおよび装
置は詳細に説明しない。
【０００９】 本発明は、気密性のある低相互接続静電容量パッシベーション構造およびその
製造方法である。本発明によるパッシベーション構造は図２に示される。基板２
００上に、ギャップ２０８によって離隔された、ボンド・パッド２０４や相互接
続２０６などの金属形状を含む外側が平坦なメタライゼーションが形成される。
第１の誘電体層２１０が、ボンド・パッド２０４および金属形状２０６の上に、
ギャップ２０８を完全に充填する厚さに形成される。第１の誘電体層２１０は、
二酸化シリコンなど比較的低い誘電率（４．０未満）を有する材料で形成される
ことが好ましい。窒化シリコンなど耐湿性材料（すなわち気密材料）から形成さ
れた封止用誘電体層２１２が第１の誘電体層２１０の上に形成される。ポリイミ
ドなどのキャップ誘電体層２１４を封止用誘電体層２１２上に形成して、引っか
き抵抗およびパッケージの応力調整を行うことができる。Ｃ−４（ｃｏｎｔｒｏ
ｌｌｅｄ ｃｈｉｐ ｃｏｎｌｌａｐｓｅ ｃｏｎｔａｃｔ）など、導電障壁層
２１６およびバンプ２１８を含む電気コンタクト２１５が、誘電体２１０、封止
誘電体２１２、およびキャップ誘電体２１４を通して形成され、ボンド・パッド
２０４との電気的な接触をする。
【００１０】 封止用誘電体層２１２と障壁層２１６が組み合わさって、基板２００の気密封
止を形成する。障壁層２１６および封止層２１２が基板２００のための気密封止
を行っているので、低い誘電率を有するが水分浸透に対する耐性のない材料で第
１の誘電体層２１０を形成することができる。ギャップ２０８を低誘電率材料２
１０で完全に充填することによって、隣接する金属形状間は、低相互接続静電容
量（低結合容量）となり、そのためデバイス性能が改良される（より速くなる）
。このようにして、本発明は、気密性（水分浸透に対する耐性）があり、極めて
低い静電容量を示すパッシベーション構造を提供する。
【００１１】 図３ａ〜３ｇに、本発明によるパッシベーション構造を製造する方法を示す。
本発明によれば、図３ａに示すような基板３００が用いられる。基板３００は、
データを基板３００に入力する、かつそこから出力するための少なくとも１つ（
一般に、数百個）のボンド・パッド３０４を含むメタライゼーション層３０２を
外面に含む。外側メタライゼーション層３０２はまた、相互接続やコンデンサ電
極などの金属形状３０６も含む。メタライゼーション層３０２は、銅、アルミニ
ウム、金など、それらに限定されない低抵抗金属または金属合金から形成され、
５０００Å〜３００００Åの間の総厚さを有する。メタライゼーション層３０２
は、障壁層および非反射コーティングを含んでよく、または含まなくてもよい。
メタライゼーション層３０２の個々の金属形状は、ギャップ３０８によって離隔
される。ギャップ３０８の最小間隔または幅（Ｗ）は、プロセスの限界寸法によ
って決まり、本発明では、０．３０μｍ未満であってよい。このような狭い形状
間隔は、高アスペクト比ギャップ３０８（すなわち、およそ２．０のアスペクト
比を有するギャップ）を作成することができる。アスペクト比は、ギャップ高さ
÷ギャップ幅と定義される。
【００１２】 さらに、当技術分野でよく知られているように、基板３００は通常、シリコン
基板、トランジスタやコンデンサなどのデバイス、およびデバイスを機能回路に
結合するために使用される金属および絶縁体の多層を含む。基板３００は、必ず
しも、集積回路を製造するための半導体基板である必要はなく、フラット・パネ
ル・ディスプレイに使用されるものなど任意のタイプの基板であってよいことを
理解されたい。本発明のために、基板を、本発明の膜が形成され、本発明のプロ
セスが行われる材料と定義する。
【００１３】 図３ｂに示されるように、本発明の第１のステップは、基板３００の上に第１
の誘電体層３１０を形成することである。誘電体層３１０は、ボンド・パッド３
０４および金属形状３０６の上に、ギャップ３０８を完全に充填するように堆積
される。誘電体層３１０は、少なくともギャップ３０８を完全に充填するのに十
分な最小厚さに形成される。ほとんどの場合、誘電体層３１０は、少なくとも金
属３０２と同じ厚さに堆積されて、最大幅ギャップの完全な充填を保証する。
【００１４】 誘電体層３１０は、せいぜい二酸化シリコンと同じ誘電率（すなわち、４．０
未満の誘電率）を有する材料で形成することが好ましい。本発明の一実施形態で
は、誘電体層３１０は、３５０〜４００℃の間の基板温度で、ＳｉＨ4とＯ2から
なる化学作用を利用する高密度プラズマ（ＨＤＰ）によって形成される二酸化シ
リコン（ＳｉＯ2）膜である。このようなプロセスは、高アスペクト比ギャップ ３０８を充填できる優れたギャップ充填性を有し、後続の層を堆積することがで
きる平滑な表面を形成できる。膜の誘電率をさらに減少させるために、第１の誘
電体層３１０をフッ素イオンでドープすることもできる。誘電体層３１０は、イ
ンサイチュで（膜３１０の堆積中に）、または形成後にイオン注入によってドー
プすることができる。エーロゲル、ポリイミド、スピンオン・ガラスなど、それ
らに限定されない低Ｋ誘電体膜を誘電体層３１０として使用することができるこ
とを理解されたい。さらに、誘電体層３１０は、必ずしも単一層誘電体膜である
必要はなく、複数の異なる誘電体層からなる複合膜であってよい。
【００１５】 次に、図３ｃに示されるように、封止用誘電体層３１２が、第１の誘電体層３
１０の上に形成される。封止用誘電体層３１２は、水分浸透に対して耐性がある
材料で形成される（すなわち、気密材料で形成される）。普通のチップ動作温度
、一般には１００〜１２０℃の間で、多湿環境下での水分浸透を防止することが
できる場合、層に気密性があると言われる。封止用誘電体層３１２は、できるだ
け薄く、それでも適切な気密封止を行えるように形成される。本発明の一実施形
態では、封止用誘電体層３１２は、ＳｉＨ4とＮＨ3からなる化学作用を利用する
プラズマ増速ＣＶＤと、４００℃の基板温度とによって、５００〜１，５００Å
の厚さに形成された窒化シリコン膜である。プラズマ増速ＣＶＤ窒化シリコン層
３１２がＨＤＰで形成された二酸化シリコン層に堆積されるとき、窒化シリコン
層３１２は、薄く（１，０００Å未満）形成され、それでもＨＤＰ二酸化シリコ
ン膜の表面が平滑であるので気密封止を行うことができる。
【００１６】 窒化シリコンなどの気密誘電体層は高誘電率を有するので、その高誘電率が、
隣接する金属形状間の容量結合を増大させてデバイス性能を低下させることがな
いようにするために、封止用誘電体層３１２を金属形状３０４および３０６の上
方、ならびにギャップ３０８の外に保持することが重要であることを理解された
い。
【００１７】 次に、図３ｄに示されるように、キャップ誘電体層３１４が封止用誘電体層３
１２の上に形成される。キャップ誘電体層３１４は、パッケージと基板３００と
の間の応力を除去し、また封止誘電体３１２に対する引っかきの保護となり、そ
のため封止用誘電体層３１２によって形成された気密封止の完全性に引っかきが
影響を与える恐れがない。本発明の一実施形態では、キャップ誘電体層３１４は
、Ｈｉｔａｃｈｉ感光性ポリイミド・タイプ１７０８などの感光性ポリイミドで
ある。そのようなポリイミドは、当技術分野でよく知られているように、２．０
〜１０ミクロンの間の厚さに「スピンオン」することができる。あるいは、キャ
ップ層３１４は、例えばＣＶＤで堆積された二酸化シリコン層などであってもよ
い。
【００１８】 次に、図３ｅに示されるように、ボンド・パッド開口３１６が、ボンド・パッ
ド３０４に向けて誘電体層３１４、３１２、および３１０を通して形成される。
誘電体層３１４が感光性ポリイミドである場合、開口３１６は、ボンド・パッド
開口３１６が望まれるキャップ誘電体層３１４の露光部をマスクし、露光し、次
いで現像することによって、誘電体層３１４内に形成することができる。このよ
うなプロセスは、開口３１６内の後続の膜堆積を増大させる、キャップ層３１４
内の先細りの側壁を作成する。パターン形成されたキャップ誘電体層３１４を、
封止用誘電体層３１２と誘電体層３１０のエッチング用のマスクとして使用する
ことができる。封止用誘電体層３１２が窒化シリコン層である場合、よく知られ
たＬＡＭエッチャにおけるＳＦ6およびＨｅからなる化学作用を用いる反応性イ オン・エッチング（ＲＩＥ）によって、異方性をもたせてエッチングすることが
できる。封止用誘電体層３１２をエッチングした後、エッチング化学作用を、第
１の誘電体３１０をエッチングするのに適した化学作用に変更することができ、
二酸化シリコンの場合はＣ4Ｆ8＋ＣＯであってよい。誘電体層３１０のエッチン
グは、ボンド・パッド開口３１６内のボンド・パッド３０４から誘電体層３１０
を完全に除去することを保証するように、オーバ・エッチングする時限エッチン
グであってよい。
【００１９】 誘電体層３１４が感光性材料でない場合、誘電体層３１４の上に標準フォトレ
ジスト・マスクを形成し、よく知られたフォトリソグラフィ技法によってパター
ンを形成することができる。
【００２０】 次に、図３ｆに示されるように、図３ｆに示される基板３００の上に、導電障
壁層３１８が形成される。障壁層３１８は、キャップ誘電体層３１４の上面の上
に、ボンド・パッド開口３１６の側壁３１７に沿って、かつボンド・パッド３０
４の上に形成することができる。障壁層３１８は、コンタクト開口３１６の側壁
３１７に沿って気密封止を形成する。障壁層３１８は、水分が障壁層３１８を通
して誘電体層３１０に浸透するのを防止するのに十分な材料および厚さで形成さ
れる。
【００２１】 本発明の一実施形態では、障壁層３１８は、Ｃ−４（controlled chip conlla
pse contact）金めっきバンプのために使用される障壁層である。Ｃ−４バンプ 用の障壁層は、厚さ５００Åの下側チタン膜と、厚さ４，０００Åの上側ニッケ
ル・バナジウム膜からなる二重層膜をスパッタ堆積することによって形成するこ
とができる。チタン膜は、金の拡散に対する障壁として働き、ニッケル・バナジ
ウム膜は、Ｃ−４バンプがボンド・パッド３０４に接着するのを助ける。他の実
施形態では、障壁層３１８は、ＴＡＢ（tape automated bonding）コンタクトの
ために使用される障壁層であってよい。ＴＡＢ障壁層は、下側チタン膜と上側金
膜からなる二重層膜をスパッタ堆積することによって形成することができる。チ
タン層は、金の拡散に対する障壁として働き、金層は、金ＴＡＢバンプがボンド
・パッド３０４に接着するのを助ける。障壁層３１８の形成の前に、かつインサ
イチュで、アルゴン・スパッタ・エッチングを使用して、ボンド・パッド３０４
との清浄な低抵抗コンタクトを提供することができる。
【００２２】 次に、図３ｇに示されるように、バンプ３２０が障壁層３１８上に形成される
。本発明の一実施形態では、バンプ３２０は、Ｃ−４はんだバンプである。Ｃ−
４はんだバンプは、障壁層３１８上に約２５ミクロンのフォトレジスト層３２２
を堆積し、次いでＣ−４バンプが望まれる位置を決めてフォトレジスト層をパタ
ーニングして、形成することができる。次いで、障壁層３１８がフォトレジスト
３２２によって覆われていない領域に電気めっきを施すことによって、はんだバ
ンプ（ＰｂＳｎ）を形成することができる。はんだめっき溶液内に基板３００を
配置し、障壁層３１８に電流を印加して、それにより、はんだを引き寄せるよう
に電荷を蓄積することによって、はんだバンプを形成することができる。バンプ
３２０は、約１００ミクロンの高さに形成することができる。
【００２３】 本発明の他の実施形態では、バンプ３２０は、ＴＡＢに使用される金めっきバ
ンプであってよい。金めっきＴＡＢバンプは、バンプが金めっきされていること
、および約２７ミクロンの高さに形成されることを除いて、はんだバンプの形成
と同様のプロセスで形成することができる。
【００２４】 バンプ３２０が所望の厚さにめっきされると、フォトレジスト層３２２が、溶
媒スプレイ装置（ＳＳＰ：solvent spray processor）によってなど、よく知ら れた技法によって除去される。次に、障壁層３１８のバンプ３２０によって覆わ
れていない部分が、任意のよく知られた技法によってエッチング除去される。ニ
ッケル・バナジウム層は、Ｈ2Ｏ2とＨ2ＳＯ4からなるウェット・エッチャントに
よってエッチング除去することができ、チタン層は、ＨＦ、Ｈ2Ｏ2、およびＨ2 ＳＯ4からなるウェット・エッチャントによってエッチング除去することができ る。基板３００に形成されたバンプ３２０の短絡を防止するために、障壁層３１
８の露出部を除去しなければならない。ここで、希望するなら、マッシュルーム
形のバンプを球形のバンプに変換するために、バンプ３２０をリフローすること
もできる。バンプ３２０は、４００℃のＨ2環境を有する炉内に基板３００を配 置することによってリフローすることができる。これで、本発明のプロセスが完
了する。
【００２５】 本発明のプロセスが、低い金属線間静電容量を有し、基板３００の気密封止を
提供するパッシベーション構造を形成した。低誘電率誘電体層３１０が金属線間
のギャップ３０８内に形成されるため、かつ封止用誘電体層３１２などの高誘電
率材料が金属形状３０４および３０６の上方、およびギャップ３０８の外に保持
されているため、線間静電容量が減少する。基板３００の気密封止は、封止用誘
電体層３１２およびコンタクト３２２によって形成される。封止用誘電体層３１
２は、水分が誘電体３１０の上面を介して侵入するのを防止し、障壁層３１８お
よびバンプ３２０は、ボンド・パッド開口３１６の側壁３１７を被覆し、それに
よって、露出したＳｉＯ2エッジ３１７を介して水分が侵入するのを防止する。
【００２６】 本発明を深く理解できるように、多数の特定の詳細を提示してきた。本明細書
内で論じた材料およびプロセスを様々な等価な材料およびプロセスで代用できる
ことを当業者は理解されよう。したがって、本発明の詳細な説明は、限定するも
のとしてではなく、例示と考えられるべきであり、本発明の範囲は、頭記の特許
請求の範囲によって判断されるべきである。
【００２７】 以上により、低い相互接続静電容量を有する気密パッシベーション構造が説明
された。
【図面の簡単な説明】
【図１】 従来のパッシベーション構造を示す図である。
【図２】 本発明の気密性低静電容量パッシベーション構造の断面図である。
【図３ａ】 ボンド・パッドを含む最外メタライゼーション層を有する基板の断面図である
。
【図３ｂ】 図３ａの基板を覆う第１の誘電体層の形成を示す断面図である。
【図３ｃ】 図３ｂの基板を覆う封止用誘電体層の形成を示す断面図である。
【図３ｄ】 図３ｃの基板を覆うキャップ誘電体の形成を示す断面図である。
【図３ｅ】 図３ｄの基板内のボンド・パッド開口の形成を示す断面図である。
【図３ｆ】 図３ｅの基板上の導電障壁層の形成を示す断面図である。
【図３ｇ】 図３ｆの基板上のバンプの形成を示す断面図である。
【図３ｈ】 図３ｇの基板からの障壁層の一部の除去を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ， ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，Ｅ Ｅ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 5F033 HH07 HH18 PP15 PP27 QQ08 QQ09 QQ13 QQ19 QQ27 QQ28 QQ60 QQ66 RR04 RR06 RR11 RR22 RR27 SS01 SS02 SS15 VV07 WW09 XX18 XX24 5F044 EE21 5F058 AD04 AD10 AD11 AF04 BD04 BD06 BD10 BD19 BF07 BF23 BF29 BF30 BJ03 BJ05

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にパッシベーション層を形成する方法であって
    、 基板上の金属相互接続層の上に第１の誘電体層を形成するステップであって、
    前記金属相互接続層が、ボンド・パッドと、前記ボンド・パッドからギャップに
    よって離隔された金属部材とを含み、前記第１の誘電体が、前記ボンド・パッド
    および前記金属部材の上に、かつ前記ギャップ内に形成されるステップと、 前記第１の誘電体層の上に第２の誘電体層を形成するステップとを含み、 前記第２の誘電体層は、気密性があり、前記第１の誘電体よりも大きな誘電率
    を有する方法。
  2. 【請求項２】 前記第１の誘電体層が、少なくとも前記金属層と同じ厚さで
    ある請求項１に記載の方法。
  3. 【請求項３】 前記第１の誘電体層が二酸化シリコンを備える請求項１に記
    載の方法。
  4. 【請求項４】 前記第２の誘電体層が窒化シリコンを備える請求項１に記載
    の方法。
  5. 【請求項５】 前記第２の誘電体層が、前記第１の誘電体層よりも薄い請求
    項１に記載の方法。
  6. 【請求項６】 気密封止された集積回路を形成する方法であって、 基板上のボンド・パッドの上面に第１の誘電体層を形成するステップと、 前記第１の誘電体上に第２の誘電体層を形成するステップと、 前記ボンド・パッドの前記上面を露出するために、前記第２の誘電体および前
    記第１の誘電体を介して開口を形成するステップと、 前記開口の側面および前記ボンド・パッドの前記上面に導電障壁層を堆積する
    ステップと、 前記開口内の前記障壁層にバンプを形成するステップと を含む方法。
  7. 【請求項７】 前記第２の誘電体層および前記障壁層が、水分浸透に対して
    耐性がある請求項６に記載の方法。
  8. 【請求項８】 前記第１の誘電体層が二酸化シリコンを含み、前記第２の誘
    電体層が窒化シリコンを含む請求項７に記載の方法。
  9. 【請求項９】 前記導電障壁層がチタン下層とニッケル・バナジウム上層を
    備える請求項６に記載の方法。
  10. 【請求項１０】 前記バンプが、電解めっきによって形成される請求項６に
    記載の方法。
  11. 【請求項１１】 低相互接続静電容量ウエハ・パッシベーションを形成する
    方法であって、 ギャップによって第２の部材から離隔された第１の部材を有する金属層を形成
    するステップと、 前記第１および第２の部材の上と前記ギャップ内に第１の誘電体層を形成する
    ステップであって、前記ギャップが前記第１の誘電体層によって完全に充填され
    るステップと、 前記第１の誘電体層の上に第２の誘電体層を形成するステップであって、第２
    の誘電体層が、前記第１の誘電体よりも高い誘電率を有するステップと、 前記離隔された部材の少なくとも１つの上面を露出するために、前記第２の誘
    電体および前記第１の誘電体を介して開口を形成するステップと、 前記開口の側壁に、かつ前記少なくとも１つの離隔された部材の上面の上に障
    壁金属を形成するステップと、 前記開口内の前記障壁金属にコンタクトを形成するステップ とを含む方法。
  12. 【請求項１２】 さらに、前記第２の誘電体を形成した後、前記障壁層を形
    成する前に、前記第２の誘電体層の上に第３の誘電体層を形成するステップを含
    む請求項１１に記載の方法。
  13. 【請求項１３】 前記コンタクトがバンプである請求項１１に記載の方法。
  14. 【請求項１４】 前記バンプが電解めっきによって形成される請求項１３に
    記載の方法。
  15. 【請求項１５】 前記第１の誘電体層が二酸化シリコンを含む請求項１１に
    記載の方法。
  16. 【請求項１６】 前記第１の誘電体層が、フッ素でドープされた二酸化シリ
    コンを含む請求項１１に記載の方法。
  17. 【請求項１７】 前記第２の誘電体層が窒化シリコンを含む請求項１１に記
    載の方法。
  18. 【請求項１８】 前記第３の誘電体層がポリイミドを含む請求項１２に記載
    の方法。
  19. 【請求項１９】 前記第１の誘電体層が、前記第２の誘電体層よりも厚い請
    求項１１に記載の方法。
  20. 【請求項２０】 前記障壁層が、チタン下層およびニッケル・バナジウム上
    層を備える請求項１１に記載の方法。
  21. 【請求項２１】 基板の上に形成されるパッシベーション・膜であって、 基板上に形成され、ギャップによってボンド・パッドから離隔された金属部材
    を備える前記金属相互接続層の上に形成される第１の誘電体層であって、前記ボ
    ンド・パッドおよび前記金属部材の上に形成されて、前記ギャップを完全に充填
    する第１の誘電体層と、 前記第１の誘電体層の上に形成され、前記第１の誘電体層よりも大きな誘電率
    を有する第２の誘電体層 とを備えるパッシベーション構造。
  22. 【請求項２２】 前記第１の誘電体層が、４．０以下の誘電率を有する請求
    項２１に記載のパッシベーション構造。
  23. 【請求項２３】 前記第１の誘電体層が二酸化シリコンである請求項２２に
    記載のパッシベーション構造。
  24. 【請求項２４】 前記第２の誘電体層が、水分浸透に対して耐性がある請求
    項２１に記載のパッシベーション構造。
  25. 【請求項２５】 前記第２の誘電体層が窒化シリコンである請求項２４に記
    載のパッシベーション構造。
  26. 【請求項２６】 基板上のボンド・パッドの上面に形成され、前記ボンド・
    パッドに側壁を有する第１の誘電体層と、 前記第１の誘電体層上の第２の誘電体層と、 前記第１の誘電体層および前記第２の誘電体層を通し、前記ボンド・パッドに
    接触して形成された電気コンタクトであって、前記第１の誘電体層の前記側壁に
    直接的に隣接し、そこに直接接触する電気コンタクトと を備えるパッシベーション構造。
  27. 【請求項２７】 前記第２の誘電体層および前記電気コンタクトが、水分浸
    透に対して耐性がある請求項２６に記載のパッシベーション構造。
  28. 【請求項２８】 前記第１の誘電体層が二酸化シリコンを備え、前記第２の
    誘電体層が窒化シリコンを備える請求項２６に記載のパッシベーション構造。
  29. 【請求項２９】 前記電気コンタクトが、導電障壁下層および金属バンプを
    備える請求項２６に記載のパッシベーション構造。
  30. 【請求項３０】 前記導電障壁下層が、チタン下層およびニッケル・バナジ
    ウム上層を備える請求項２９に記載のパッシベーション構造。
JP2000526962A 1997-12-31 1998-11-16 ウエハ・パッシベーション層の形成方法 Expired - Lifetime JP4564166B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/002,178 US6875681B1 (en) 1997-12-31 1997-12-31 Wafer passivation structure and method of fabrication
US09/002,178 1997-12-31
PCT/US1998/024358 WO1999034423A1 (en) 1997-12-31 1998-11-16 Wafer passivation structure and method of fabrication

Publications (3)

Publication Number Publication Date
JP2002500440A true JP2002500440A (ja) 2002-01-08
JP2002500440A5 JP2002500440A5 (ja) 2006-01-12
JP4564166B2 JP4564166B2 (ja) 2010-10-20

Family

ID=21699571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000526962A Expired - Lifetime JP4564166B2 (ja) 1997-12-31 1998-11-16 ウエハ・パッシベーション層の形成方法

Country Status (5)

Country Link
US (2) US6875681B1 (ja)
JP (1) JP4564166B2 (ja)
KR (2) KR100522130B1 (ja)
AU (1) AU1410999A (ja)
WO (1) WO1999034423A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285814A (ja) * 2004-03-26 2005-10-13 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP2007142436A (ja) * 2005-11-22 2007-06-07 Samsung Electronics Co Ltd 整列マーク膜を備える半導体素子及びその製造方法
JP4854675B2 (ja) * 2005-11-28 2012-01-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
US6426282B1 (en) * 2000-05-04 2002-07-30 Applied Materials, Inc. Method of forming solder bumps on a semiconductor wafer
US7034402B1 (en) 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6521996B1 (en) 2000-06-30 2003-02-18 Intel Corporation Ball limiting metallurgy for input/outputs and methods of fabrication
FR2828009B1 (fr) * 2001-07-25 2003-10-10 Novatec Methode de realisation de bossages presentant des performances thermomecaniques ameliorees
US7180195B2 (en) 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
US9222169B2 (en) * 2004-03-15 2015-12-29 Sharp Laboratories Of America, Inc. Silicon oxide-nitride-carbide thin-film with embedded nanocrystalline semiconductor particles
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
JP4504791B2 (ja) * 2004-11-24 2010-07-14 パナソニック株式会社 半導体回路装置及びその製造方法
WO2006070808A1 (ja) * 2004-12-28 2006-07-06 Rohm Co., Ltd. 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
US20060211232A1 (en) * 2005-03-16 2006-09-21 Mei-Jen Liu Method for Manufacturing Gold Bumps
TWI305951B (en) 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
US20080163897A1 (en) * 2007-01-10 2008-07-10 Applied Materials, Inc. Two step process for post ash cleaning for cu/low-k dual damascene structure with metal hard mask
US20080237822A1 (en) * 2007-03-30 2008-10-02 Raravikar Nachiket R Microelectronic die having nano-particle containing passivation layer and package including same
US8373275B2 (en) * 2008-01-29 2013-02-12 International Business Machines Corporation Fine pitch solder bump structure with built-in stress buffer
KR101037832B1 (ko) * 2008-05-09 2011-05-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101140063B1 (ko) * 2010-09-14 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
US8765531B2 (en) * 2012-08-21 2014-07-01 Infineon Technologies Ag Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement
US9502343B1 (en) * 2015-09-18 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal with zigzagged edges
US11939212B2 (en) 2019-12-23 2024-03-26 Industrial Technology Research Institute MEMS device, manufacturing method of the same, and integrated MEMS module using the same
US11365117B2 (en) 2019-12-23 2022-06-21 Industrial Technology Research Institute MEMS device and manufacturing method of the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890005819A (ko) * 1987-09-21 1989-05-17 강진구 반도체 소자의 보호막 제조방법
KR910000793B1 (ko) * 1987-12-15 1991-02-08 삼성전자 주식회사 반도체 장치의 보호막 형성방법
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US4921810A (en) * 1988-06-22 1990-05-01 Nec Electronics Inc. Method for testing semiconductor devices
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
JP2814009B2 (ja) * 1990-06-05 1998-10-22 三菱電機株式会社 半導体装置の製造方法
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
US5369695A (en) * 1992-01-06 1994-11-29 At&T Corp. Method of redirecting a telephone call to an alternate destination
US5787010A (en) * 1992-04-02 1998-07-28 Schaefer; Thomas J. Enhanced dynamic programming method for technology mapping of combinational logic circuits
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
JP2611615B2 (ja) * 1992-12-15 1997-05-21 日本電気株式会社 半導体装置の製造方法
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
DE69514588T2 (de) * 1994-07-29 2000-06-21 St Microelectronics Inc Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur
WO1996014657A1 (en) * 1994-11-07 1996-05-17 Macronix International Co., Ltd. Integrated circuit passivation process and structure
US5587336A (en) 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
US6204074B1 (en) * 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US5559056A (en) 1995-01-13 1996-09-24 National Semiconductor Corporation Method and apparatus for capping metallization layer
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
ATE271718T1 (de) * 1995-03-20 2004-08-15 Unitive Int Ltd Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
KR100312377B1 (ko) * 1995-06-28 2003-08-06 주식회사 하이닉스반도체 반도체소자의보호막제조방법
US5900668A (en) * 1995-11-30 1999-05-04 Advanced Micro Devices, Inc. Low capacitance interconnection
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US6025275A (en) * 1996-12-19 2000-02-15 Texas Instruments Incorporated Method of forming improved thick plated copper interconnect and associated auxiliary metal interconnect
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
US6143638A (en) * 1997-12-31 2000-11-07 Intel Corporation Passivation structure and its method of fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285814A (ja) * 2004-03-26 2005-10-13 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP4525129B2 (ja) * 2004-03-26 2010-08-18 ソニー株式会社 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP2007142436A (ja) * 2005-11-22 2007-06-07 Samsung Electronics Co Ltd 整列マーク膜を備える半導体素子及びその製造方法
JP4854675B2 (ja) * 2005-11-28 2012-01-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20010033662A (ko) 2001-04-25
US7145235B2 (en) 2006-12-05
KR100526445B1 (ko) 2005-11-08
WO1999034423A1 (en) 1999-07-08
KR100522130B1 (ko) 2005-10-19
US20050158978A1 (en) 2005-07-21
KR20050065684A (ko) 2005-06-29
US6875681B1 (en) 2005-04-05
JP4564166B2 (ja) 2010-10-20
AU1410999A (en) 1999-07-19

Similar Documents

Publication Publication Date Title
JP2002500440A (ja) ウエハ・パッシベーション構造および製造方法
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
JP4125485B2 (ja) 新規なパッシベーション構造とその製造方法
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
JP2004031965A (ja) 半導体素子のためのキャパシタおよびその製造方法
JP2012054588A (ja) 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
JPH11330231A (ja) 金属被覆構造
US6033984A (en) Dual damascene with bond pads
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
US5759912A (en) Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers
JP2002093811A (ja) 電極および半導体装置の製造方法
US6175154B1 (en) Fully encapsulated metal leads for multi-level metallization
JP2000243836A (ja) 半導体素子の配線形成方法
JP2001313372A (ja) キャパシタ構造およびその製造方法
US20020123228A1 (en) Method to improve the reliability of gold to aluminum wire bonds with small pad openings
JPH0786209A (ja) 半導体装置の製造方法
JPH01241845A (ja) 半導体装置の製造方法
JP2524526B2 (ja) 半導体装置
JPH07263548A (ja) 半導体装置の製造方法
JPH098134A (ja) 半導体装置およびその製造方法
JP2002343795A (ja) 半導体装置およびその製造方法
JPH10189735A (ja) 多層金属被覆のための全密閉金属リードおよび製造方法
JPS6293958A (ja) 半導体装置
JPH08288388A (ja) 多層配線コンタクト構造の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051111

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070123

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070620

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070720

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080702

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term