KR910000793B1 - 반도체 장치의 보호막 형성방법 - Google Patents
반도체 장치의 보호막 형성방법 Download PDFInfo
- Publication number
- KR910000793B1 KR910000793B1 KR1019870014328A KR870014328A KR910000793B1 KR 910000793 B1 KR910000793 B1 KR 910000793B1 KR 1019870014328 A KR1019870014328 A KR 1019870014328A KR 870014328 A KR870014328 A KR 870014328A KR 910000793 B1 KR910000793 B1 KR 910000793B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- protective film
- forming
- semiconductor substrate
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 8
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- -1 sodium nitride Chemical class 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래 공정에 따른 제조공정 후의 반도체 장치의 단면도.
제2도는 본 발명에 따른 제조공정의 단면도.
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 제조공정중 금속배선 공정 후 제품을 외부로부터 기계적인 스트레스를 방지하고 전기적 안정성 및 신뢰도를 향상하기 위하여 보호막을 형성하는 방법에 관한 것이다.
현재 반도체 장치는 금속배선층 형성 후 발생되는 불량 모드(Mode)들이 신뢰도상 큰 문제들로 대두되고 있다.
반도체 소자 형성 후에 금속배선층을 형성하고 나서 또는 금속배선층상에 상압 CVD 방법으로 PSG(Phosphosilicate Glass) 또는 BPSG(Borophosphosilicate Glass)등의 글래스로된 절연막을 형성하고 나서 금속과 금속 하부의 실리콘층과의 오믹접척 형성 및 금속과 금속 하부층의 부착성(Adhesion) 등의 향상을 위해서 380℃-430℃에서 30분에서 1시간 정도 열처리를 한다.
제1도는 상기와 같은 종래 공정에 따른 제조공정 후의 반도체 장치의 단면도로서 반도체 기판상에 형성된 절연막(1)상에 형성된 금속배선층(2)을 형성하고 보호막(4)을 도포한 후 상기와 같이 열처리를 하면 금속배선층의 하부 절연막(1)과의 열팽창 계수의 차에 의해 힐록(Hillock)(3)이 발생한다.
제1도와 같은 힐록의 발생은 PSG등의 보호막층에 핀 홀(Pin hole) 또는 균열(Crack)을 발생시키며 이들 핀홀과 균열된 틈으로 습기가 침투하여 금속배선층이 쉽게 부식하므로 제품의 신뢰도를 악화시키는 문제점이 있었다.
또한 반도체 장치의 표면 안정화 방법의 하나로 상기 PSG막상에 질화막(Nitride)의 보호막층을 형성하게 되면 질화막의 압축 응력(Compressive stress) 때문에 금속배선층에 공간결함(Void)이 발생하는 문제점이 있었다.
따라서 본 발명의 목적은 반도체 장치의 금속배선층에 결함 또는 힐록의 발생을 억제하며 보호막이 강한 내습성을 갖도록 하는 반도체 장치의 제조방법을 제공함에 있다.
이하 본 발명을 실시예를 들어 상세히 설명한다.
제2a,b도는 본 발명에 따른 제조공정도이다. 도면중 반도체 기판부분과 반도체 기판에 형성된 소자 부분은 생략하였지만 금속배선층과 접속되는 부분은 필요한 부위에서 절연막을 통해 접속창을 형성하고 접속함을 이미 잘 알려진 사실임을 유의하여야 한다.
제2a도를 참조하면 반도체 기판상에 형성된 절연막(11)상에 금속도전막(12)을 도포하고 패터닝(Patterning)을 하여 배선층을 형성한 후 통상의 상압CVD방법으로 배선층이 형성된 기판상에 PSG의 보호막층(13)을 3000-9000Å정도 형성한다.
그 다음 상기 PSG 보호막(13)상에 SiH4와 NH3를 캐리어 개스로 하여 300-350℃의 온도에서 통상의 플라즈마를 이용한 CVD(PECVD ; Plasma enhanced Chamical Vapor Deposition) 방법으로 3000-6000Å정도의 Si3N4의 질화막(14)을 제2b도와 같이 형성한다.
상기 질화막 소듐(Sodium ; Na+) 이온 등의 침입을 방지하는 역할을 한다.
그 다음 금속도전막과 실리콘의 오믹접촉을 양호하게 하고 금속도전막과 하부층의 부착력을 향상시키기 위하여 380-430℃의 온도에서 질소(N2) 개스 또는 질소(N2)와 수소(H2)개스 분위기로 30분에서 1시간 정도의 시간으로 열처리를 한다.
질소(N2)와 수소(H2) 개스 분위기에서 상기와 같이 열처리를 하면 질화막내의 N-H 결합(Bood) 및 Si-H 결합(Bood)의 조성부가 변화되어 PECVD 방법으로 형성된 질화막의 압축 응력(Compressive Stress)이 완화된다. 열처리 공정에서 질화막내의 N-H 결합 및 Si-H 결합의 조성비가 변화되어 질화막의 압축 응력이 완화되는 것에 관해서는 1986년 발행된 IRPS 27면에 개시된 바와 있다.
또한 금속배선층 상부에 PSG보호막과 질화막의 두꺼운 보호막층이 형성되어 있는 상태에서 열처리를 함으로써 보호막의 기계적 스트레스로 인하여 금속도전막의 힐록의 발생이 억제된다.
그러므로 보호막에 균열이나 핀홀이 생기는 것을 방지할 수 있다. 상기와 같은 열처리 공정 후 보호막의 핀홀 또는 균열에 의항 금속도전막의 부식상태를 조사하기 위하여 보호막이 형성된 반도체 장치를 수산화칼륨(KOH) 용액 또는 100%의 물 또는 85℃에서 85%의 습기에 노출시켰으나 종래의 경우오 달리 금속도전막의 부식이 없었다.
상술한 바와 같이 본 발명을 반도체 기판상에 접속부위를 제외하고 소자부분과 절연되게 형성된 금속도전막상에 글래스의 보호막과 PECVD방법으로 형성되는 질화막의 보호막을 형성한 후 열처리 공정을 함으로써 보호막의 기계적 스트레스로 금속도전막의 힐록 발생이 억제되고 질화막의 압축 응력을 감소시켜 금속도전막의 공간결함 발생을 감소하는 이점이 있다. 또한 본 발명을 반도체 장치가 습기침투에 의해서 금속도전막이 부식되는 것을 방지할 수 있으므로 제품의 신뢰도를 향상할 수 있는 이점이 있다.
Claims (2)
- 금속도전막이 형성된 반도체 기판상에 보호막을 형성하는 방법에 있어서, 상기 금속도전막상에 380℃정도의 온도에서 6000Å정도의 인실리 케이트 글래스를 상압화학 기상침적법으로 도포하는 제1공정과, 상기 인실리 케이트 글래스상에 300-350℃의 온도에서 6000Å정도의 질화막을 플라즈마화학 기상침적법으로 도포하는 제 2공정과, 상기 반도체 기판을 질소 및 수소의 혼합 개스 분위기에서 380-430°의 온도로 약 1시간정도 열처리하는 제3공정이 연속적으로 이루어짐을 특징으로 하는 반도체 장치 보호막 형성방법.
- 반도체 기판상에 혀엉된 금속도전막의 상부에 순차적으로 도포된 인실리 케이트 글래스 및 질화막을 보호막으로 사용하는 반도체 장치의 보호막 형성방법에 있어서, 상기 질화막이 형성된 다음, 상기 반도체 기판을 질소 및 수소의 혼합 개스 분위기에서 380-430℃의 온도로 약 1시간 동안 열처리하는 구비됨을 특징으로 하는 반도체 장치의 보호막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870014328A KR910000793B1 (ko) | 1987-12-15 | 1987-12-15 | 반도체 장치의 보호막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870014328A KR910000793B1 (ko) | 1987-12-15 | 1987-12-15 | 반도체 장치의 보호막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890011056A KR890011056A (ko) | 1989-08-12 |
| KR910000793B1 true KR910000793B1 (ko) | 1991-02-08 |
Family
ID=19266982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870014328A KR910000793B1 (ko) | 1987-12-15 | 1987-12-15 | 반도체 장치의 보호막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910000793B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6875681B1 (en) * | 1997-12-31 | 2005-04-05 | Intel Corporation | Wafer passivation structure and method of fabrication |
-
1987
- 1987-12-15 KR KR1019870014328A patent/KR910000793B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890011056A (ko) | 1989-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755348B2 (ja) | 不活性化二重誘電体システムとその製造方法 | |
| KR910000793B1 (ko) | 반도체 장치의 보호막 형성방법 | |
| US6734101B1 (en) | Solution to the problem of copper hillocks | |
| US5126825A (en) | Wiring structure of a semiconductor device with beta tungsten | |
| US4420503A (en) | Low temperature elevated pressure glass flow/re-flow process | |
| JPS60224231A (ja) | 半導体装置 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| US6566263B1 (en) | Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule | |
| KR100248804B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0168163B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100430579B1 (ko) | 반도체 소자용 금속 배선의 후처리 방법 | |
| KR950004841B1 (ko) | 반도체 금속배선의 절연막 및 보호막 증착방법 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| KR100265360B1 (ko) | 반도체장치의보호막형성방법 | |
| KR100265837B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| KR100414306B1 (ko) | 반도체장치의금속콘택방법 | |
| KR20010003789A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR0179021B1 (ko) | 이중 층간절연막 증착방법 | |
| KR100244431B1 (ko) | 반도체 장치의 금속층간 절연막 형성방법 | |
| KR0172283B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20000033894A (ko) | 반도체 장치의 보호층 형성방법 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| KR100221607B1 (ko) | 다층금속 배선시 층간절연막 형성방법 | |
| KR100392896B1 (ko) | 반도체 금속 배선 형성 방법 | |
| KR100298179B1 (ko) | 반도체장치제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050110 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |