KR0172283B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR0172283B1
KR0172283B1 KR1019950048753A KR19950048753A KR0172283B1 KR 0172283 B1 KR0172283 B1 KR 0172283B1 KR 1019950048753 A KR1019950048753 A KR 1019950048753A KR 19950048753 A KR19950048753 A KR 19950048753A KR 0172283 B1 KR0172283 B1 KR 0172283B1
Authority
KR
South Korea
Prior art keywords
layer
forming
barrier metal
wet
metal layer
Prior art date
Application number
KR1019950048753A
Other languages
English (en)
Other versions
KR970053523A (ko
Inventor
김춘환
곽노정
김정태
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950048753A priority Critical patent/KR0172283B1/ko
Publication of KR970053523A publication Critical patent/KR970053523A/ko
Application granted granted Critical
Publication of KR0172283B1 publication Critical patent/KR0172283B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법이 개시된다.
본 발명은 장벽 금속층(Ti/TiN)과 젖음층(Ti)사이에 확산 방지층(TiN)을 형성하여 장벽 금속층과 젖음층사이의 계면에 티타늄 옥사이드(TiOx)층의 생성을 방지한다.
따라서, 본 발명은 확산 방지층에 의해 알루미늄 콘택 매립에 필요한 일정한 젖음층의 두께를 확보해 주므로써 콘택 매립의 균일성 및 금속배선의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 금속배선 형성방법
제1a 내지 제1c도는 종래의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도.
제2a 내지 제2c도는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 실리콘 기판 2, 12 : 접합부
3, 13 : 층간 절연막 4, 14 : 콘택홀
5, 15 : 장벽 금속층 6, 16 : 젖음층
6A : 티타늄 옥사이드(TiOx)층 7, 17 : 알루미늄층
8 : 보이드 20 : 확산 방지층
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선의 재료로 사용되는 알루미늄의 스텝커버리지(step-coverage)를 향상시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 기존의 알루미늄 금속배선공정은 스텝커버리지 불량으로 인하여 금속배선의 신뢰성이 크게 저하되고 있는 실정이다. 즉, 스텝커버리지 불량으로 콘택 매립(contact filling)이 양호하게 이루어지지 않는다. 이와같은 불량한 콘택 매립 특성을 개선하기 위하여, 50 내지 100℃의 저온에서 원하는 두께로 증착한 후, 이를 500 내지 600℃의 고온에서 리플로우(reflow)시켜 콘택홀을 매립하는 방법과, 50 내지 100℃의 저온에서 원하는 두께의 일부만 증착한 후, 450 내지 600℃의 고온에서 나머지 두께를 증착하여 콘택홀을 매립하는 방법이 있다. 이 방법들은 고온에서의 알루미늄 응집 현상으로 인하여 저온에서 증착된 콘택 측벽의 알루미늄이 콘택상부쪽으로 올라가 콘택 매립 특성을 악화시키는 결과를 초래하게 되는데, 이와같은 현상을 방지하기 위하여 알루미늄층을 형성하기 전에 젖음층(wetting layer)을 형성하는 것이 필요하다. 젖음층은 티타늄(Ti)이 가장 널리 사용되고 있으며, 알루미늄과 반응하여 얇은 TiAl3가 형성되므로 인하여 콘택 측벽에서 알루미늄이 응집되는 것을 억제한다. 알루미늄 스퍼터링의 콘택 매립 특성은 이 젖음층의 두께에 매우 민감한 영향을 받기 때문에 500 내지 700Å의 일정 두께를 필요로 한다.
제1a도 내지 제1c도는 종래의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제1a도를 참조하면, 층간 절연막(3)은 접합부(2)가 형성된 실리콘 기판(1)상에 형성된다. 층간 절연막(3)의 일부분을 식각하여 접합부(2)를 노출시킴에 의해 콘택홀(4)이 형성된다. 콘택홀(4)을 포함한 층간 절연막(3)상에 장벽 금속층(barrier metal layer;5)을 형성한 후, 어닐링공정이 실시된다.
상기에서, 장벽 금속층(5)은 일반적으로 티타늄(Ti)과 티타늄 나이트라이드(TiN)가 적층된 구조이다. 장벽 금속층(5)을 형성한 후, 장벽 금속층(5)의 장벽 특성을 향상시키기 위해 어닐링(annealing)공정을 실시하게 되는데, 이때 가스분위기로 질소(N2)와 산소(O2)가스가 사용된다. 이로인하여 장벽 금속층(5)내부에 산소가 침투하게 된다.
제1b도를 참조하면, 젖음층(6)은 장벽 금속층(5)상에 형성된다. 젖음층(6)은 콘택 매립 특성을 향상시키기 위하여 티타늄을 500 내지 700Å의 두께로 증착하여 형성된다. 그런데, 장벽 금속층(5)에 침투된 산소가 티타늄으로 이루어진 젖음층(6)으로 확산으로 티타늄 옥사이드(TiOx)층(6A)이 생기게 되므로, 이로인하여 젖음층(6)의 실제 두께는 줄어드는 결과를 초래하게 된다.
제1c도는 젖음층(6)상에 형성되는 알루미늄층(7)이 콘택홀(4)부분에서 콘택 매립 불량 즉, 보이드(8)등이 발생한 것이 도시된다. 이와같이 콘택 매립 불량이 나타나는 이유는 티타늄 옥사이드층(6A)의 생성으로 인하여 젖음층(6)의 실제 두께가 얇아지기 때문이다. 즉, 콘택 매립 특성을 향상시키기 위해서는 젖음층(6)의 두께가 500 내지 700Å의 범위가 되도록 하여야 하는데, 장벽 금속층(5)으로 침투된 산소로 인하여 티타늄 옥사이드층(6A)이 생성되므로 인하여 젖음층(6)의 실제 두께가 현저히 줄어들게 되고, 이로인하여 젖음층(6)의 실제 두께가 현저히 줄어들게 되고, 이로인하여 알루미늄층(7)을 형성하는 동안에 알루미늄층(7)과 젖음층(6)사이의 계면에 TiAl3의 형성이 잘 이루어지지 않아 콘택홀(4) 측벽에서 알루미늄이 응집되는 현상이 발생되어 콘택 매립 특성이 불량해 진다. 장벽 금속층(5)을 어닐링할 때 사용되는 산소의 유량이 증가함에 따라 알루미늄 콘택 매립 특성은 더욱 불량해지는 경향을 보인다.
따라서, 본 발명은 젖음층의 실제 두께가 감소되는 것을 방지하여 알루미늄 콘택 매립 특성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 금속배선 형성방법은 접합부가 형성된 실리콘 기판상에 층간 절연막을 형성한 후, 상기 층간 절연막의 일부분을 식각하여 상기 접합부를 노출시킴에 의해 콘택홀이 형성되는 단계; 상기 콘택홀을 포함한 상기 층간 절연막상에 장벽 금속층을 형성한 후, 어닐링공정이 실시되는 단계; 상기 장벽 금속층상에 확산 방지층이 형성되는 단계; 상기 확산 방지층상에 젖음층이 형성되는 단계; 및 상기 젖음층상에 알루미늄층이 형성되는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제2a도 내지 제2c도는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제2a도를 참조하면, 층간 절연막(13)은 접합부(12)가 형성된 실리콘 기판(11)상에 형성된다. 층간 절연막(13)의 일부분을 식각하여 접합부(12)를 노출시킴에 의해 콘택홀(14)이 형성된다. 콘택홀(14)을 포함한 층간 절연막(13)상에 장벽 금속층(15)을 형성한 후, 어닐링공정이 실시된다.
상기에서, 장벽 금속층(15)은 일반적으로 티타늄과 티타늄 나이트라이드가 적층된 구조이다. 장벽 금속층(15)을 형성한 후, 장벽 금속층(15)의 장벽 특성을 향상시키기 위해 어닐링공정을 실시하게 되는데, 이때 가스 분위기로 질수(N2)와 산소(O2)가스가 사용된다. 이로인하여 장벽 금속층(15)내부에 산소가 침투하게 된다.
제2b도를 참조하면, 확산 방지층(20)은 장벽 금속층(15)상에 형성되고, 젖음층(16)은 확산 방지층(20)상에 형성된다. 확산 방지층(20)은 티타늄 나이트라이드를 50 내지 100Å의 두께로 증착하여 형성되고, 젖음층(16)은 티타늄을 500 내지 700Å의 두께로 증착하여 형성된다. 젖음층(16)의 두께는 장벽 금속층(15)에 침투된 산소가 확산 방지층(20)에 의해 젖음층(16)으로 확산되는 것이 방지되므로서 최초 두께가 그대로 유지된다.
제2c도는 젖음층(16)상에 형성되는 알루미늄층(17)이 콘택홀(14) 부분에서 콘택 매립이 양호하게 된 것이 도시된다.
상술한 바와같이 본 발명은 장벽 금속층(Ti/TiN)과 젖음층(Ti)사이에 확산 방지층(TiN)을 형성하여 장벽 금속층과 젖음층사이의 계면에 티타늄 옥사이드(TiOx)층의 생성을 방지한다.
따라서, 본 발명은 확산 방지층에 의해 알루미늄 콘택 매립에 필요한 일정한 젖음층의 두께를 확보해 주므로써 콘택 매립의 균일성 및 금속배선의 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 반도체 소자의 금속배선 형성방법에 있어서, 접합부가 형성된 실리콘 기판상에 층간 절연막을 형성한 후, 상기 층간 절연막의 일부분을 식각하여 상기 접합부를 노출시킴에 의해 콘택홀이 형성되는 단계; 상기 콘택홀을 포함한 상기 층간 절연막상에 장벽 금속층을 형성한 후, 어닐링공정이 실시되는 단계; 상기 장벽 금속층상에 확산 방지층이 형성되는 단계; 상기 확산 방지층상에 젖음층이 형성되는 단계; 및 상기 젖음층상에 알루미늄층이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 장벽 금속층은 티타늄과 티타늄 나이트라이드가 적층되어 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 장벽 금속층의 어닐링공정은 질소(N2)와 산소(O2)가스 분위기로 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항에 있어서, 상기 확산 방지층은 티타늄 나이트라이드를 50 내지 100Å의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 젖음층은 티타늄을 500 내지 700Å의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019950048753A 1995-12-12 1995-12-12 반도체 소자의 금속배선 형성방법 KR0172283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048753A KR0172283B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048753A KR0172283B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970053523A KR970053523A (ko) 1997-07-31
KR0172283B1 true KR0172283B1 (ko) 1999-03-30

Family

ID=19439288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048753A KR0172283B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0172283B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702780B1 (ko) * 2000-01-31 2007-04-03 주식회사 하이닉스반도체 반도체 장치의 배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702780B1 (ko) * 2000-01-31 2007-04-03 주식회사 하이닉스반도체 반도체 장치의 배선 형성방법

Also Published As

Publication number Publication date
KR970053523A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR900001654B1 (ko) 반도체장치의 제조방법
KR100281887B1 (ko) 반도체장치의 제조방법
JPH10199881A (ja) 半導体装置の製造方法
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
JP3252397B2 (ja) 配線形成方法
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0172283B1 (ko) 반도체 소자의 금속배선 형성방법
JP2871943B2 (ja) 半導体装置の製造方法
KR100463236B1 (ko) 반도체소자의 베리어메탈
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100208444B1 (ko) 반도체 소자의 금속배선 형성방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
JP2000332108A (ja) 半導体装置及びその製造方法
KR100342827B1 (ko) 반도체소자의베리어금속층형성방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100705400B1 (ko) 반도체 장치의 배선 형성 방법
KR0144021B1 (ko) 텅스텐 접합층을 이용한 콘택홀 매립 방법
KR100241505B1 (ko) 반도체 소자의 확산 방지막 형성방법
KR100196502B1 (ko) 반도체 장치의 금속배선 형성 방법
KR100276566B1 (ko) 반도체소자의금속배선형성방법
KR100231732B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR20020002905A (ko) 반도체소자의 게이트전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee