KR100210898B1 - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100210898B1 KR100210898B1 KR1019950065626A KR19950065626A KR100210898B1 KR 100210898 B1 KR100210898 B1 KR 100210898B1 KR 1019950065626 A KR1019950065626 A KR 1019950065626A KR 19950065626 A KR19950065626 A KR 19950065626A KR 100210898 B1 KR100210898 B1 KR 100210898B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- heat treatment
- gas atmosphere
- oxygen
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 베리어 금속층을 형성한 후에 실시되는 열처리를 2단계로 실시하되, 1차 열처리를 고온(600 내지 750)에서 질소가스 분위기로 실시하여 접합 영역(2)의 표면에 TiSi2층(10)을 형성하고, 2차 열처리를 저온(400 내지 500)에서 산소 또는 산소 + 질소 가스 분위기로 실시하여 티타늄 나이트라이드막(5B)표면에만 TiNxOy층(20)을 형성하므로써, 고온에서의 산소충진시에 발생할 수 있는 과도한 산소 확산에 의한 콘택저항의 증가를 예방할 수 있으며 베리어 특성 향상으로 접합파괴를 방지할 수 있고, 또한 고온 열처리에 의해 낮은 비저항을 갖는 TiSi2층을 형성할 수 있어 콘택저항을 감소시킬 수 있는 반도체 소자의 금속배선 형성방법이 개시된다.
Description
제1(a) 내지 1(d)도는 본 발명의 실시예에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 접합 영역
3 : 층간 절연막 4 : 콘택홀
5A : 티타늄막 5B : 티타늄 나이트라이드막
5 : 베리어 금속층 6 : 알루니늄층
10 : TiSi2층 20 : TiNxOy층
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 티타늄(Ti)과 티타늄 나이트라이드(TiN)의 적층구조로된 베리어 금속층(barrier metal layer)의 열처리 방법을 개선하여 콘택저항 감소 및 금속배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자 제조공정중 금속배선의 주 재료로 알루미늄을 많이 사용한다. 그런데, 알루미늄을 사용한 금속배선 형성공정시 접합영역에서 알루미늄 이온과 실리콘 이온의 상호 확산에 의해 접합파괴(junction spiking)현상이 발생되기 때문에 이러한 현상을 방지하기 위해 알루미늄 증착 전에 베리어 금속층을 형성한다. 베리어 금속층은 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 순차적으로 증착하여 형성된다. 소자가 고집적화 됨에 따른 콘택 사이즈 감소 및 콘택홀의 애스팩트비(aspect ratio) 증대로 인한 티타늄 나이트라이드 박막의 스텝커버리지 불량으로 인하여 베리어 특성이 저하되고 알루미늄막이 스텝커버리지도 나빠지는 실정이다. 일반적으로, 베리어 특성을 향상시키기 위하여 티타늄 나이트라이드 박막을 증착한 후 퍼니스(furnace)나 급속 열처리 장치(RTP)를 이용하여 열처리를 실시하며, 열처리 시에 산소충진(oxygen stuffing)에 의해 베리어 특성을 향상시킨다. 이와 같은 방법에 의한 열처리 시에는 450 내지 700사이에서 열처리를 실시하므로 인하여 산소충진에 의해 베리어 특성은 향상되나 산소충진을 과도하게 할 경우 티타늄 나이트라이드 박막 내부로 산소가 침투되고, 침투된 산소는 티타늄 박막으로 확산되어 티타늄 박막을 산화시킬 뿐만 아니라 접합 영역으로도 확산되어 콘택저항의 증가를 가져오는 문제가 있다. 따라서 산소를 충진할 때 산소량의 제어가 매우 중요하다.
따라서, 본 발명은 티타늄(Ti)과 티타늄 나이트라이드(TiN)의 적층구조로 된 베리어 금속층의 열처리 방법을 개선하여 콘택저항 감소 및 금속배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 금속배선 형성방법은 접합 영역이 형성된 실리콘 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막의 선택된 영역을 상기 접합 영역의 일부분이 노출될 때까지 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 층간 절연막상에 티타늄막 및 티타늄 나이트라이드막을 순차적으로 형성하며, 티타늄/티타늄 나이트라이드 구조의 베리어 금속층을 형성하는 단계와, 상기 베리어 금속층이 형성된 웨이퍼를 열처리 장치에 로딩하는 단계와, 600 내지 750의 온도범위에서 질소(N2) 가스 분위기로 1차 열처리를 실시하여 상기 접합 영역의 표면에 TiSi2층을 형성하는 단계와, 온도를 하강시켜 400 내지 500의 온도범위에서 산소(O2) 가스 분위기로 2차 열처리를 실시하여 상기 타타늄 나이트라이드막 표면부에 TiNxOy층을 형성하는 단계 및 전체 구조 상부에 알루미늄층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 금속배선 형성방법은 접합 영역이 형성된 실리콘 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막의 선택된 영역을 상기 접합 영역의 일부분이 노출될 때까지 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 층간 절연막상에 티타늄막 및 티타늄 나이트라이드막을 순차적으로 형성하여, 티타늄/티타늄 나이트라이드 구조의 베리어 금속층을 형성하는 단계와, 상기 베리어 금속층이 형성된 웨이퍼를 열처리 장치에 로딩하는 단계와, 400 내지 500의 온도범위에서 산소(O2) 가스 분위기로 1차 열처리를 실시하여 상기 티타늄 나이트라이드막 표면에 TiNxOy층을 형성하는 단계와, 온도를 상승시켜 600 내지 750의 온도범위에서 질소(N2) 가스 분위기로 2차 열처리를 실시하여 상기 접합 영역의 표면에 TiNxSiy2층을 형성하는 단계 및 전체 구조 상부에 알루미늄층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이러한 목적을 달성하기 위한 본 발명의 제3 실시예에 따른 금속배선 형성 방법은 접합 영역이 형성된 실리콘 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막의 선택된 영역을 상기 접합 영역의 일부분이 노출될 때까지 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 층간 절연막상에 티타늄막 및 티타늄 나이트라이드막을 순차적으로 형성하여, 티타늄/티타늄 나이트라이드 구조의 베리어 금속층을 형성하는 단계와, 상기 베리어 금속층이 형성된 웨이퍼를 열처리 장치에 로딩하는 단계와, 600 내지 750의 온도범위가 될 때까지 온도상승공정을 실시하는 동안은 산소 가스 분위기에서 열처리를 실시하고, 온도상승공정을 완료한 후에는 질소 가스 분위기에서 열처리를 실시하여, 상기 티타늄 나이트라이트막 표면부에 TiNxOy층을 형성하고, 상기 접합 영역의 표면에 TiNxOy층을 형성하는 단계 및 전체 구조 상부에 알루미늄층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1(a) 내지 1(d)도는 본 발명의 실시예에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위한 소자의 단면도이다.
제1(a)도를 참조하면, 접합 영역(2)은 실리콘 기판(1)의 일부분에 형성된다. 층간 절연막(3)은 실리콘 기판(1)상에 형성되며, 층간 절연막(3)의 일부분을 접합 영역(2)의 일부분이 노출될 때까지 식각함에 의해 콘택홀(4)이 형성된다. 티타늄막(5A) 및 티타늄 나이트라이드막(5B)은 콘택홀(4)을 포함한 층간 절연막(3)상에 순차적으로 형성되며, 이로 인하여 티타늄막(5A) 및 티타늄 나이트라이드막(5B)으로 된 베리어 금속층(5)이 형성된다.
종래에는 베리어 금속층(5)을 형성한 후, 베리어 특성을 향상시키기 위해 열처리를 실시하고, 알루미늄을 증착공정을 실시하였는데, 이때 알루미늄층과 티타늄 나이트라이드막의 계면에 TiAl3반응물이 생겼다. TiAl3는 자체의 높은 전기 전도에 의해 실제 공정에서 높은 비저항이 유도되며 이로 인하여 금속배선의 신뢰도가 저하된다.
제1(b)도는 베리어 금속층(5)이 형성된 웨이퍼를 급속 열처리 장치에 로딩한 후, 600 내지 750의 온도범위가 될 때까지 온도를 상승시키고, 이 온도범위에서 10 내지 20초동안 질소(N2) 가스 분위기로 1차 열처리를 실시하는 것이 도시되는 데, 1차 열처리 결과 콘택홀(4)저부 즉, 접합 영역(2)의 표면에 TiSi3층(10)이 형성된다.
제1(c)도는 400 내지 500의 온도범위가 될 때까지 온도를 하강시키고, 이 온도범위에서 10 내지 120초동안 산소(O2) 또는 산소 + 질소(O2+ N2) 가스 분위기로 2차 열처리를 실시하는 것이 도시되는데, 2차 열처리 결과 티타늄 나이트라이드막(5B)의 표면부에 TiNxOy층(20)이 형성된다.
제1(d)도는 베리어 금속층(5)상에 알루니늄층(6)을 형성한 것이 도시된다. 이후 금속배선 공정을 통해 금속배선이 형성된다.
본 발명에 의하면, 베리어 금속층(5)을 형성한 후에 실시되는 열처리를 2단계로 실시하되, 1차 열처리를 고온(600 내지 750)에서 질소가스 분위기로 실시하여 접합 영역(2)의 표면에 TiSi3층(10)을 형성하고, 온도를 하강시켜 2차 열처리를 저온(400 내지 50)에서 산소 또는 산소 + 질소 가스 분위기로 실시하여 티타늄 나이트라이트막(5B)표면에만 TiNxOy층(20)을 형성한다. 그리고, 상기와는 달리 1차 열처리를 저온(400 내지 500)에서 산소 또는 산소 + 질소 가스 분위기로 실시하여 티타늄 나이트라이트막(5B)표면에만 TiNxOy층(20)을 형성하고, 온도상승시켜 2차 열처리를 고온(600 내지 750)에서 질소가스 분위기로 실시하여 접합 영역(2)의 표면에 TiSi2층(10)을 형성할 수도 있다.
한편, 베리어 금속층(5)을 형성한 후에 베리어 특성을 향상시키기 위하여 열처리를 실시하되, 600 내지 750의 온도가 될 때까지 온도상승공정을 실시하는 동안 산소 또는 산소 + 질소 분위기로 열처리시키므로 티타늄 나이트라이트막(5B) 표면에만 TiNxOy층(20)이 형성되고, 온도상승공정을 완료하여 600 내지 750의 온도범위에서 질소 분위기로 열처리시키므로 접합 영역(2)의 표면에 TiSi2층(10)을 형성할 수 있다. 즉, 1단계 열처리에 의해서도 TiSi2층(10)과 TiNxOy층(20)을 형성할 수 있다.
따라서, 본 발명은 저온 열처리에 의해 TiNxOy층을 형성시킬 수 있어 고온에서의 산소충진시에 발생할 수 있는 과도한 산소 확산에 의한 콘택저항의 증가를 예방할 수 있으며 베리어 특성 향상으로 접합파괴를 방지할 수 있고, 또한 고온 열처리에 의해 낮은 비저항을 갖는 TiSi2층을 형성할 수 있어 콘택저항을 감소시킬 수 있다.
Claims (6)
- 접합 영역이 형성된 실리콘 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막의 선택된 영역을 상기 접합 영역의 일부분이 노출될 때까지 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 층간 절연막상에 티타늄막 및 티타늄 나이트라이드막을 순차적으로 형성하여, 티타늄/티타늄 나이트라이드 구조의 베리어 금속층을 형성하는 단계; 상기 베리어 금속층이 형성된 웨이퍼를 열처리 장치에 로딩하는 단계; 600 내지 750의 온도범위에서 질소(N2) 가스 분위기로 1차 열처리를 실시하여 상기 접합 영역의 표면에 TiSi2층을 형성하는 단계; 온도를 하강시켜 400 내지 500의 온도범위에서 산소(O2) 가스 분위기로 2차 열처리를 실시하여 상기 티타늄 나이트라이드막 표면부에 TiNxOy층을 형성하는 단계; 및 전체 구조 상부에 알루미늄층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제1항에 있어서, 상기 TiNxOy층 형성시의 가스 분위기는 상기 산소(O2) 가스에 질소(N2) 가스를 추가로 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 접합 영역이 형성된 실리콘 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막의 선택된 영역을 상기 접합 영역의 일부분이 노출될 때까지 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 층간 절연막상에 티타늄막 및 티타늄 나이트라이드막을 순차적으로 형성하여, 티타늄/티타늄 나이트라이드 구조의 베리어 금속층을 형성하는 단계; 상기 베리어 금속층이 형성된 웨이퍼를 열처리 장치에 로딩하는 단계; 400 내지 500의 온도범위에서 산소(O2) 가스 분위기로 1차 열처리를 실시하여 상기 티타늄 나이트라이드막 표면에 TiNxOy층을 형성하는 단계; 온도를 상승시켜 600 내지 750의 온도범위에서 질소(N2) 가스 분위기로 2차 열처리를 실시하여 상기 접합 영역의 표면에 TiNxOy층을 형성하는 단계; 및 전체 구조 상부에 알루미늄층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제3항에 있어서, 상기 TiNxOy층 형성시의 가스 분위기는 산소(O2) 가스에 질소(N2) 가스를 추가로 포함시키는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 반도체 소자의 금속배선 형성방법에 있어서, 접합 영역이 형성된 실리콘 기판 상에 층간 절연막이 형성되고, 상기 층간 절연막의 일부분을 상기 접합 영역의 일부분이 노출될 때까지 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 층간 절연막상에 티타늄막 및 티타늄 나이트라이드막을 순차적으로 형성하므로, 이로인하여 베리어 금속층을 형성하는 단계와; 상기 베리어 금속층이 형성된 웨이퍼를 열처리 장치에 로딩하는 단계; 600 내지 700의 온도범위가 될 때까지 온도상승공정을 실시하는 동안은 산소 가스 분위기로 하고, 온도상승공정을 완료한 후에 질소 가스 분위기로 하여, 상기 티타늄 나이트라이트막 표면부에 TiNxOy층이 형성되고, 상기 접합 영역의 표면에 TiSi2층이 형성되는 단계; 및 TiNxOy층이 형성된 티타늄 나이트라이드막상에 알루미늄층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제5항에 있어서, 상기 온도상승공정동안 가스 분위기를 산소 + 질소 가스 분위기로 하는 것을 포함하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065626A KR100210898B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065626A KR100210898B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100210898B1 true KR100210898B1 (ko) | 1999-07-15 |
Family
ID=19447104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065626A KR100210898B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100210898B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457408B1 (ko) * | 1997-12-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의텅스텐플러그형성방법 |
| KR100459332B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
-
1995
- 1995-12-29 KR KR1019950065626A patent/KR100210898B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457408B1 (ko) * | 1997-12-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의텅스텐플러그형성방법 |
| KR100459332B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07312354A (ja) | 改善したコンタクトバリアを有する集積回路 | |
| KR0147682B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| JPH05267211A (ja) | バリア金属層形成方法 | |
| KR0179827B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100241506B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100210898B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| US20040038526A1 (en) | Thermal process for reducing copper via distortion and crack | |
| JP3325714B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR19980060526A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100935193B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| KR100355605B1 (ko) | 반도체소자의 콘택전극의 배리어메탈 제조방법 | |
| KR100220936B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100237682B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR19990059074A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3998937B2 (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法 | |
| JPS6213050A (ja) | 半導体装置の製造方法 | |
| KR100227622B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR0172283B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100210853B1 (ko) | 반도체 소자의 전도선 및 그 제조방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100265968B1 (ko) | 반도체장치의비아콘택형성방법 | |
| KR100342827B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR20040058953A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090406 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |