JPH05267211A - バリア金属層形成方法 - Google Patents

バリア金属層形成方法

Info

Publication number
JPH05267211A
JPH05267211A JP31536292A JP31536292A JPH05267211A JP H05267211 A JPH05267211 A JP H05267211A JP 31536292 A JP31536292 A JP 31536292A JP 31536292 A JP31536292 A JP 31536292A JP H05267211 A JPH05267211 A JP H05267211A
Authority
JP
Japan
Prior art keywords
layer
titanium nitride
titanium
oxygen
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31536292A
Other languages
English (en)
Inventor
Girish A Dixit
エイ． ディクシット ギリッシュ
Fu-Tai Liou
リョウ フ−タイ
Che-Chia Wei
ウェイ チュ−シア
Fusen Chen
チェン フーセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05267211A publication Critical patent/JPH05267211A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 集積回路において、低抵抗コンタクトを得
る。 【構成】 多結晶シリコン又は金属などの物質からなる
上側に存在する導電層を形成する前に、窒化チタン層を
形成する。部分的に形成した集積回路装置上及びコンタ
クト開口内にＣＶＤ窒化チタンを付着形成する。次い
で、この窒化チタン層を酸素を含有する雰囲気中に露呈
させ、従って酸素原子が窒化チタン層内に拡散する。別
の実施形態においては、チタン層及び窒化チタン層を順
次集積回路装置上にスパッタ形成する。次いで、窒化物
層を酸素雰囲気に露呈させるか、又は酸素をスパッタ付
着期間中に窒化チタン層内に導入させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、集積回路装置及
びその製造方法に関するものであって、更に詳細には、
低抵抗層間コンタクト感受性装置及びその製造方法に関
するものである。
【０００２】
【従来の技術】集積回路装置においては、相互接続レベ
ル間における接触抵抗が重要である。このことは、特
に、小型の装置の場合にいえることであり、その場合に
は、層間接触のために使用可能な小さな面積が、装置の
性能に悪影響を与えるのに十分な高さの抵抗値となる場
合がある。シリコンスパイキングを防止するために、ア
ルミニウムとシリコンとの間に拡散バリアを与えること
も重要であり、特に、高集積度装置の場合によくある浅
い接合の場合にいえることである。金属相互接続構成体
からのアルミニウム原子と下側に存在するシリコン原子
との相互拡散を最小とする一方、接触抵抗を減少させる
ために多数の異なった技術が提案されており且つ実施さ
れている。
【０００３】一つのアプローチは、アルミニウム相互接
続層を付着形成する前に、コンタクト内にバリア金属を
付着形成することである。例えばチタンなどのバリア金
属が使用される場合には、接触抵抗を減少させるために
それをシリサイド化させることが可能である。バリア層
を形成するためにチタンを使用することも可能である。
従来使用されている一つの方法は、コンタクト開口を形
成した後に集積回路装置上にチタンを付着形成し、次い
で窒素雰囲気中においてそのチタンをアニールすること
である。これにより、コンタクト開口内のチタンのシリ
サイド化を発生し、且つ該チタン層の上部部分内に窒化
チタンからなる拡散バリア層が形成される。従って、チ
タン層の一部が窒化チタンへ変換され、一方他の部分は
同時的にチタンシリサイドへ変換される。
【０００４】このアプローチは向上されるバリア性能を
与えるものであるが、シリコン原子内のアルミニウムの
マイグレーション即ち移動を防止する上においての窒化
チタンバリアの特性は所望される程度に良好なものでは
ない。上述した変換プロセスの場合、チタンの非常に薄
い上部層のみが化学量論的（即ち、１：１）窒化チタン
へ変換されるに過ぎない。この薄い上部層の下側、即
ち、典型的には約２０Å厚さの下側においては、窒素対
チタンの比は比較的低いものである。従って、該窒化物
層の大多数は、実際的には、ＴｉＮx であり、尚ｘは、
典型的に、０．３＜ｘ＜０．７の範囲内の値を有してい
る。当業者により理解される如く、変換された窒化物層
の実質的な厚さに対して実質的な（１：１）窒化チタン
を与えることは、改善されたバリア特性を与えるもので
ある。
【０００５】
【発明が解決しようとする課題】従って、従来技術と比
較して改善された特性を有する窒化チタンバリア層を製
造する技術及びその様な改善された窒化チタンバリア層
を有する構成体を提供することが所望されている。更
に、この様な技術が、現在使用されている装置処理技術
と適合性を有するものであることが望ましい。
【０００６】
【課題を解決するための手段】本発明によれば、集積回
路において層間コンタクトを製造する方法が提供され、
該方法は、例えば多結晶シリコン又は金属などの物質か
らなる上側に存在する導電層を形成する前に、窒化チタ
ン層を形成することを包含している。一つのアプローチ
においては、ＣＶＤ窒化チタンを部分的に形成された集
積回路装置上及びコンタクト開口内に付着形成させる。
次いで、この窒化チタン層を酸素を含有する雰囲気に露
呈させ、従って酸素原子が窒化チタン層内に拡散する。
このことは、アニーリングステップに関連して実施する
ことが可能である。別の実施形態においては、チタン層
及び窒化チタン層を順次装置上にスパッタ形成する。次
いで、窒化物層を種々の酸素処理に露呈させるか、又は
スパッタ付着過程中に窒化チタン層内に酸素を導入させ
ることが可能である。
【０００７】
【実施例】以下に説明する処理ステップ及び構成体は集
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、当該技術分野において現在使用されて
いる集積回路製造技術に関連して実施することが可能な
ものであり、本発明の理解にとって必要な処理ステップ
についてのみ重点的に説明する。尚、添付の図面は集積
回路の製造過程におけるある段階においての集積回路の
一部の断面を示したものであるが、これらは縮尺通りに
描かれているものではなく、本発明の重要な特徴をより
よく示すために適宜拡縮して示してある。
【０００８】図１を参照すると、基板１０に集積回路装
置を形成する。ゲート電極１２が基板１０上に形成され
ており且つゲート酸化物層１４によりそれから離隔され
ている。側壁スペーサ１６がゲート電極１２の側部に沿
って形成されている。本装置の全表面上に層間絶縁層１
８が形成されている。層間絶縁層１８は、例えば、適合
的に付着形成したドープしていない酸化物、リフローガ
ラス又はスピンオンガラス、又は異なった幾つかの絶縁
層の組合わせとすることが可能である。以上の構成を製
造するには、当該技術分野において公知の技術を使用し
て実施することが可能である。
【０００９】図２を参照すると、図１に示した部分の拡
大図が示されている。層間絶縁層１８を貫通して開口２
０及び２２が形成されている。開口２０は基板１０と接
触しており、一方開口２２はゲート電極１２の一部を露
出している。
【００１０】１好適実施例においては、開口２０内に露
出された基板１０の部分がシリサイド化されてシリサイ
ド化されたコンタクト領域２４を形成する。次いで、Ｃ
ＶＤ窒化物からなる層２６を本装置の表面上に付着形成
する。この適合層２６は開口２０，２２の側部及び底部
を充填し、且つ本装置上に後に付着形成されるべき金属
相互接続層（不図示）に対する拡散バリアを与える。Ｃ
ＶＤ窒化物２６を付着形成した後に、本発明により多数
の処理変形例が与えられる。これらは、図４に関連して
より詳細に説明するが、一般的に、窒化物層２６内への
酸素の導入を行なうものである。小量の酸素が窒化物層
２６内に拡散し、後の処理ステップ期間中においてのシ
リコン原子及びアルミニウム原子のマイグレーション即
ち移動に対するレジスタンス即ち抵抗性を改善する。
【００１１】図３を参照すると、別の窒化物形成技術が
示されている。コンタクト開口２０を形成した後に、集
積回路を含有するウエハをスパッタリング装置内に配置
させる。アルゴン雰囲気中において集積回路装置上にチ
タン層２８をスパッタ形成し、その場合に、好適には、
約６００Åの厚さに形成する。次いで、スパッタリング
装置の雰囲気内に窒素を導入し、一方チタンの付着形成
を継続して行なう。これにより、装置の表面上に窒化チ
タン層３０が形成され、その場合に、好適には、約１０
００Åの厚さに形成する。窒化チタン層３０を形成した
後に、本集積回路装置に対して熱処理を行ない、その場
合に、好適には迅速熱アニール処理を行なって、開口２
０下側にシリサイド領域３２を形成する。
【００１２】その付着形成期間中に、チタンと反応すべ
く窒素が存在しているので、窒化物層３０の全体的な厚
さは実質的に化学量論的（即ち、１：１）である。これ
は、前に付着形成したチタン層を窒化チタンへ変換させ
る従来技術と比較して、改善された拡散バリアを与える
ものである。図２に示した変形例の構成の場合にも、化
学量論的窒化物層の付着形成が行なわれる。
【００１３】図２及び３に示した実施例の両方の場合に
おいて、集積回路装置を包含するウエハは、好適には、
窒化物層２６か又は窒化物層３０を形成した後に、酸素
を含有する雰囲気へ露呈させる。上述した如く、このこ
とは、熱処理に関連して実施することが可能であり、そ
れにより窒化物層２６，３０内への酸素原子の拡散を向
上させる。酸素の拡散の前に、窒化物層は実質的に化学
量論的であるので、結果的に得られる層は尚且つほぼ均
等な割合のチタンと窒素とを含有しており、更に小量の
酸素を含有している。従って、その結果、ＴｉＮx Ｏy
の化学式を有する窒化物層が得られ、尚、ｘは１に近い
値であり且つｙは非常に小さな値である。例えば、ｘは
約０．９であり且つｙは約０．１に等しい値とすること
が可能である。
【００１４】図２及び３に関連して説明したそれぞれの
実施例の何れの場合にも、窒化チタン層２６及び３０が
形成される過程中において酸素を実際的に含有させるこ
とが可能である。スパッタリング室の雰囲気中に窒素を
導入させる場合に、小量の酸素も導入させることが可能
である。これにより、小量の酸素を窒化チタン層３０内
に直接的に形成させることが可能であり、従って後の酸
素拡散ステップが必要とされることはない。図３の方法
の場合、接触抵抗を改善するシリサイド層領域３２を形
成するために、集積回路装置の熱アニールを実施するこ
とが望ましい。図４を参照すると、上述した処理ステッ
プの幾つかを図示した二つのフローチャートが示されて
いる。図４（ａ）は、図３に関して示した変形例を示し
ている。開口が形成されると、アルゴン４０内の集積回
路装置上にチタンがスパッタ形成される。スパッタリン
グが継続して行なわれる間に、窒素と酸素とをスパッタ
リング室４２の雰囲気中に導入させる。スパッタリング
が継続して行なわれ（ステップ４４）、その中に小量の
酸素を含有する窒化物層が形成される。所望により、窒
素がステップ４２において導入される場合に酸素を省略
し、且つ後のアニールステップ期間中に、結果的に得ら
れる窒化物層内に拡散させることが可能である。
【００１５】図４（ｂ）は上述した如く、窒化チタン層
内に酸素を導入するために使用することの可能な幾つか
のオプションとしてのステップを示している。初期的
に、窒化チタン層を付着形成する（ステップ５０）。好
適実施例のうちの何れにおいても、小量の酸素を窒化チ
タン層と共に付着形成することが可能であるが、ここで
は、そうでないものと仮定する。図４（ｂ）のフローチ
ャートの流れは、任意の組合わせで追従することが可能
である。従って、窒化物層２６又は３０の形成を完了し
た後に、プラズマ雰囲気中において窒化物層内に酸素を
導入することが可能である（ステップ５２）。スパッタ
リング又はＣＶＤによる窒化物層の形成の後に、集積回
路装置を包含するウエハをマルチチャンバ装置内の別の
室へ移動させ、且つこの様な室５４内において酸素に露
呈させることが可能である。最後に、そのウエハを迅速
熱処理器へ移動させ、且つ小量の酸素と共に窒素を含有
する雰囲気においてアニールさせることが可能である。
【００１６】フローチャートに示した如く、三つの酸素
拡散ステップ５２，５４，５６を任意の組合わせで選択
し且つ実施することが可能である。更に、これらの何れ
かを、スパッタリング又はＣＶＤ付着期間中に雰囲気中
において初期的に使用可能な酸素で形成された窒化チタ
ン層２６，３０に関して実施することが可能である。酸
素プラズマステップ５２は、典型的には、付着を完了し
た後に実施し、且つ約１０-5トール乃至１０-2トールの
範囲内の酸素の分圧で、１００℃乃至５００℃の間の温
度において実施することが可能である。ウエハを別の室
へ移動させる場合（ステップ５４）、そのウエハを約室
温乃至５００℃の間の温度において酸素とアルゴンの雰
囲気へ露呈させることが可能である。酸素中における熱
アニールステップ５６は、好適には、約４５０℃乃至７
５０℃の範囲内の温度において窒素と酸素とを含有する
雰囲気中において実施する。
【００１７】当業者により理解される如く、上述した実
施例に基づく窒化チタン層の形成により、改善された拡
散バリア層が得られる。このことは、窒化物層を形成す
る期間中及びその後に、酸素原子及び窒素原子により、
窒化チタンの粒子境界の充填により達成されるものと考
えられる。これにより、粒子境界の間で窒化物層内にお
いてのアルミニウム原子とシリコン原子の移動性を禁止
している。
【００１８】当業者により理解される如く、上述した種
々の技術は、スタンダードな処理の流れを使用して容易
に実施することが可能なものであって、何ら特別な装置
を必要とするものではない。従来技術における場合より
も一層厚い実質的に化学量論的な窒化チタンからなる層
が形成され、且つ改善された拡散バリア層が得られる。
この改善された拡散バリア層は、コンタクト領域におい
てのアルミニウム原子とシリコン原子との間の混合を最
小としており、当該技術分野において公知なこの様な混
合に基づく副作用による欠陥を防止している。
【００１９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づいてコンタクトを形
成する方法の１段階における集積回路装置の一部の状態
を示した概略断面図。
【図２】 本発明の一実施例に基づいてコンタクトを形
成する方法の１段階における集積回路装置の一部の状態
を示した概略断面図。
【図３】 本発明の一実施例に基づいてコンタクトを形
成する方法の１段階における集積回路装置の一部の状態
を示した概略断面図。
【図４】 （ａ）及び（ｂ）は本発明方法の幾つかの処
理の流れを示した各フローチャート図。
【符号の説明】 １０ 基板 １２ ゲート電極 １４ ゲート酸化物層 １６ 側壁スペーサ １８ 層間絶縁層 ２０，２２ 開口 ２４ シリサイド化したコンタクト領域 ２６ ＣＶＤ窒化物層 ２８ チタン層 ３０ 窒化物層 ３２ シリサイド領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギリッシュ エイ． ディクシット アメリカ合衆国， テキサス 75287， ダラス， ミッドウエイ ロード 18175, ナンバー 159 (72)発明者 フ−タイ リョウ アメリカ合衆国， テキサス 75010， カーロルトン， ランスダウン ドライブ 2127 (72)発明者 チュ−シア ウェイ アメリカ合衆国， テキサス 75093， プラノー， パデュー サークル 4313 (72)発明者 フーセン チェン アメリカ合衆国， テキサス 95035， サン ノゼ， エラン ビレッジ ドライ ブ 370， ナンバー 116

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 集積回路装置上にバリア層を製造する方
    法において、前記装置上に絶縁層を形成し、前記絶縁層
    を貫通して開口を形成し下側に存在する導電層の一部を
    露出させ、前記絶縁層上及び前記開口内に窒化チタン層
    を形成し、前記窒化チタン層を酸素を含有する雰囲気に
    露呈させて前記窒化チタン層内に酸素分子を拡散させ
    る、上記各ステップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記下側に存在する
    導電層が半導体基板を有することを特徴とする方法。
  3. 【請求項３】 請求項１において、前記窒化チタン層を
    形成するステップが、前記装置上に実質的に化学量論的
    窒化チタンからなる層を付着形成するステップを有する
    ことを特徴とする方法。
  4. 【請求項４】 請求項３において、前記窒化チタン層が
    ＣＶＤにより形成することを特徴とする方法。
  5. 【請求項５】 請求項３において、前記付着ステップ
    が、非反応性雰囲気中においてチタン層を付着形成し、
    前記雰囲気中に窒素を導入し、窒素と反応したチタンを
    付着形成して窒化チタンを形成する、上記各ステップを
    有することを特徴とする方法。
  6. 【請求項６】 請求項５において、前記チタン層がアル
    ゴンを含有する雰囲気中において付着形成することを特
    徴とする方法。
  7. 【請求項７】 請求項５において、前記導入ステップ
    が、更に、前記雰囲気内へ酸素を導入することを包含す
    ることを特徴とする方法。
  8. 【請求項８】 請求項５において、更に、前記窒化チタ
    ンを付着形成した後に前記装置を熱的にアニールするス
    テップを有しており、その際に下側に存在する導電層の
    露出部分にチタンシリサイドを形成することを特徴とす
    る方法。
  9. 【請求項９】 請求項１において、前記露出ステップ
    が、前記窒化チタン層を酸素プラズマに露呈させるステ
    ップを有することを特徴とする方法。
  10. 【請求項１０】 請求項１において、前記露出ステップ
    が、１００乃至５００℃の間の温度において酸素とアル
    ゴンとを含有する雰囲気に前記窒化チタン層を露呈させ
    るステップを有することを特徴とする方法。
  11. 【請求項１１】 請求項１において、前記窒化チタン層
    を形成するステップが、酸素を含有する雰囲気を設け、
    前記装置上に窒化チタンを付着形成する、上記各ステッ
    プを有しており、酸素原子が前記窒化チタン層内に含有
    されることを特徴とする方法。
  12. 【請求項１２】 集積回路装置用のバリア層構成体にお
    いて、導電性構成体の上側に位置して絶縁層が設けられ
    ており、前記絶縁層を貫通し下側に存在する導電性構成
    体の一部を露出する開口が設けられており、前記絶縁層
    の一部の上側及び前記開口にバリア金属層が設けられて
    おり、前記バリア金属層が酸素原子を含有することを特
    徴とするバリア層構成体。
  13. 【請求項１３】 請求項１２において、前記バリア金属
    層が窒化チタンを有することを特徴とするバリア層構成
    体。
  14. 【請求項１４】 請求項１３において、前記バリア金属
    層がその厚さに亘って実質的に化学量論的な窒化チタン
    を有することを特徴とするバリア層構成体。
  15. 【請求項１５】 請求項１２において、前記バリア金属
    層が、前記絶縁層及び下側に存在する導電層と接触した
    チタン層と、前記チタン層の上側に位置した実質的に化
    学量論的な窒化チタン層とを有しており、前記窒化チタ
    ンがその中に拡散された酸素原子を有することを特徴と
    するバリア層構成体。
  16. 【請求項１６】 請求項１５において、前記窒化チタン
    層が酸素を含有する雰囲気中において前記チタン層上に
    窒化チタンをスパッタリングすることにより形成した物
    質からなる層を有していることを特徴とするバリア層構
    成体。
  17. 【請求項１７】 請求項１５において、前記窒化チタン
    層が酸素を含有する雰囲気中において前記チタン層上に
    窒化チタンをスパッタリングし、次いでその上表面から
    前記窒化チタン層内に酸素を拡散することにより形成さ
    れる物質からなる層を有することを特徴とするバリア層
    構成体。
JP31536292A 1991-11-26 1992-11-25 バリア金属層形成方法 Pending JPH05267211A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80085591A 1991-11-26 1991-11-26
US800855 1991-11-26

Publications (1)

Publication Number Publication Date
JPH05267211A true JPH05267211A (ja) 1993-10-15

Family

ID=25179552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31536292A Pending JPH05267211A (ja) 1991-11-26 1992-11-25 バリア金属層形成方法

Country Status (2)

Country Link
EP (1) EP0545602A1 (ja)
JP (1) JPH05267211A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213657A (ja) * 1996-01-30 1997-08-15 Hyundai Electron Ind Co Ltd 半導体素子の拡散防止膜形成方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
US5514908A (en) 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
US5877031A (en) * 1994-07-07 1999-03-02 Hyundai Electronics Industries Co, Ltd Method for forming a metallic barrier layer in semiconductor device
US6291343B1 (en) 1994-11-14 2001-09-18 Applied Materials, Inc. Plasma annealing of substrates to improve adhesion
US6365495B2 (en) 1994-11-14 2002-04-02 Applied Materials, Inc. Method for performing metallo-organic chemical vapor deposition of titanium nitride at reduced temperature
US6155198A (en) * 1994-11-14 2000-12-05 Applied Materials, Inc. Apparatus for constructing an oxidized film on a semiconductor wafer
US20020033533A1 (en) * 1994-11-14 2002-03-21 Marvin Liao Interconnect structure for use in an integrated circuit
US6699530B2 (en) 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
EP0732731A3 (en) * 1995-03-13 1997-10-08 Applied Materials Inc Treatment of a layer of titanium nitride to improve resistance to high temperatures
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
US5972178A (en) * 1995-06-07 1999-10-26 Applied Materials, Inc. Continuous process for forming improved titanium nitride barrier layers
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
KR100249828B1 (ko) * 1997-09-18 2000-04-01 정선종 확산방지막 형성방법
JP2000306997A (ja) * 1999-04-20 2000-11-02 Nec Corp バリアメタル層を有する半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63164315A (ja) * 1986-12-26 1988-07-07 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0254926A (ja) * 1988-08-19 1990-02-23 Seiko Epson Corp 半導体装置の製造方法
JPH02291124A (ja) * 1989-04-28 1990-11-30 Fujitsu Ltd 半導体装置の製造方法
JPH03153077A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213657A (ja) * 1996-01-30 1997-08-15 Hyundai Electron Ind Co Ltd 半導体素子の拡散防止膜形成方法

Also Published As

Publication number Publication date
EP0545602A1 (en) 1993-06-09

Similar Documents

Publication Publication Date Title
US5378660A (en) Barrier layers and aluminum contacts
US5970370A (en) Manufacturing capping layer for the fabrication of cobalt salicide structures
US6524953B1 (en) Asymmetric, double-sided self-aligned silicide and method of forming the same
JPH05267211A (ja) バリア金属層形成方法
US5907784A (en) Method of making multi-layer gate structure with different stoichiometry silicide layers
US20090039517A1 (en) Chemical vapor deposition of titanium
JPH07312354A (ja) 改善したコンタクトバリアを有する集積回路
JPH01144625A (ja) 集積回路の製造方法
JPH07335759A (ja) 半導体装置およびその形成方法
JPH08191054A (ja) 半導体装置及びその製造方法
JPH11150084A (ja) 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
JPH08264448A (ja) 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
KR100459717B1 (ko) 반도체 소자의 금속 콘택 형성 방법
US5421974A (en) Integrated circuit having silicide-nitride based multi-layer metallization
JP3029395B2 (ja) 半導体素子の配線形成方法
US6570232B2 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JP2592844B2 (ja) 高融点金属膜の形成方法
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
JPH05335330A (ja) 接続孔埋め込み形成方法
KR100528446B1 (ko) 반도체 소자의 콘택 형성방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR100355605B1 (ko) 반도체소자의 콘택전극의 배리어메탈 제조방법
KR100846391B1 (ko) 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법
US20010019159A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법