JPH03153077A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03153077A
JPH03153077A JP29264089A JP29264089A JPH03153077A JP H03153077 A JPH03153077 A JP H03153077A JP 29264089 A JP29264089 A JP 29264089A JP 29264089 A JP29264089 A JP 29264089A JP H03153077 A JPH03153077 A JP H03153077A
Authority
JP
Japan
Prior art keywords
metal
layer
semiconductor device
barrier
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29264089A
Other languages
English (en)
Inventor
Michio Asahina
朝比奈　通雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29264089A priority Critical patent/JPH03153077A/ja
Publication of JPH03153077A publication Critical patent/JPH03153077A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、半導体装置に関し、特に半導体装置の配線構
造に関する。
〔発明の概要］ 本発明は、信頼性の高い配線構造を有した半導体装置に
関するものである。さらに言えば、メタル、メタルナイ
トライド、メタルシリサイド、メタルカーバイトの少な
くとも一層以上を、０２プラズマ中、あるいは、０２を
微量に含んだ雰囲気中でアニールし、０．を膜中にトラ
ップ、又は、酸化物層を形成することにより、バリア性
を飛躍的に向上させた、メツキ配線構造を有する半導体
装置に間するものである。
〔従来の技術〕
第３図に従来の半導体装置の配線構造を示した。拡散層
の形成後、コンタクトフォトエッチをへて、バリアメタ
ルをＰｔ／Ｔｉ／ＴｉＮ／Ｔｉの構造で形成後、Ｃｕメ
ツキ配＄８３０５を形成し腐食防止の為にＮｉ−Ａｕメ
ツキ３０６を行う。
次のＰＳＧ、ＢＰＳＧのアニールを行うと、Ｓｉと接し
たＴｉはＴｉＳｉ□３０１．ＴｉＮ３０２、Ｔｉ３Ｏ５
、Ｐｔ３０４は変らないが、バリア性が不足するのでＣ
ｕが該バリアメタルと反応３０７し、下地ジャンクショ
ンまで達成し、ジャンクションリークが生じるという欠
点があった。
〔発明が解決しようとする課Ｍｊ 本発明はかかる欠点を取り除き、バリア性がすぐれた、
新規配線構造を有する半導体装置を提供するものである
。
［課題を解決するための手段１ 本発明は、前記バリアメタルの少なくとも１種以上の膜
中に酸素を含有、もしくは、酸化物層を形成させること
により、バリア性を飛躍的に向上させたものである。
［実　施　例］ 第１図は本発明の一実施例を示した。
１０１はＰ基板、１０２はＬＯＣＯ５，１０３は１５０
人のゲート膜、１０４は、リンドープポリシリコン電極
、１０５は、ＭｏＳ　ｉ　ｘ’ｇｉ極、１０６は、Ｐ低
濃度拡散層、１０７はサイドウオール膜、１０８は、Ａ
ｓ高濃度拡散層、１０９は、ＴＥＯＳプラズマ酸化膜に
よる第２フイールド膜であり、コンタクトフォトエッチ
後、全面に、パリアメクル１１０をスパッタでデボ後、
ＡＺ５２１４レジストを２．０μ塗布し配線部以外のパ
ターン部を１線露光した後、１１０℃でリバーサルベー
クし、露光部が現像液に不溶になるようにする０次にｉ
線で全面露光した後、現像することにより、配線部のパ
ターンのレジストのみが除去され、且つ、配線部以外の
レジストパターン形状は、逆テーパーとして形成される
。このレジストパターンをマスクとして、Ｃｕを０．８
μ電解メツキで形成するとパターンプロファイルは、順
テーパ−１１１となる。レジストパターン、Ａｕ配線を
マスクとして、バリアをイオンシーリングで除去する０
次に、Ｎｉ−Ａｕフラッシュメツキ１１２を形成する０
次に、ＢＰＳＧｌ　１３　（４ｗｔ％、４ｗｔ％）を８
０００人デボし、ＶＩＡフォトエッチ後、８５０℃でリ
フローする。リフローにより全面平坦化され、且つ、Ｖ
ＩＡホール部も、コンタクトリフローにより、はどよい
テーパー角となる。続いて、Ｐｔ／Ｔｉ／ＴｉＮ１１４
（１０００人／２００人／１０００人）１１４をデボし
、第一配線と同じ工程をへて、第２層配線Ｃｕメツキ層
１１５１．０ｕとＮ　１−Ａｕメツキ１１６を形成する
。パッシベーション膜としてＰ−ＳｉＮ膜を形成して完
成する。
第２図に本発明バリアメタル構造を詳細に示した。
コンタクトフォトエッチ後、ＴｉＮ／Ｔｉを１０００人
／２００人スパッタでデボする０次に０、プラズマ中で
１００秒プラズマ照射後、１０００℃のランプアニール
をし、次にＰｔ／Ｔｉ　　（１０００人／２００人）を
デボし、Ｃｕメツキ配線２０６を形成し、耐食性、耐酸
化性向上の為Ｎｉ／Ａｕフラッシュメツキ層２０７を形
成する。引きつづきＢＰＳＧをデボしリフローを行って
いく、ここで、種々のアニールと処理により、バリアメ
タルはＳｉとの反応によりＴｉはＴｉ５ｉｚ　２０１に
なり、ＴｉＮ２０２層上にはＴｉＯ又はＴｉＮ／Ｔｉ層
があり、Ｔｉ　２０４、Ｐｔ２０５をへてＣｕ配綿を支
＾ている。
［発明の効果］ Ｔｉ０１又はＴｉ０ＮあるいはＯｌがスタックドされた
この酸素を含む層の効果は非常に大きく、後でのりフロ
ー温度を８５０℃〜９００℃で行っても反応は生じない
上、コンタクト抵抗には殆ど影響しない。
このように本発明は、平坦性をもった高信頼性配線構造
の半導体装置のバリア性を従来よりさらに向上させ得た
ものである。
実施例では、Ｐ　ｔ／Ｔ　ｉ／Ｔ　ｉ　Ｎ／Ｔ　ｉであ
ったが、その他の組合せや、メタルシリサイド、メタル
カーバイトでも同等の効果をなし、配線もＣｕの他Ａｕ
、Ｎｉ、Ｐｄ、Ｐｔ等でも勿論、効果を有するものであ
る。
【図面の簡単な説明】
第１図、第２図は本発明の実施例を示す半導体装置の断
面図を示し、第３図は従来の半導体装置の断面図を示し
たものである。 １０１・・Ｐ型Ｓ１基板 １０２　・　・　ＬＯＧＯ５ １０３・　・ゲート肋 １０４・・リンドープポリシリコンゲート電極１０５・
・ＭｏＳｉｘ電極 １０６・・Ｐ低濃度拡散層 １０７・・サイドウオール膜 １０８・・Ａｓ高濃度拡散層 １０９・・ＴＥＯ５第２フィールド膜 １１０・・バリアメタル １１１・・第１層Ｃｕメツキ配線 １１２　・・Ｎｉ−Ａｕメツキ層 １１３・・ＢＰＳＧ １１４・・Ｐ　ｔ　／　Ｔ　ｉ　／　Ｔ　ｉ　Ｎ１１５
・・第２層Ｃｕメツキ配線 １１６・−ＮｉＡｕメツキ層 １１７・・パッシベーション膜 ２０１　・・Ｔ　ｚ　Ｓ　２ ２０２　・ ２０３　・ ２０４　・ ２０５　　・ ２０６　・ ２０７　・ ３０１　・ ３０２　・ ３０３　・ ３０４　・ ３０５　・ ３０６　・

Claims (2)

    【特許請求の範囲】
  1. （１）メタル、メタルナイトライド、メタルシリサイド
    、メタルカーバイト等の単相、あるいは組合せ積層膜構
    造より成るバリアメタルと、金属メッキ層との積層配線
    構造を有する半導体装置に於て、前記バリアメタルの少
    なくとも１層以上は、酸素を含有、もしくは、酸化物層
    を形成していることを特徴とする半導体装置。
  2. （２）前記金属メッキ層は、少なくとも１層以上の電気
    Ｃｕ、Ａｕ、Ｎｉ、Ｃｒ、Ｃｏ、Ｒｈ、Ｐｄ、Ｐｔ、ハ
    ンダ等のメッキ層、あるいは、無電解メッキ層の単相、
    あるいは積層から成ることを特徴とする請求項１記載の
    半導体装置。
JP29264089A 1989-11-10 1989-11-10 半導体装置 Pending JPH03153077A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29264089A JPH03153077A (ja) 1989-11-10 1989-11-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29264089A JPH03153077A (ja) 1989-11-10 1989-11-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH03153077A true JPH03153077A (ja) 1991-07-01

Family

ID=17784405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29264089A Pending JPH03153077A (ja) 1989-11-10 1989-11-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH03153077A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545602A1 (en) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Method for forming barrier metal layers
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
EP0738002A2 (en) * 1995-03-20 1996-10-16 Texas Instruments Incorporated Stabilization of sheet resistance of electrical conductors
JP2009097050A (ja) * 2007-10-18 2009-05-07 Nikko Kinzoku Kk 電子部品用Ｓｎめっき材

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545602A1 (en) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Method for forming barrier metal layers
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
EP0551117A3 (ja) * 1992-01-08 1995-06-07 Mitsubishi Electric Corp
EP0738002A2 (en) * 1995-03-20 1996-10-16 Texas Instruments Incorporated Stabilization of sheet resistance of electrical conductors
EP0738002A3 (en) * 1995-03-20 1998-04-15 Texas Instruments Incorporated Stabilization of sheet resistance of electrical conductors
JP2009097050A (ja) * 2007-10-18 2009-05-07 Nikko Kinzoku Kk 電子部品用Ｓｎめっき材

Similar Documents

Publication Publication Date Title
US6287964B1 (en) Method for forming a metallization layer of a semiconductor device
US7785941B2 (en) Method of fabricating thin film transistor
US7524706B2 (en) Method of fabricating a thin film transistor array panel
JPH05243178A (ja) 半導体集積回路用相互接続体形成方法
JP3485959B2 (ja) 薄膜トランジスタの製造方法
TW519723B (en) Method for forming multi-level metal interconnection
JPH03153077A (ja) 半導体装置
JP3485656B2 (ja) 半導体装置の製造方法
JPH0766417A (ja) 半導体装置およびその製造方法および加工方法
JPH06163578A (ja) 接続孔形成法
TW200421540A (en) Method of filling bit line contact via
JPS6384024A (ja) 半導体装置の製造方法
JPH03153030A (ja) 半導体装置
KR100256238B1 (ko) 반도체 소자의 금속배선 형성방법
JPH10284437A (ja) 半導体装置の金属配線層形成方法
JPS6088476A (ja) 半導体装置の製造方法
TWI279854B (en) Semiconductor device and fabrication method thereof
CN112002706B (zh) 显示面板及其制作方法
KR100215831B1 (ko) 반도체 소자의 배선 형성방법
JPH04364759A (ja) 半導体装置及びその製造方法
JPS58202553A (ja) 半導体装置
TW546774B (en) Method of forming a self-aligning pad
JPS63147346A (ja) 半導体集積回路装置
JPS60245255A (ja) 半導体装置の配線構造
JPH03270155A (ja) 半導体装置及びその製造方法