JP3485959B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3485959B2 JP3485959B2 JP07716494A JP7716494A JP3485959B2 JP 3485959 B2 JP3485959 B2 JP 3485959B2 JP 07716494 A JP07716494 A JP 07716494A JP 7716494 A JP7716494 A JP 7716494A JP 3485959 B2 JP3485959 B2 JP 3485959B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- manufacturing
- silicon film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010408 film Substances 0.000 claims description 141
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 80
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 56
- 229910052757 nitrogen Inorganic materials 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 13
- 238000009832 plasma treatment Methods 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 239000010410 layer Substances 0.000 description 46
- 239000002184 metal Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- -1 NO or N 2 O Chemical compound 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
ランジスタの製造方法に関し、特にゲート絶縁層を形成
する方法に関する。
を形成する非晶質シリコン薄膜トランジスタの構造を図
1及び図2示す。
ck Channel Etching Type )の非晶質シリコン薄膜トラ
ンジスタであり、図2は、エッチングストッパ型の非晶
質シリコン薄膜トランジスタである。
グ型の非晶質シリコン薄膜トランジスタを製造する方法
を説明すると、次の通りである。
薄膜を蒸着し、フォトエッチング工程により所定のパタ
ーンにパターニングして傾斜型ゲート電極12を形成す
る。ゲート電極12が形成された基板11上にゲート絶
縁層13を形成する。
膜、二層膜、又は三層構造の多層膜を使用することが出
来る。
D法により蒸着される薄膜の窒化シリコン膜(SiN
x)が使用され、二層構造ゲート絶縁層としては、熱C
VD方法、又はスパッタリング(Sputtering)方法によ
る酸化シリコン膜と前記のPECVD方法による窒化シ
リコン膜(SiO2/SiNx)が使用される。そし
て、三層構造のゲーム絶縁層は、金属酸化膜/酸化シリ
コン膜/窒化シリコン膜構造であって、Al2O3/S
iO2/SiNxやTa2O5//SiO2/SiNx
等の多層構造膜を使用する。
た後、活性層として非晶質シリコン膜14をPECVD
方法に撚りゲート絶縁膜13上に蒸着し、連続的にオー
ミック層としてn+ 非晶質シリコン膜15を蒸着し、こ
れらを所定のパターンにパターニングする。
して、ソース/ドレイン電極16を形成し、ソース/ド
レイン電極16の間に露出されたn+ 非晶質シリコン膜
15をエッチングして除去する。
n layer )17を蒸着して非晶質シリコン薄膜トランジ
スタを製造する。
非晶質薄膜トランジスタの製造方法を説明すると、次の
通りである。
斜型ゲート電極22を形成し、ゲート電極22が形成さ
れた基板21上にゲート絶縁層23を形成する。この
時、ゲート絶縁層23上に非晶質シリコン膜24を蒸着
した後、その上にエッチングストッパとして絶縁層25
を蒸着する。
をエッチングし、ゲート電極22の上部表面に対応する
非晶質シリコン層23上にパターンを形成する。この
時、絶縁層25は、ソース/ドレイン電気の形成後、こ
れらの間に露出されたn+ 非晶質シリコン膜のエッチン
グの時、n+ 非晶質シリコン膜の下部の非晶質シリコン
膜24がエッチングされることを阻止するためのエッチ
ングストッパとして作用する。
膜26を蒸着する。次に、非晶質シリコン膜24とn+
非晶質シリコン膜26を順次エッチングして、ゲート電
極22の上部にn+ 非晶質シリコン膜26と非晶質シリ
コン膜24を残す。
グしてソース/ドレイン電極27を形成する。全面絶縁
層25をエッチングストッパとして、ソース/ドレイン
電極27の形成により露出されたn+ 非晶質シリコン膜
26をエッチングする。
を形成するエッチングストッパ型の非晶質シリコン薄膜
トランジスタを製造する。
ランジスタの製造に於いては、ゲート絶縁層としてPE
CVD方法による窒化シリコン薄膜が単一層、又は多層
構造で使用された。ゲート絶縁層として窒化シリコン膜
を使用する理由は、ゲート絶縁層を窒化シリコン膜で形
成した時、一番良好なゲート絶縁層と非晶質シリコン膜
との間の界面特性が得られるし、ゲート絶縁層を形成す
るPECVD方法が300℃〜100℃の低温で行われ
る工程であり、且つ良質の窒化シリコン薄膜を得るに一
番適切な工程であるためである。
シリコン膜を形成する場合、反応ガスがプラズマ状態で
あるため、工程中に多くの粒子が発生し、発生されたこ
の粒子により粒子の不良発生が増加する問題があり、工
程の特性上、その速度が遅くて、装備も高価であるため
に元値が上昇する問題もある。
素プラズマ処理工程により表面に窒化シリコン膜が形成
された酸化シリコン膜を形成することにより、素子の生
産性及び信頼性を向上させる非晶質シリコン薄膜トラン
ジスタの製造方法を提供することにある。
に、本発明は、基板上に傾斜型ゲート電極を形成するス
テップと、ゲート電極が形成された基板上に酸化シリコ
ン膜を蒸着するステップと、窒素プラズマ処理工程を施
し、酸化シリコン膜の表面を窒化シリコン膜にしてゲー
ト絶縁層を形成するステップと、ゲート絶縁層上に非晶
質シリコン膜を蒸着して活性層を形成するステップと、
連続してn+ 非晶質シリコン膜を蒸着し、オーミック層
を形成するステップと、前記n+ 非晶質シリコン膜と非
晶質シリコン膜を順次エッチングして、ゲート電極に対
応するゲート絶縁層上にのみn+非晶質シリコン膜と非
晶質シリコン膜を残すステップと、ゲート電極の両側の
n+ 非晶質シリコン膜上にソース/ドレイン電極を形成
して、その間のn+ 非晶質シリコン膜を露出させるステ
ップと、露出されたn+ 非晶質シリコン膜を除去して非
晶質シリコン膜を露出させるステップと、基板全面にわ
たって保護膜を形成するステップとを含む。
明する。
の構造は、上記した図1及び図2に示す従来の薄膜トラ
ンジスタの構造と同一であるが、その製造方法は異な
る。
チング型の非晶質シリコン薄膜トランジスタの製造方法
を説明すると、次の通りである。
上に金属薄膜を蒸着し、これをパターニングしてゲート
電極12を形成する。ゲート電極12が形成された基板
11上に常圧CVD方法、又はスパッタリング方法を用
いて酸化シリコン膜を蒸着する。
窒素またはNOやN2Oなどのような窒素を含んだガス
を利用して真空チャンバ内でプラズマ処理をし、、これ
により前記酸化シリコン膜の表面に10オングストロー
ム以下の厚さを有する窒化シリコン膜を形成する。
成された酸化シリコン膜は、ゲート絶縁層13として形
成される。
シリコン膜15をゲート絶縁層13上に順次蒸着し、フ
ォトエッチングしてゲート電極12に対応するゲート絶
縁層13上にn+ 非晶質シリコン膜15と非晶質シリコ
ン膜14を残す。
ターニングして、ソース/ドレイン電極16を形成し、
ソース/ドレイン電極16の間の露出されたn+ 非晶質
シリコン膜15をエッチングして非晶質シリコン膜14
を露出させる。
て形成して本発明のバックチャネルエッチング型の非晶
質シリコン膜を完成する。
ッパ型の非晶質薄膜トランジスタの製造方法を説明する
と、次の通りである。
に金属薄膜を蒸着し、これをパターニングして傾斜型ゲ
ート電極32を形成する。ゲート電極32が形成された
基板31上に常圧CVD方法、またはスパッタリング方
法を用いて酸化シリコン膜を蒸着する。
窒素、またはNO、N2Oなどのような窒素を含んだガ
スを用いて真空チャンバ内でプラズマ処理をし、これに
より前記酸化シリコン膜の表面に10オングストローム
以下の厚さを有する窒化シリコン膜を形成する。
成された酸化シリコン膜がゲート絶縁層33として形成
される。
層33に蒸着し、非晶質シリコン膜34上にエッチング
ストッパとして絶縁層35を蒸着するフォトエッチング
して、この絶縁層35をゲート電極に対応する非晶質シ
リコン膜34の上部にのみ残す。
34上にn+ 非晶質シリコン膜36を蒸着し、n+ 非晶
質シリコン膜36と非晶質シリコン膜34を順次エッチ
ングする。
ターニングして、ソース/ドレイン電極37を形成し、
ソース/ドレイン電極37の間のn+ 非晶質シリコン膜
36を露出させる。露出されたn+ 非晶質シリコン膜3
6を除去して絶縁層35を露出させる。
本発明のエッチングストッパ型の非晶質シリコン薄膜ト
ランジスタを得る。
素プラズマ処理して、その表面に窒化シリコン膜を形成
した後、膜の構成要素と組成比、及び構成元素の酸化状
態を分析できるXPS(X ray Photoelectron Spectros
copy:一名ESCA)により分析下結果を図3に示す。
蒸着された酸化シリコン膜を電極密度(Power Density
)32mW/cm3 の窒素ガスプラズマで処理した
後、XPS分析の結果を示すものである。
ーで窒素のスペクトル(Nis光電子)が現れることから
推察すれば、窒素の存在を確認することができる。40
0eV近傍の狭い領域(Narrow region )の分析により
前記窒素のスペクトルのバインディングエネルギーが3
98.5eVであることが観察されたが、これは窒素が
酸化−窒化シリコン(Silicon Oxy Nitride )状態で存
在することを示すものである。
素は約4atomic%であり、窒素プラズマの電力密度を変
化させながら窒素濃度をXPSで測定した結果は、約
2.15atomic%範囲内で窒素濃度が変わることを示
す。
シリコン膜を窒素ガスプラズマ処理すると窒化され、窒
化シリコン膜、又は酸化−窒化シリコン薄膜が形成され
る。
ッタリング方法による酸化シリコン薄膜以外にも低圧C
VD方法による酸化シリコン薄膜をゲート絶縁膜として
使用する場合にも同様に、窒素プラズマ処理を行って窒
化シリコン薄膜にすることが出来る。
してPECVD方法により形成された窒化シリコン薄膜
を使用せずに、上記で説明したように、表面に窒化シリ
コン膜が形成された酸化シリコン膜を使用することによ
り、活性層である非晶質シリコン層とゲート絶縁層との
間の界面状態を向上させることが出来る。
発明の薄膜トランジスタはゲート絶縁膜として、PEC
VEによる窒化シリコン薄膜を採用した従来の薄膜トラ
ンジスタより優秀な電気的な特性を得ることができる。
上させることが出来る。
のPECVD窒化シリコン膜の蒸着の時に発生する粒子
による不良発生を、CVD方法、又はスパッタリング方
法による酸化シリコン膜を用いて減少できると、常圧C
VD方法、又はスパッタリング方法を用いたゲート絶縁
膜を形成するので工程装備価格の減少による生産性の向
上を期待することができる。
を示す断面図。
を示す断面図。
示すものである。
Claims (15)
- 【請求項1】基板上に傾斜型ゲート電極を形成するステ
ップと、 ゲート電極が形成された基板上に酸化シリコン膜を蒸着
するステップと、 窒素プラズマ処理工程を施し、酸化シリコン膜の表面を
窒化シリコン膜にしてゲート絶縁層を形成するステップ
と、 ゲート絶縁層上に非晶質シリコン膜を蒸着して活性層を
形成するステップと、 連続してn+ 非晶質シリコン膜を蒸着し、オーミック層
を形成するステップと、 前記n+ 非晶質シリコン膜と非晶質シリコン膜を順次エ
ッチングして、ゲート電極に対応するゲート絶縁層上に
のみn+ 非晶質シリコン膜と非晶質シリコン膜を残すス
テップと、 ゲート電極の両側のn+ 非晶質シリコン膜上にソース/
ドレイン電極を形成して、その間のn+ 非晶質シリコン
膜を露出させるステップと、 露出されたn+ 非晶質シリコン膜を除去して非晶質シリ
コン膜を露出させるステップと、 基板全面にわたって保護膜を形成するステップと、 を含むことを特徴とする薄膜トランジスタの製造方法。 - 【請求項2】前記酸化シリコン膜は、常圧CVD法、又
はスパッタリング法により蒸着されることを特徴とする
請求項1記載の薄膜トランジスタの製造方法。 - 【請求項3】前記酸化シリコン膜は、低圧CVD法によ
り蒸着されることを特徴とする請求項1記載の薄膜トラ
ンジスタの製造方法。 - 【請求項4】前記酸化シリコン膜の表面に形成された窒
化シリコン膜の厚さは、10オングストローム以下であ
ることを特徴とする請求項1記載の薄膜トランジスタの
製造方法。 - 【請求項5】前記窒化シリコン膜の窒素濃度は、2.1
5atomic%であることを特徴とする請求項1記載の薄膜
トランジスタの製造方法。 - 【請求項6】前記窒素プラズマ処理工程は、窒素ガス、
又は窒素を含んだガスを用いて、真空チャンバ内で行う
ことを特徴とする請求項1記載の薄膜トランジスタの製
造方法。 - 【請求項7】前記窒素を含んだガスは、NOとN2Oの
うちのいずれか一つが使用されることを特徴とする請求
項6記載の薄膜トランジスタの製造方法。 - 【請求項8】基板上に傾斜型ゲート電極を形成するステ
ップと、 ゲート電極が形成された基板上に酸化シリコン膜を蒸着
するステップと、 窒素プラズマ処理工程を施し、酸化シリコン膜の表面を
窒化シリコン膜にしてゲート絶縁層を形成するステップ
と、 ゲート絶縁層上に非晶質シリコン膜を蒸着して活性層を
形成するステップと、 非晶質シリコン膜上に絶縁層を蒸着した後フォトエッチ
ングして、ゲート電極に対応する非晶質シリコン膜上に
のみ残すステップと、 基板全面にわたってn+ 非晶質シリコン膜を蒸着してオ
ーミック層を形成するステップと、 前記n+ 非晶質シリコン膜と非晶質シリコン膜を順次エ
ッチングしてゲート電極に対応するゲート絶縁層上にの
みn+ 非晶質シリコン膜と非晶質シリコン膜を残すステ
ップと、 ゲート電極の両側のn+ 非晶質シリコン膜上にソース/
ドレイン電極を形成して、その間のn+ 非晶質シリコン
膜を露出させるステップと、 露出されたn+ 非晶質シリコン膜を除去して絶縁層を露
出させるステップと、 基板全面にわたって保護膜を形成するステップと、 を含むことを特徴とする薄膜トランジスタの製造方法。 - 【請求項9】前記酸化シリコン膜は、常圧CVD法、又
はスパッタリング法により蒸着されることを特徴とする
請求項8記載の薄膜トランジスタの製造方法。 - 【請求項10】前記酸化シリコン膜は、低圧CVD法に
より蒸着されることを特徴とする請求項8記載の薄膜ト
ランジスタの製造方法。 - 【請求項11】前記酸化シリコン膜の表面に形成された
窒化シリコン膜の厚さは、10オングストローム以下で
あることを特徴とする請求項8記載の薄膜トランジスタ
製造方法。 - 【請求項12】前記窒化シリコン膜の窒素濃度は、2.
15atomic%であることを特徴とする請求項8記載の薄
膜トランジスタの製造方法。 - 【請求項13】前記窒素プラズマ処理工程は、窒素ガ
ス、又は窒素を含んだガスを用いて行うことを特徴とす
る請求項8記載の薄膜トランジスタの製造方法。 - 【請求項14】前記窒素を含んだガスは、NOとN2O
のうちのいずれか一つが使用されることを特徴とする請
求項13記載の薄膜トランジスタの製造方法。 - 【請求項15】前記絶縁層は、露出されたn+ 非晶質シ
リコン膜のエッチングの時、n+ 非晶質シリコン膜の下
部の非晶質シリコン膜がエッチングされることを防止す
るエッチングストッパ(Etching Stopper )として作用
することを特徴とする請求項8記載の薄膜トランジスタ
の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930006431A KR960002086B1 (ko) | 1993-04-16 | 1993-04-16 | 박막 트랜지스터의 제조방법 |
KR1993/6431 | 1993-04-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0794740A JPH0794740A (ja) | 1995-04-07 |
JP3485959B2 true JP3485959B2 (ja) | 2004-01-13 |
Family
ID=19354066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07716494A Expired - Lifetime JP3485959B2 (ja) | 1993-04-16 | 1994-04-15 | 薄膜トランジスタの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5500380A (ja) |
JP (1) | JP3485959B2 (ja) |
KR (1) | KR960002086B1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3599290B2 (ja) | 1994-09-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
TW367564B (en) * | 1995-09-25 | 1999-08-21 | Toshiba Corp | Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor |
US6136654A (en) * | 1996-06-07 | 2000-10-24 | Texas Instruments Incorporated | Method of forming thin silicon nitride or silicon oxynitride gate dielectrics |
JP2915397B1 (ja) | 1998-05-01 | 1999-07-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バックチャネル効果を防止する薄膜トランジスタおよびその製造方法 |
US6121094A (en) * | 1998-07-21 | 2000-09-19 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with a multi-level gate structure |
JP4222707B2 (ja) * | 2000-03-24 | 2009-02-12 | 東京エレクトロン株式会社 | プラズマ処理装置及び方法、ガス供給リング及び誘電体 |
US6833329B1 (en) | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
US6686298B1 (en) * | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
US6649543B1 (en) | 2000-06-22 | 2003-11-18 | Micron Technology, Inc. | Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices |
US6660657B1 (en) | 2000-08-07 | 2003-12-09 | Micron Technology, Inc. | Methods of incorporating nitrogen into silicon-oxide-containing layers |
KR100422808B1 (ko) * | 2000-12-30 | 2004-03-12 | 한국전자통신연구원 | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 |
US20020127470A1 (en) * | 2001-03-07 | 2002-09-12 | Syvertsen Marc L. | Independent seal and vent for an electrochemical cell |
US6878585B2 (en) | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
US6723599B2 (en) * | 2001-12-03 | 2004-04-20 | Micron Technology, Inc. | Methods of forming capacitors and methods of forming capacitor dielectric layers |
US6716681B2 (en) * | 2002-03-27 | 2004-04-06 | Chi Mei Optoelectronics Corp. | Method for manufacturing thin film transistor panel |
JP4993938B2 (ja) * | 2005-04-28 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8318554B2 (en) | 2005-04-28 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming gate insulating film for thin film transistors using plasma oxidation |
US8344378B2 (en) | 2009-06-26 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
JPWO2012098575A1 (ja) * | 2011-01-18 | 2014-06-09 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置 |
KR102436641B1 (ko) | 2015-10-23 | 2022-08-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241269A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH01268060A (ja) * | 1988-04-20 | 1989-10-25 | Fujitsu Ltd | 薄膜トランジスタ |
JPH01288828A (ja) * | 1988-05-16 | 1989-11-21 | Sharp Corp | 薄膜トランジスタ |
JPH01291467A (ja) * | 1988-05-19 | 1989-11-24 | Toshiba Corp | 薄膜トランジスタ |
US5272360A (en) * | 1990-02-28 | 1993-12-21 | Hitachi, Ltd. | Thin film transistor having enhance stability in electrical characteristics |
JPH03283466A (ja) * | 1990-03-29 | 1991-12-13 | Nec Corp | 薄膜トランジスタ |
JPH0444274A (ja) * | 1990-06-08 | 1992-02-14 | Fuji Xerox Co Ltd | 薄膜半導体装置とその製造方法 |
JPH04157767A (ja) * | 1990-10-22 | 1992-05-29 | Oki Electric Ind Co Ltd | 薄膜トランジスタ |
JPH04221854A (ja) * | 1990-12-21 | 1992-08-12 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
JPH0555575A (ja) * | 1991-08-29 | 1993-03-05 | Sharp Corp | 半導体装置 |
JP3175225B2 (ja) * | 1991-09-05 | 2001-06-11 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
-
1993
- 1993-04-16 KR KR1019930006431A patent/KR960002086B1/ko not_active IP Right Cessation
-
1994
- 1994-04-14 US US08/227,661 patent/US5500380A/en not_active Expired - Lifetime
- 1994-04-15 JP JP07716494A patent/JP3485959B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
徳山巍 橋本哲一 ,VLSI製造技術,日本,日経BP社,1989年 6月 1日,第1版 第2刷,p.104〜105 |
Also Published As
Publication number | Publication date |
---|---|
US5500380A (en) | 1996-03-19 |
JPH0794740A (ja) | 1995-04-07 |
KR960002086B1 (ko) | 1996-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3485959B2 (ja) | 薄膜トランジスタの製造方法 | |
US4746628A (en) | Method for making a thin film transistor | |
JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
US4870033A (en) | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device | |
JPH11145474A (ja) | 半導体装置のゲート電極形成方法 | |
JP2705621B2 (ja) | 半導体装置の製造方法 | |
JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
JP3040177B2 (ja) | 半導体素子の配線形成方法 | |
JPH07263686A (ja) | 半導体装置の製造方法 | |
KR0172524B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
JP2673673B2 (ja) | 緻密なチタン窒化膜の形成方法及びこれを用いた半導体素子の製造方法 | |
JP4740469B2 (ja) | 半導体素子のゲート電極形成方法 | |
JPH08274099A (ja) | 配線形成法 | |
JPS6160588B2 (ja) | ||
JPH05251701A (ja) | 薄膜トランジスタの形成方法 | |
JPH041497B2 (ja) | ||
JP3189399B2 (ja) | 半導体装置の製造方法 | |
JPH06268216A (ja) | 半導体装置及びその製造方法 | |
JPH05308057A (ja) | 半導体装置の製造方法 | |
JP2717661B2 (ja) | 絶縁膜の形成方法 | |
JPH06112157A (ja) | 半導体装置及びその製造方法 | |
JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
JPH02103935A (ja) | 半導体装置の製造方法 | |
JP3238804B2 (ja) | 半導体装置の製造方法 | |
JPH07147403A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |