JP3040177B2 - 半導体素子の配線形成方法 - Google Patents
半導体素子の配線形成方法Info
- Publication number
- JP3040177B2 JP3040177B2 JP2402649A JP40264990A JP3040177B2 JP 3040177 B2 JP3040177 B2 JP 3040177B2 JP 2402649 A JP2402649 A JP 2402649A JP 40264990 A JP40264990 A JP 40264990A JP 3040177 B2 JP3040177 B2 JP 3040177B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- wiring layer
- natural oxide
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の配線形成の
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】半導体素子における配線の従来の構造
は、図２、図３の従来例１および２に示すように形成さ
れている。以下にそれを説明する。
は、図２、図３の従来例１および２に示すように形成さ
れている。以下にそれを説明する。
【０００３】まず図２の従来例１から説明すると、半導
体基板１上に絶縁膜２（例えばＢＰＳＧ膜）をＣＶＤ法
で形成し、その上に配線層となるＡｌ−Ｓｉ合金層３を
スパッタ法で形成する。
体基板１上に絶縁膜２（例えばＢＰＳＧ膜）をＣＶＤ法
で形成し、その上に配線層となるＡｌ−Ｓｉ合金層３を
スパッタ法で形成する。
【０００４】その配線層をホトリソグラフィ・エッチン
グ技術にてパターニングした後、パッシベーション膜
（例えばＳｉＮ膜）４をＣＶＤ法にて形成すれば、図２
の配線構造が得られる。
グ技術にてパターニングした後、パッシベーション膜
（例えばＳｉＮ膜）４をＣＶＤ法にて形成すれば、図２
の配線構造が得られる。
【０００５】しかしながら、半導体素子の集積度が増加
するにつれて配線幅は細くなり、１μｍ以下の幅の配線
も必要とされてくるようになってきている。そうすると
前述の従来例１の方法では、エレクトロマイグレーショ
ン、ストレスマイグレーションなどの問題が生じるの
で、様々な不純物を添加して配線層の強化を図っている
が、０．５μｍレベルの配線幅では限界があり、上層の
絶縁膜を形成しただけでもその膜のストレスで断線を生
じる。そこでＡｌ以外の金属でＡｌ配線層をカバーする
方法が考えられており、それが図３に示す従来例２であ
る。
するにつれて配線幅は細くなり、１μｍ以下の幅の配線
も必要とされてくるようになってきている。そうすると
前述の従来例１の方法では、エレクトロマイグレーショ
ン、ストレスマイグレーションなどの問題が生じるの
で、様々な不純物を添加して配線層の強化を図っている
が、０．５μｍレベルの配線幅では限界があり、上層の
絶縁膜を形成しただけでもその膜のストレスで断線を生
じる。そこでＡｌ以外の金属でＡｌ配線層をカバーする
方法が考えられており、それが図３に示す従来例２であ
る。
【０００６】図３に示す従来例２は、半導体基板１上に
絶縁膜２を形成、Ａｌ−Ｓｉ合金配線層３を図２の従来
例１同様形成した後、選択ＷＣＶＤ法（タングステンＣ
ＶＤ法）を用いて前記配線層３の面上にのみＷ膜５を形
成して、その上にパッシベーション膜４を形成したもの
である。
絶縁膜２を形成、Ａｌ−Ｓｉ合金配線層３を図２の従来
例１同様形成した後、選択ＷＣＶＤ法（タングステンＣ
ＶＤ法）を用いて前記配線層３の面上にのみＷ膜５を形
成して、その上にパッシベーション膜４を形成したもの
である。
【０００７】このような方法とすることにより、配線層
３のまわりを高融点金属であるＷ膜５で囲む形となり、
段切れのない強い配線が得られ、かつＡｌ−Ｓｉ合金の
ヒロック発生も抑制できる。
３のまわりを高融点金属であるＷ膜５で囲む形となり、
段切れのない強い配線が得られ、かつＡｌ−Ｓｉ合金の
ヒロック発生も抑制できる。
【０００８】
【発明が解決しようとする課題】しかしながら前述の従
来例２の方法で配線層を形成する場合、その配線層の上
にできる自然酸化膜がＷの核形成の障害となる。この自
然酸化膜は、主としてエッチング後レジスト除去の際の
アッシングや酸洗浄（例えば発煙硝酸）によって形成さ
れたものである。この自然酸化膜が存在すると、ＷＣＶ
Ｄ法の原料であるＷＦ6 やＳｉＨ4 が均一に吸着せず、
Ｗの核形成密度が極端に低くなり、薄くしたいＷ膜が不
均一に形成されてしまう。
来例２の方法で配線層を形成する場合、その配線層の上
にできる自然酸化膜がＷの核形成の障害となる。この自
然酸化膜は、主としてエッチング後レジスト除去の際の
アッシングや酸洗浄（例えば発煙硝酸）によって形成さ
れたものである。この自然酸化膜が存在すると、ＷＣＶ
Ｄ法の原料であるＷＦ6 やＳｉＨ4 が均一に吸着せず、
Ｗの核形成密度が極端に低くなり、薄くしたいＷ膜が不
均一に形成されてしまう。
【０００９】また、前処理（例えば、希ＨＦ溶液中でエ
ッチング後速やかにＣＶＤＷ膜を形成したり、真空中で
塩素系プラズマで表面をエッチングし、そのまま真空中
でＣＶＤＷ膜を形成する方法など）でＡｌの自然酸化膜
を除去して、均一なＷ膜を形成しようとする方法も考え
られているが、その場合、後工程の熱処理によって、Ａ
ｌとＷが反応してＡｌ中にＷが入り込み、Ａｌの配線抵
抗が上昇するという問題が生じる。さらにＣＶＤＷ膜
（ＷＣＶＤ法によって形成したＷ膜）自身のストレス
が、細いＡｌ−Ｓｉ合金配線に影響を与えるという問題
があり、技術的に満足できるものではなかった。
ッチング後速やかにＣＶＤＷ膜を形成したり、真空中で
塩素系プラズマで表面をエッチングし、そのまま真空中
でＣＶＤＷ膜を形成する方法など）でＡｌの自然酸化膜
を除去して、均一なＷ膜を形成しようとする方法も考え
られているが、その場合、後工程の熱処理によって、Ａ
ｌとＷが反応してＡｌ中にＷが入り込み、Ａｌの配線抵
抗が上昇するという問題が生じる。さらにＣＶＤＷ膜
（ＷＣＶＤ法によって形成したＷ膜）自身のストレス
が、細いＡｌ−Ｓｉ合金配線に影響を与えるという問題
があり、技術的に満足できるものではなかった。
【００１０】
【課題を解決するための手段】本発明は、前述した自然
酸化膜の影響の除去と、それを除去しても、ＷがＡｌ配
線に入り込み抵抗を増大させることや、Ｗ自身のストレ
スがＡｌ配線に悪影響を与えるなどの問題点を解決する
ために、Ａｌ−Ｓｉ合金配線層を形成した後、Ａｌ配線
層上の自然酸化膜を除去し、選択ＷＣＶＤ法によってβ
−Ｗ膜を配線層の表面にのみ形成するようにしたもので
ある。後述するように、β−Ｗは通常のＷであるα−Ｗ
に比べ、酸素を吸収する特性を持っており、かつＡｌ中
に拡散しにくく、またストレスも極めて小さい。
酸化膜の影響の除去と、それを除去しても、ＷがＡｌ配
線に入り込み抵抗を増大させることや、Ｗ自身のストレ
スがＡｌ配線に悪影響を与えるなどの問題点を解決する
ために、Ａｌ−Ｓｉ合金配線層を形成した後、Ａｌ配線
層上の自然酸化膜を除去し、選択ＷＣＶＤ法によってβ
−Ｗ膜を配線層の表面にのみ形成するようにしたもので
ある。後述するように、β−Ｗは通常のＷであるα−Ｗ
に比べ、酸素を吸収する特性を持っており、かつＡｌ中
に拡散しにくく、またストレスも極めて小さい。
【００１１】
【作用】本発明は前述のように、自然酸化膜を除去した
後、配線層上にβ−Ｗ膜を形成するようにしたので、Ａ
ｌと反応して配線抵抗が増大するようなこともなく、ス
トレスも小さいのでＡｌ配線に対して悪影響も与えず、
良質で強い配線が得られる。
後、配線層上にβ−Ｗ膜を形成するようにしたので、Ａ
ｌと反応して配線抵抗が増大するようなこともなく、ス
トレスも小さいのでＡｌ配線に対して悪影響も与えず、
良質で強い配線が得られる。
【００１２】
【実施例】本発明の実施例の工程を主要断面図として図
１に示し、以下に説明する。
１に示し、以下に説明する。
【００１３】先ず図（ａ）に示すように、従来同様半導
体（ＩＣ）基板１上に絶縁膜（例えばＢＰＳＧ膜）２を
ＣＶＤ法にて５０００Å程度の厚さ形成し、その上にＡ
ｌ−Ｓｉ系合金層３をスパッタ法にて６０００Å程度の
厚さ形成し、ホトリソグラフィ・エッチング技術にてパ
ターニングして配線層３を形成する。
体（ＩＣ）基板１上に絶縁膜（例えばＢＰＳＧ膜）２を
ＣＶＤ法にて５０００Å程度の厚さ形成し、その上にＡ
ｌ−Ｓｉ系合金層３をスパッタ法にて６０００Å程度の
厚さ形成し、ホトリソグラフィ・エッチング技術にてパ
ターニングして配線層３を形成する。
【００１４】そして、エッチング後に行なわれるレジス
ト除去のアッシングや、洗浄によってできる前記配線層
３表面の自然酸化膜を除去する。この除去法は、希釈弱
酸による方法もしくはＢＣｌ3 やＣＦ4 などのガスプラ
ズマ法があり、いずれの方法でもよい。
ト除去のアッシングや、洗浄によってできる前記配線層
３表面の自然酸化膜を除去する。この除去法は、希釈弱
酸による方法もしくはＢＣｌ3 やＣＦ4 などのガスプラ
ズマ法があり、いずれの方法でもよい。
【００１５】前述のようにして自然酸化膜を除去した
後、図（ｂ）のように選択ＷＣＶＤ法により、β−Ｗ膜
６を選択的に前記配線層３の表面上にのみ３００〜５０
０Å程度の厚さ形成する。このβ−Ｗ膜６の形成条件
は、温度２７５〜３２０℃、ＳｉＨ4 ／ＷＦ6 の流量比
を１．０、反応圧力を０．２〜０．３Torrで行なう。Ｃ
ＶＤ法によるＷ膜は、周知のようにその形成を行なう条
件により通常のＷであるα−Ｗ膜と、準安定相のβ−Ｗ
膜ができる。本実施例はそのβ−Ｗ膜を形成するように
したものである。以下にその特性を説明する。
後、図（ｂ）のように選択ＷＣＶＤ法により、β−Ｗ膜
６を選択的に前記配線層３の表面上にのみ３００〜５０
０Å程度の厚さ形成する。このβ−Ｗ膜６の形成条件
は、温度２７５〜３２０℃、ＳｉＨ4 ／ＷＦ6 の流量比
を１．０、反応圧力を０．２〜０．３Torrで行なう。Ｃ
ＶＤ法によるＷ膜は、周知のようにその形成を行なう条
件により通常のＷであるα−Ｗ膜と、準安定相のβ−Ｗ
膜ができる。本実施例はそのβ−Ｗ膜を形成するように
したものである。以下にその特性を説明する。
【００１６】図４にα−Ｗとβ−ＷとのＸ線回折結果を
示す。横軸は２θで表示したＸ線の角度（Ｘ線回折で通
常表示される方法）であり、縦軸は強度である。図中
（ ）内の数字は結晶方位面を表わす。図から解るよう
にα−Ｗとβ−Ｗとでは結晶相が異なっている。つまり
Ｗの膜質が異なるのである。即ちβ−Ｗ膜は針状結晶構
造を持っており、大気に触れると酸素を吸収する性質を
持っている。
示す。横軸は２θで表示したＸ線の角度（Ｘ線回折で通
常表示される方法）であり、縦軸は強度である。図中
（ ）内の数字は結晶方位面を表わす。図から解るよう
にα−Ｗとβ−Ｗとでは結晶相が異なっている。つまり
Ｗの膜質が異なるのである。即ちβ−Ｗ膜は針状結晶構
造を持っており、大気に触れると酸素を吸収する性質を
持っている。
【００１７】図５はＡｌ／Ｗ構造によるＡｌ中における
Ｗの拡散係数のアレニウスプロットを示したものであ
る。これはＲＢＳ法（ラザフォード・バック・スキャッ
タリング法）によってＡｌ中のＷのプロファイルから求
めたものである。横軸は温度であり絶対温度の逆数で表
示したもので（上部の表示は℃）、縦軸の拡散係数であ
る。図から解るように、拡散係数はβ−Ｗとα−Ｗの間
で５〜１０倍違うので十分Ａｌとの反応を抑制できる。
つまりＡｌ中に拡散しにくい。
Ｗの拡散係数のアレニウスプロットを示したものであ
る。これはＲＢＳ法（ラザフォード・バック・スキャッ
タリング法）によってＡｌ中のＷのプロファイルから求
めたものである。横軸は温度であり絶対温度の逆数で表
示したもので（上部の表示は℃）、縦軸の拡散係数であ
る。図から解るように、拡散係数はβ−Ｗとα−Ｗの間
で５〜１０倍違うので十分Ａｌとの反応を抑制できる。
つまりＡｌ中に拡散しにくい。
【００１８】また、これらのＷ膜のストレスは表１に示
すように、β−Ｗ膜の方がα−Ｗ膜よりはるかに小さく
Ａｌ配線に与える影響は極めて少ない。
すように、β−Ｗ膜の方がα−Ｗ膜よりはるかに小さく
Ａｌ配線に与える影響は極めて少ない。
【００１９】
【表１】
【００２０】このようなβ−Ｗ膜６を形成した後、シン
ターを４００℃、３０分程、Ｈ2 雰囲気で行ない、パッ
シベーション膜（例えばＳｉＮ膜）４をＣＶＤ法にて６
０００Å程度の厚さ形成し、ホトリソグラフィ・エッチ
ングを行なった後、ファイナルアニールを行なって完成
させる。また、多層配線構造の半導体素子では、この工
程を繰り返すことにより、２層目以上の配線層にも適用
できることは言うまでもない。
ターを４００℃、３０分程、Ｈ2 雰囲気で行ない、パッ
シベーション膜（例えばＳｉＮ膜）４をＣＶＤ法にて６
０００Å程度の厚さ形成し、ホトリソグラフィ・エッチ
ングを行なった後、ファイナルアニールを行なって完成
させる。また、多層配線構造の半導体素子では、この工
程を繰り返すことにより、２層目以上の配線層にも適用
できることは言うまでもない。
【００２１】
【発明の効果】以上説明したように本発明によれば、Ａ
ｌ−Ｓｉ合金配線層の自然酸化膜を除去してＷＣＶＤで
の核形成をし易くし、かつβ−Ｗ膜をその配線層表面に
形成したので、均一なＷ膜が形成されるとともに、後工
程での熱処理や膜形成時の熱でＷとＡｌが反応すること
もなく、配線抵抗の増大も生じない。また、ストレスも
極めて少ないので、細い配線に適用しても悪影響はな
く、良質で強い配線を実現できる。
ｌ−Ｓｉ合金配線層の自然酸化膜を除去してＷＣＶＤで
の核形成をし易くし、かつβ−Ｗ膜をその配線層表面に
形成したので、均一なＷ膜が形成されるとともに、後工
程での熱処理や膜形成時の熱でＷとＡｌが反応すること
もなく、配線抵抗の増大も生じない。また、ストレスも
極めて少ないので、細い配線に適用しても悪影響はな
く、良質で強い配線を実現できる。
【図１】本発明の実施例の工程断面図である。
【図２】従来例１の断面図である。
【図３】従来例２の断面図である。
【図４】α−Ｗ、β−Ｗの回折結果図である。
【図５】Ａｌ中におけるＷの拡散係数のアレニウスプロ
ットを示す図である。
ットを示す図である。
１ ＩＣ基板 ２ 絶縁膜 ３ Ａｌ−Ｓｉ配線層 ４ パッシベーション膜 ５ β−Ｗ膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872
Claims (1)
- 【請求項１】 半導体素子の配線形成方法において、
（ａ）半導体基板上に絶縁膜を形成し、その上にＡｌ−
Ｓｉ合金系配線層を形成する工程と、（ｂ）前記配線層
の表面に形成された自然酸化膜を除去する工程と、
（ｃ）その後β−Ｗ膜を前記配線層の表面上にのみ選択
的に形成する工程とを含むことを特徴とする半導体素子
の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402649A JP3040177B2 (ja) | 1990-12-17 | 1990-12-17 | 半導体素子の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402649A JP3040177B2 (ja) | 1990-12-17 | 1990-12-17 | 半導体素子の配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04216630A JPH04216630A (ja) | 1992-08-06 |
| JP3040177B2 true JP3040177B2 (ja) | 2000-05-08 |
Family
ID=18512448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2402649A Expired - Fee Related JP3040177B2 (ja) | 1990-12-17 | 1990-12-17 | 半導体素子の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3040177B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI672737B (zh) * | 2013-12-27 | 2019-09-21 | 美商蘭姆研究公司 | 允許低電阻率鎢特徵物填充之鎢成核程序 |
| JP2022513479A (ja) | 2018-12-14 | 2022-02-08 | ラム リサーチ コーポレーション | ３ｄ ｎａｎｄ構造上の原子層堆積 |
-
1990
- 1990-12-17 JP JP2402649A patent/JP3040177B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04216630A (ja) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US5763953A (en) | Semiconductor device and method of manufacturing the same | |
| JPH05267471A (ja) | 半導体装置の製造方法 | |
| JP3040177B2 (ja) | 半導体素子の配線形成方法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| JP3130207B2 (ja) | 半導体装置の製造方法 | |
| JPS6029222B2 (ja) | 固体電子装置の製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JP3249196B2 (ja) | 半導体装置の製造方法 | |
| JP3045850B2 (ja) | Ａｌ−Ｓｉ系合金配線の製造方法 | |
| JPH05243225A (ja) | 半導体装置及びその製造方法 | |
| JP3233997B2 (ja) | 半導体素子の配線形成方法 | |
| JP3190094B2 (ja) | 半導体装置の製造方法 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPH08181147A (ja) | 銅を主体とする配線の形成方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS6216521A (ja) | 半導体装置の製造方法 | |
| JP3128153B2 (ja) | 半導体装置の製造方法 | |
| JPH06342790A (ja) | 半導体装置の製造方法 | |
| JPH0669203A (ja) | 半導体素子の製造方法 | |
| JPH04321228A (ja) | 半導体装置の製造方法 | |
| JPH05283408A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000215 |
|
| LAPS | Cancellation because of no payment of annual fees |