JP3190094B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3190094B2
JP3190094B2 JP04561592A JP4561592A JP3190094B2 JP 3190094 B2 JP3190094 B2 JP 3190094B2 JP 04561592 A JP04561592 A JP 04561592A JP 4561592 A JP4561592 A JP 4561592A JP 3190094 B2 JP3190094 B2 JP 3190094B2
Authority
JP
Japan
Prior art keywords
wiring
aluminum
wiring pattern
protective layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04561592A
Other languages
English (en)
Other versions
JPH05243227A (ja
Inventor
美恵 松尾
伸夫 早坂
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04561592A priority Critical patent/JP3190094B2/ja
Publication of JPH05243227A publication Critical patent/JPH05243227A/ja
Application granted granted Critical
Publication of JP3190094B2 publication Critical patent/JP3190094B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に金属配線の形成方法に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化がますます
進み、それに伴い配線の微細化および多層化の技術も急
速に進められている。これらの技術は、超LSIの製造
において実用化されてきている。
【0003】超LSIに用いられる配線の材料として
は、加工が容易であり、しかも配線としての電気抵抗が
比較的低いアルミニウムもしくはアルミニウム合金が用
いられている。しかしながら、高集積化に伴って配線幅
および配線膜厚を小さくし、あるいは多層化を行うと、
配線としての信頼性が低くなり問題となる。
【0004】配線の信頼性低下の原因として、エレクト
ロマイグレーションやストレスマイグレーションが考え
られる。エレクトロマイグレーションは電子の流れによ
り配線材の原子、すなわちアルミニウム原子が移動する
ことであり、ストレスマイグレーションは機械的ストレ
スによりアルミニウム原子が移動することである。これ
らのマイグレーションは、配線にボイドを発生させて、
やがて配線を断線させてしまう。ここで、原子の移動
は、結晶粒界が大きく寄与しており、結晶粒界が多いほ
ど原子の移動が激しくなる。したがって、これらのマイ
グレーションによる配線のボイドは、配線材の結晶構造
と密接に係わりあっている。例えば、配線材に用いられ
るアルミニウムもしくはアルミニウム合金は、多結晶構
造、すなわち異なった方位をもつ単結晶粒が集合した構
造を有しており、多くの粒界が存在する。また、アルミ
ニウムもしくはアルミニウム合金には、格子欠陥や原子
空孔の数も多く、アルミニウム原子の粒界拡散および表
面拡散に対する活性化エネルギーが低い。このように、
アルミニウムもしくはアルミニウム合金からなる配線に
おいては、アルミニウム原子が移動し易いので、配線の
微細化と多層化に伴い電流密度および応力は増加する。
このため、配線にボイドが発生し、これにより配線の信
頼性が低下する。
【0005】上記信頼性低下を解決するために、アルミ
ニウムもしくはアルミニウム合金にアルミニウム以外の
金属を添加して合金化し、結晶粒界を強化する試みがな
されている。この方法により、配線の信頼性が飛躍的に
向上することが判明している。(A.J.Learn:J.Electron
ic Materials.vol.3,1974,531;T.Hosoda et.al.:27thIn
t.Reliability Phys.Symp.,p.202,1989)。
【0006】従来、エレクトロマイグレーションやスト
レスマイグレーションを防ぐためにアルミニウム以外の
金属をあらかじめ添加したアルミニウム合金からなる配
線が使用されている。図6(A)〜(D)は従来のアル
ミニウム合金からなる配線を形成する第1の方法を示す
断面図である。まず、図6(A)に示すように、シリコ
ン基板60上に酸化シリコン膜等からなる絶縁層61を
形成し、この絶縁層61上にアルミニウム−銅合金ター
ゲットを用いてスパッタリングして、アルミニウム−銅
合金層62を形成する。次に、図6(B)に示すよう
に、配線パターンを形成する部分に対応するアルミニウ
ム−銅合金層62上にレジストパターン63を形成す
る。次いで、図6(C)に示すように、このレジストパ
ターン63をマスクにしてアルミニウム−銅合金層62
をエッチングして、アルミニウム−銅合金配線64を形
成する。最後に、図6(D)に示すように、レジストを
アッシングする。
【0007】また、この方法の他に特開昭54−152
984号公報で開示されている方法もある。図7(A)
〜(D)は従来のアルミニウム合金からなる配線を形成
する第2の方法を示す断面図である。すなわち、図7
(A)のように、シリコン基板70上に酸化シリコン膜
等からなる絶縁層71およびアルミニウム薄膜72を順
次形成し、アルミニウム薄膜72をエッチングしてアル
ミニウム配線73に加工する。次に、図7(B)に示す
ように、アルミニウム配線73を形成した絶縁層71上
にアルミニウム以外の金属、例えば銅を被着して銅層7
4を形成する。これに熱処理を施して、図7(C)に示
すように、アルミニウム配線73中に銅を拡散させてア
ルミニウム−銅合金74を形成し、その後、図7(D)
に示すように、余剰の銅層74を発煙硝酸により除去す
る。
【0008】
【発明が解決しようとする課題】しかしながら、第1の
方法では、図6(D)に示すように、アルミニウムと銅
の局部電池効果によるコロージョン65の発生や、銅が
マスクになることによって発生するエッチング残渣66
の発生等が起こる。また、添加金属による配線抵抗の増
加や配線加工性の低下等の問題が発生する。
【0009】また、第2の方法では、配線の幅や形状が
同じでない場合、配線単位体積当りに含まれるアルミニ
ウム以外の金属の濃度が配線の場所により異なり、配線
材の組成を一定に制御できない。
【0010】本発明はかかる点に鑑みてなされたもので
あり、配線の幅や形状に拘らず、配線の組成を一定に制
御することができ、しかも配線を微細化および多層化し
ても信頼性が高い配線を得ることができる半導体装置の
製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明は、基板上もしく
は基板上に形成された絶縁層上にアルミニウムを主成分
とする配線パターンを形成する工程と、前記配線パター
ンの上面のみが露出するように前記配線パターン間に保
護層を選択的に形成する工程と、前記配線パターン上に
前記アルミニウム以外の金属を主成分とする薄膜を形成
する工程と、これに熱処理を施して前記アルミニウムを
主成分とする配線パターン中に前記金属を拡散させる工
程とを具備することを特徴とする半導体装置の製造方法
を提供する。
【0012】また、本発明は、基板上もしくは基板上に
形成された絶縁層上にアルミニウムを主成分とする配線
パターンを形成する工程と、前記配線パターン上に保護
層を形成して前記保護層により配線パターン間を充填す
る工程と、前記配線パターンの上面のみが露出するよう
に前記保護層を選択的に除去する工程と、前記配線パタ
ーン上に前記アルミニウム以外の金属を主成分とする薄
膜を形成する工程と、これに熱処理を施して前記アルミ
ニウムを主成分とする配線パターン中に前記金属を拡散
させる工程とを具備することを特徴とする半導体装置の
製造方法を提供する。ここで、金属を拡散させる工程の
後に、配線パターン間の保護層を除去することが好まし
い。
【0013】基板材料としては、n型シリコン、p型シ
リコン等を用いることができ、基板上に形成する絶縁層
の材料としては、酸化シリコン膜、窒化シリコン膜等を
用いることができる。
【0014】アルミニウムを主成分とする薄膜を形成す
る方法としては、スパッタリング法、CVD法、メッキ
法等を使用することができる。また、この薄膜をパター
ニングする方法としては、半導体装置の製造方法におい
て通常使用されている方法が採用される。また、この薄
膜の下にチタンや窒化チタン等のバリアメタルからなる
バリア層を設けてもよい。なお、アルミニウムを主成分
とする薄膜としてアルミニウム合金を用いる場合は、ア
ルミニウム−シリコン等が使用される。
【0015】保護層の材料としては、レジスト、ポリイ
ミド等の有機物、酸化シリコンもしくはリン、ボロン等
を含む酸化シリコンおよび窒化シリコン、酸化アルミニ
ウム等の絶縁物、あるいは炭素、シリコン等の無機物を
用いることができる。また、保護層を形成する方法とし
ては、スパッタリング法、CVD法等を使用することが
できる。また、保護層を選択的に除去する方法として
は、反応性イオンエッチング、スパッタエッチング、お
よびラッピング等の方法を使用することができる。さら
に、配線パターン間の保護層を除去する方法としては、
反応性イオンエッチング、スパッタエッチング、ラッピ
ング等を使用することができる。また、配線パターン間
の保護層を除去する工程の前に、アルミニウム以外の金
属を主成分とする薄膜を除去する工程を加えることが好
ましい。
【0016】薄膜の材料であるアルミニウムもしくはア
ルミニウム合金以外の金属としては、銅、鉄、金、銀、
チタン、マグネシウム、あるいはこれらの化合物等を用
いることができる。また、薄膜の形成方法としては、ス
パッタリング法、蒸着法、CVD法、メッキ法等を用い
ることができる。また、本発明において、熱処理温度、
熱処理時間、薄膜の膜厚等は適宜設定することができ
る。
【0017】
【作用】アルミニウムまたはアルミニウム合金配線パタ
ーンを形成した後、アルミニウム以外の金属からなる薄
膜をそのままの配線パターン上に形成し、これに熱処理
を施して両金属を合金化する方法では、アルミニウムも
しくはアルミニウム合金中のアルミニウム以外の金属の
濃度は、配線パターンの表面積に依存する。
【0018】例えば、図8に示すように、シリコン基板
80上に酸化シリコンからなる絶縁膜81が形成されて
おり、その上に膜厚がtで一定であり、幅がaとb(a
<b)である断面矩形の配線パターン82,83が形成
されている場合において、この配線パターン82,83
上に蒸着により厚さhの銅薄膜84を形成し、熱処理に
よって配線パターンに接触するすべての銅を配線パター
ン内に拡散させて、アルミニウム−銅合金配線パターン
を形成すると、配線パターン82および83における単
位配線長さ当りの銅濃度(da,db)は以下のように
なる。 da={ah+2h(t+h)}/at db={bh+2h(t+h)}/bt
【0019】ここで、a<bであるからda>dbの関
係が成り立つ。これにより、配線パターンの幅が異なる
と、同一基板内において配線パターン中の銅濃度が異な
る。このため、配線パターンの信頼性を向上させること
はできない。
【0020】本発明においては、配線パターンの上面の
みに銅を接触させて、それ以外の部分、配線パターンの
側面にはレジスト等の保護層を設けている。このため、
配線パターンに接触する銅をすべて合金化しても、配線
パターン中の銅濃度は、 da=db=h/t となり、配線の幅に拘らず一定となる。このことは、配
線幅の違いに限らず、配線の形状の違いについても言え
る。
【0021】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0022】図1(A)〜(F)は、本発明の一実施例
を示す断面図である。まず、図1(A)に示すように、
面方位が(100)であり、比抵抗が4〜5Ω・cmであ
るn型シリコン基板10に水素燃焼酸化処理を施し、膜
厚2μmの酸化シリコン膜11を形成し、次いで、アル
ミニウム−シリコン合金ターゲットを用いてスパッタリ
ングして、酸化シリコン膜11上に膜厚0.8μmのア
ルミニウム−シリコン合金膜を形成した。このアルミニ
ウム−シリコン合金膜上にレジストを塗布・乾燥し、フ
ォトリソグラフィー法でパターン形成し、このレジスト
パターンをマスクとして塩素ガスで反応性イオンエッチ
ングして、アルミニウム−シリコン合金配線パターン
(以下、配線パターンと省略する)12を形成した。
【0023】次いで、図1(B)に示すように、配線パ
ターン12を形成した酸化シリコン膜11上にレジスト
を塗布して、配線パターン12の膜厚を超える、すなわ
ち0.8μmを超える膜厚のレジスト層13を形成し
た。このとき、配線パターン間はレジスト層13により
充填された状態である。
【0024】次いで、レジスト層13に酸素ガスを用い
て反応性イオンエッチング処理を施して、図1(C)に
示すように、配線パターン12の上面12aを露出させ
て、配線パターン12とレジスト層13の厚さを同じと
した。
【0025】次に、これを逆スパッタリングして露出さ
れた配線パターン上面の自然酸化膜を除去した後、真空
状態を保持し、銅ターゲットを用いてスパッタリングし
て、図1(D)に示すように、全面に膜厚50オングス
トロームの銅薄膜14を形成した。その後、スパッタリ
ング装置内で、これに300℃×15sec のアニール処
理を施して、図1(E)に示すように、銅を配線パター
ン12のアルミニウム−シリコン合金中に拡散させて、
アルミニウム−シリコン合金をアルミニウム−シリコン
−銅合金とした。ここで、アニール温度は、100〜4
50℃の範囲であればよい。特に、250〜350℃の
範囲がより好ましい。
【0026】最後に、レジスト層13上に残存した未反
応の銅を発煙硝酸により除去した後、酸素を用いてレジ
ストをアッシングして、図1(F)に示すように、銅濃
度が制御されており、アルミニウム−シリコン−銅合金
からなる配線パターン15を形成した。
【0027】図2は、配線幅と、図6に示す従来の第2
の方法により形成されたアルミニウム配線における銅濃
度および本発明により形成されたアルミニウム配線にお
ける銅濃度との関係を示したグラフである。図2より明
らかなように、本発明により形成されたアルミニウム配
線は、配線幅に拘らず配線における銅濃度が一定であ
り、しかもばらつきが小さいことが分る。これに対して
従来の方法により形成されたアルミニウム配線は、配線
幅が狭いほど配線における銅濃度が高く、一定しておら
ず、しかもばらつきも大きいことが分る。
【0028】本実施例では、酸化シリコン上に形成され
た配線パターンの膜厚を超える膜厚のレジスト層を保護
層として形成し、配線パターンの上面が露出するまで反
応性イオンエッチングを行っているが、図3(A)に示
すように、CVD法により酸化シリコン30を被着して
保護層を形成し、この酸化シリコン30の表面を配線パ
ターン12の上面が露出するまで反応性イオンエッチン
グして除去してもよい。また、図4(A)に示すよう
に、SiCl4 を用いたプラズマCVD法により配線パ
ターン12間にSiClxよりなる堆積膜40を選択的
に被着し、図4(B)に示すように、配線パターン12
の厚さまで選択CVDを制御しながら行い、その後、図
4(C)に示すように、O2 を導入して前記堆積膜を酸
化することにより、シリコン酸化膜50を配線パターン
間に選択的にうことにより形成してもよい。この場合の
条件は、例えば、SiCl4 流量が40SCCM、圧力が
0.1Torr、反応温度が−20〜0℃であり、酸化時の
圧力が0.1Torr、反応温度が−20〜0℃である。
【0029】また、本実施例では、図5(A)に示すよ
うに、配線パターン12の上面とレジスト層13の上面
は、同一平面上となるように作製したが、配線パターン
12の側面がレジスト等の保護層により覆われていれ
ば、図5(B)に示すような形状としても同一の効果が
得られる。
【0030】
【発明の効果】以上説明した如く本発明の半導体装置の
製造方法は、配線の幅や形状に拘らず、配線の組成を一
定に制御することができ、しかも配線を微細化および多
層化しても信頼性が高い配線を得ることができるもので
ある。
【図面の簡単な説明】
【図1】(A)〜(F)は、本発明の方法の一実施例を
説明するための断面図。
【図2】配線幅と、図6に示す従来の第2の方法により
形成されたアルミニウム配線における銅濃度および本発
明により形成されたアルミニウム配線における銅濃度と
の関係を示したグラフ。
【図3】(A),(B)は、本発明の方法の他の実施例
を説明するための断面図。
【図4】(A)〜(C)は、本発明の方法の他の実施例
を説明するための断面図。
【図5】(A)は、図1に示す実施例において配線パタ
ーンの上面が露出した状態を示す断面図。(B)は、他
の実施例において配線パターンの上面が露出した状態を
示す断面図。
【図6】(A)〜(D)は従来のアルミニウム合金から
なる配線を形成する第1の方法を示す断面図。
【図7】図6(A)〜(D)は従来のアルミニウム合金
からなる配線を形成する第2の方法を示す断面図。
【図8】本発明の作用を説明するための概略図。
【符号の説明】
10…シリコン基板、11…酸化シリコン膜、12…ア
ルミニウム−シリコン合金配線パターン、12a…配線
パターンの上面、13…レジスト層、14…銅薄膜、1
5…配線パターン、30,50…酸化シリコン、40…
堆積膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−18029(JP,A) 特開 昭57−134951(JP,A) 特開 昭63−179546(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上もしくは基板上に形成された絶縁
    層上にアルミニウムを主成分とする配線パターンを形成
    する工程と、前記配線パターンの上面のみが露出するよ
    うに前記配線パターン間に保護層を選択的に形成する工
    程と、前記配線パターン上に前記アルミニウム以外の金
    属を主成分とする薄膜を形成する工程と、これに熱処理
    を施して前記アルミニウムを主成分とする配線パターン
    中に前記金属を拡散させる工程とを具備することを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 基板上もしくは基板上に形成された絶縁
    層上にアルミニウムを主成分とする配線パターンを形成
    する工程と、前記配線パターン上に保護層を形成して前
    記保護層により配線パターン間を充填する工程と、前記
    配線パターンの上面のみが露出するように前記保護層を
    選択的に除去する工程と、前記配線パターン上に前記ア
    ルミニウム以外の金属を主成分とする薄膜を形成する工
    程と、これに熱処理を施して前記アルミニウムを主成分
    とする配線パターン中に前記金属を拡散させる工程とを
    具備することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記金属を拡散させる工程の後に、前記
    配線パターン間の前記保護層を除去する工程と具備する
    請求項1または2記載の半導体装置の製造方法。
  4. 【請求項4】 保護層を選択的に除去する方法が、反応
    性イオンエッチング、スパッタエッチング、およびラッ
    ピングからなる群より選ばれた方法である請求項3記載
    の半導体装置の製造方法。
  5. 【請求項5】 配線パターン間の保護層を除去する工程
    の前に、前記アルミニウム以外の前記金属を主成分とす
    る薄膜を除去する工程を具備する請求項3記載の半導体
    装置の製造方法。
JP04561592A 1992-03-03 1992-03-03 半導体装置の製造方法 Expired - Fee Related JP3190094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04561592A JP3190094B2 (ja) 1992-03-03 1992-03-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04561592A JP3190094B2 (ja) 1992-03-03 1992-03-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05243227A JPH05243227A (ja) 1993-09-21
JP3190094B2 true JP3190094B2 (ja) 2001-07-16

Family

ID=12724287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04561592A Expired - Fee Related JP3190094B2 (ja) 1992-03-03 1992-03-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3190094B2 (ja)

Also Published As

Publication number Publication date
JPH05243227A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US5763953A (en) Semiconductor device and method of manufacturing the same
EP0751567B1 (en) Copper alloys for chip interconnections and method of making
JP3535893B2 (ja) 半導体装置の金属層形成方法
JP3271272B2 (ja) 半導体装置の製造方法
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
JPH08158036A (ja) 基板上の薄膜における引張応力および圧縮応力ならびに機械的問題を制御するための方法および装置
US5144410A (en) Ohmic contact for III-V semiconductor devices
JPH09116015A (ja) 接触ホール埋立方法
JP2000252278A (ja) 半導体装置およびその製造方法
JP3190094B2 (ja) 半導体装置の製造方法
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
JPS6390838A (ja) 電気的相互接続部の製造方法
JP3357700B2 (ja) 半導体装置の製造方法
JPS60111421A (ja) 半導体装置の製造方法
US5849630A (en) Process for forming ohmic contact for III-V semiconductor devices
JP3249196B2 (ja) 半導体装置の製造方法
JPH05102154A (ja) 半導体装置
JPH0888224A (ja) 半導体装置およびその製造方法
JP2948062B2 (ja) Cu配線形成方法
JPH05102148A (ja) 半導体装置
JPH05129224A (ja) Cu−Zr配線パターンの形成方法
JP3592209B2 (ja) 半導体装置の製造方法
KR100871358B1 (ko) 반도체 소자의 금속배선 형성방법
JP2867996B2 (ja) 半導体素子の金属配線形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees