JPH08158036A - 基板上の薄膜における引張応力および圧縮応力ならびに機械的問題を制御するための方法および装置 - Google Patents

基板上の薄膜における引張応力および圧縮応力ならびに機械的問題を制御するための方法および装置

Info

Publication number
JPH08158036A
JPH08158036A JP7252435A JP25243595A JPH08158036A JP H08158036 A JPH08158036 A JP H08158036A JP 7252435 A JP7252435 A JP 7252435A JP 25243595 A JP25243595 A JP 25243595A JP H08158036 A JPH08158036 A JP H08158036A
Authority
JP
Japan
Prior art keywords
thin film
substrate
metal
solute
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7252435A
Other languages
English (en)
Inventor
Jr Cyril Cabral
シリル・カブラル・ジュニア
Lawrence A Clevenger
ローレンス・アルフレッド・クレヴェンガー
Heurle Francois M D
フランソワ・マックス・デュルレ
Qi-Zhong Hong
ホン・チー＝チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08158036A publication Critical patent/JPH08158036A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/187—Structure or manufacture of the surface of the head in physical contact with, or immediately adjacent to the recording medium; Pole pieces; Gap features
    • G11B5/255—Structure or manufacture of the surface of the head in physical contact with, or immediately adjacent to the recording medium; Pole pieces; Gap features comprising means for protection against wear
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3103—Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing
    • G11B5/3106—Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing where the integrated or assembled structure comprises means for conditioning against physical detrimental influence, e.g. wear, contamination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/74—Record carriers characterised by the form, e.g. sheet shaped to wrap around a drum
    • G11B5/78—Tape carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/122—Flying-type heads, e.g. analogous to Winchester type in magnetic recording
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/313—Disposition of layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Optical Head (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 従来の技術における問題を解決するための、
基板上に皮膜を形成する方法、およびそのための装置を
提供する。 【解決の手段】 基板上に化学式ＡＢxを有する合金を
形成する。Ａは溶媒金属、Ｂは溶質である。次に基板お
よび合金を酸化、窒化および炭素化雰囲気のいずれかで
アニーリングして、溶質と反応させ、溶媒中に溶質の酸
化物、窒化物および炭化物の沈澱をそれぞれ生成させ
る。溶質は、生成した沈澱が溶媒の機械的特性を制御す
るのに使用できるように選択する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄膜中に溶質の酸
化物、窒化物または炭化物を形成することにより、基板
上の溶質および溶媒を有する薄膜の、引張応力および圧
縮応力を制御するための方法および装置に関するもので
ある。
【０００２】
【従来の技術】当業者には、基板上の薄膜中の応力を制
御することが、半導体装置の導電性、機械的安定性、お
よび性能のために極めて重要であることは周知である。
【０００３】引張応力および圧縮応力の問題は、通常変
更することができない薄膜と基板の材料の不整合、およ
び誘電皮膜を被覆することにより薄膜中に発生する応力
に原因する。
【０００４】薄膜中に応力が生じると、機械的強度の低
い皮膜、たとえばクロム皮膜の破壊または剥離あるいは
その両方が生じることがある。さらに、引張応力は、薄
膜導体の応力空隙および破壊の原因となることが分かっ
ている。たとえば、異なる半導体装置を相互接続するた
めに半導体基板上に形成した相互接続線は、相互接続線
全体にわたって空隙を形成して開路故障を起こしたり、
相互接続線の縁部に亀裂を生じて断面積が部分的に減少
し、エレクトロマイグレーションによる故障が早期に起
きたりすることがある。
【０００５】機械的強度の低い皮膜はまた、薄膜を形成
した基板の製造中の加熱または冷却あるいはその両方の
サイクルによって生じる圧縮応力のため、ヒロックの成
長などの形態的変化を生じることもある。
【０００６】当業者に周知の、薄膜中の応力を制御する
方法のひとつに、薄膜形成時の蒸発凝結中またはスパッ
タリング（バイアス・スパッタリング）中での、イオン
衝突の使用がある。しかしこの方法では、薄膜中に存在
する他の応力に、圧縮応力成分が加わる。薄膜中の応力
を制御するための他の解決方法は、薄膜に酸素などの気
体不純物を添加して、圧縮応力成分を導入することであ
る。これらの気体不純物は、反応性蒸着またはスパッタ
リングにより添加する。
【０００７】
【発明が解決しようとする課題】本発明の目的は、従来
の技術におけるこれらの問題を解決するための、基板上
に皮膜を形成する方法、およびそのための装置を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明の方法は、基板上
に化学式ＡＢxを有する合金を形成する方法である。Ａ
は溶媒金属、Ｂは溶質である。次に基板および合金を酸
化、窒化および炭素化雰囲気のいずれかでアニーリング
して、溶質と反応させ、溶媒中に溶質の酸化物、窒化物
および炭化物の沈澱をそれぞれ生成させる。
【０００９】
【発明の実施の形態】図１、図２、図１３および図１４
を参照して、本発明の方法の例を詳細に説明する。これ
らの図には、製造工程中の半導体装置への金属接点の形
成が示されている。
【００１０】図１３は、相補型金属酸化物半導体（ＣＭ
ＯＳ）装置の一部でもよい従来の技術によるｎチャネル
金属酸化物半導体（ＮＭＯＳ）電界効果トランジスタ
（ＦＥＴ）装置を示す。ＮＭＯＳ装置は、ＮＭＯＳ装置
の活性領域を隣接の装置から分離する酸化物または窒化
物の絶縁層１２を有する単結晶シリコン基板１１を含
む。ｐチャネル金属酸化物半導体（ＰＭＯＳ）装置を、
ＮＭＯＳ装置に隣接して形成し、ＣＭＯＳ装置に相互接
続することができる。
【００１１】シリコン基板が好ましいが、周期律表のＩ
Ｉｂ、ＩＩａ、ＩＶａ、Ｖａ、およびＶＩａ族から選択
した他の半導体または化合物半導体を使用することもで
きる。
【００１２】ＮＭＯＳ装置のゲート領域は、ゲート酸化
物１４、多結晶シリコン層１５、ならびに窒化物または
酸化物の薄膜スペーサ１３を有する。薄膜スペーサ１３
は、ゲート領域をソース領域１６およびドレイン領域１
７から分離する。ソース１６、ドレイン１７およびゲー
ト領域の上には、それぞれケイ化物接点１９、１８およ
び２０が形成され、ＣＭＯＳ装置との電気的接続を形成
している。ケイ化物接点は、ケイ化チタンまたはケイ化
コバルトとすることができる。
【００１３】図１４に示すように、平坦化層３８を最初
に絶縁層１２およびケイ化物接点１９、１８および２０
の上に、たとえば化学蒸着により付着させる。平坦化層
３８は、誘電材料である。次に、平坦化層３８を選択的
にエッチングして、ケイ化物接点１９、１８および２０
を露出させる。ケイ化物接点１９、１８および２０は、
平坦化層３８上にパターン形成したマスク・レジスト層
を形成することにより露出させる。次に、平坦化層３８
を、レジスト・マスク（図示せず）を介して選択的にエ
ッチングする。次に、フォトレジストを図３に示すよう
に、露出したケイ化物接点を残して除去する。
【００１４】銅合金の薄膜層を平坦化層３８およびケイ
化物接点１９、１８および２０上に付着させる。この銅
合金は、１０原子％未満、好ましくは１原子％のチタン
を含有する。下記に詳細に説明するように、銅にチタン
を添加した後、銅中に酸素を拡散させて酸化させること
により、銅薄膜の応力を制御することができる。
【００１５】本実施例では銅合金を使用しているが、他
の合金、たとえばアルミニウム合金を使用することもで
きる。
【００１６】平坦化層３８上に形成した銅合金を選択的
に除去すると、図４に示すように、ケイ化物接点１９、
１８および２０に接触する銅合金接点４９、４８および
４７が形成される。平坦化層３８上に形成した銅合金の
除去は、ケイ化物接点上の露出部分を銅合金で充填する
ように、銅合金をエッチングしてから付着させる連続工
程を含むエッチバック工程により行う。
【００１７】次に、ＮＭＯＳ装置を従来のアニーリング
工程を使用して酸素雰囲気中でアニーリングして、銅合
金接点４９、４８および４７中に酸化チタンを生成させ
る。アニーリング工程中に、銅合金は酸素雰囲気に露出
され、酸素が銅合金接点中に拡散する。酸素雰囲気は、
酸素が銅合金接点中に移行するように十分な圧力を維持
しなければならない。その結果、アニーリング工程中に
チタンが酸素雰囲気と反応して、酸化チタンを生成す
る。
【００１８】内部酸化されたチタンを銅に添加すること
により、接点の応力が変化する。酸化チタンの分子は元
のチタン原子と分子容が異なる。酸化チタン分子とチタ
ン原子の大きさが異なるため、大きさの変化により接点
４９、４８および４７に圧縮応力または引張応力が導入
される。さらに、チタンは接点４９、４８および４７に
使用する材料との整合性のために選択された。
【００１９】バルク材料の酸化の一般的な原則について
は、Ｐ．コフスタッド（Kofstad）、"High Temperature
Corrosion"、ｐ．２４、１９８８年に示されている
が、本発明に有用であることが分かった。一般に、酸化
物と金属の比が１より小さい場合は、成長、および酸化
により生じる応力は引張応力である。同様の原理が、炭
化物と金属の比、および窒化物と金属の比にも適用され
る。この性質を示し、薄膜に使用される金属と整合性の
ある元素は、一般に収縮金属と称する。この比が１より
大きい場合は、成長、および酸化により生じる応力は圧
縮応力である。同様の原理が、炭化物と金属の比、およ
び窒化物と金属の比にも適用される。この性質を示し、
薄膜に使用される金属と整合性のある元素は、一般に膨
張金属と称する。下記の表１は、いくつかの異なる金属
の酸化物と金属の体積比をまとめたものである。
【００２０】表に示すように、酸化物とチタンの体積比
は１．７３であり、１より大きい。したがって、チタン
の酸化物生成による銅・チタン接点に加わる応力は、チ
タンが膨張金属であるため、圧縮応力である。
【表１】 酸化物 酸化物／金属体積比 酸化物 酸化物／金属体積比 Ｋ2Ｏ ０．４５ ＮｉＯ １．６５ Ｎａ2Ｏ ０．９７ ＦｅＯ １．７ Ｌｉ2Ｏ ０．５８ ＣｏＯ １．８６ ＭｇＯ ０．８１ Ｃｕ2Ｏ １．６４ ＣｄＯ １．２１ ＳｉＯ2 ２．１５ ＺｎＯ １．５５ Ｔａ2Ｏ5 ２．５ Ａｌ2Ｏ3 １．２８ ＴｉＯ2 １．７３ Ｃｒ2Ｏ3 ２．０７
【００２１】上表より、Ｋ、Ｎａ、Ｌｉ、およびＭｇは
収縮元素であり、一方Ｃｄ、Ｚｎ、Ａｌ、Ｃｒ、Ｎｉ、
Ｆｅ、Ｃｏ、Ｃｕ、Ｓｉ、Ｔａ、およびＴｉは膨張元素
であることが分かる。
【００２２】圧縮応力または引張応力の導入は、薄膜導
体の外因性応力状態を変え、応力空隙やヒロックの発生
など応力に関係する信頼性の問題の防止に有用である。
【００２３】しかし、薄膜に溶媒およびその沈澱を添加
する場合、薄膜の電導度への影響を考慮しなければなら
ない。電気的な見地から、合金化すると薄膜の電導度が
低下するが、溶媒の酸化物、窒化物、または炭化物の十
分に大きい沈澱が生じると、電導度は高くなることを含
めて、いくつかの要素を考慮する必要がある。ただし、
沈澱は電導度を高めるが、内部酸化、窒化、または炭化
の工程の最初に、微細な粒子の分布が生じる。この粒子
は、発生した電荷キャリアに対する拡散力が高い。しか
し、十分な高温でまたは十分に長時間放置すると、粒子
が成長して、抵抗率が低下する。この現象が、大きい結
晶よりも溶解しやすい小さい結晶が溶解するオストワル
ド熟成であり、より大きい粒子の成長に寄与する。した
がって、酸化物、窒化物、または炭化物の沈澱を生成す
るためのアニーリングのほかに、薄膜は十分な温度で十
分な時間加熱して、オストワルド熟成を行うべきであ
る。
【００２４】沈澱の直径または大きさは、２０〜２００
０オングストロームの範囲とすることができる。溶質は
溶媒中に均一に分布する。沈澱の大きさは、利用できる
溶解したＯ、ＮまたはＣの原子の濃度に比例する。通
常、平衡に達するまでは、溶媒と反応する利用できる溶
解したＯ、ＮまたはＣの原子の勾配がある。したがっ
て、溶媒に入るＯ、ＮまたはＣの原子の発生源からの距
離が増大するにつれて沈澱の大きさおよび数が減少す
る。
【００２５】厚みが１００μｍないし１μｍの薄膜で
は、セラミック基板、電子モジュール等の相互接続など
に上述の工程を利用することができる。厚みが１０００
オングストロームないし１μｍの薄膜では、本明細書に
記載の本発明を利用して、集積回路の相互接続配線を行
うことができる。
【００２６】実施例で示されているが、薄膜の材料は銅
およびチタンに限定されるものではない。薄膜は、金属
溶質を金属溶媒よりはるかに低い濃度で金属溶媒に添加
し、酸化、窒化または炭化雰囲気で加熱した場合、薄膜
の表面に分離したり、溶剤金属を酸化、窒化または炭化
したりすることなく、溶質金属が酸化、窒化または炭化
物を生成するものであれば、いかなる金属溶媒および金
属溶質で構成することもできる。溶質は、溶媒より反応
性が高く、好ましくははるかに高くなければならない。
さらに、反応生成不純物の薄膜の自由表面への拡散が、
溶質よりはるかに大きく、この表面で不純物が生成し、
酸化物、窒化物または炭化物層で薄膜を被覆しなければ
ならない。
【００２７】雰囲気は、薄膜を形成する溶媒の表面で分
解して原子状のＯ、Ｎ、またはＣを生成するＯ、Ｎ、ま
たはＣを含有する液体もしくは気体、またはＯ2、Ｎ2、
ＣＨ4、Ｃ2Ｈ2、Ｈ2Ｓ、ＮＨ3、Ｈ2Ｏなど、Ｏ、Ｎ、ま
たはＣを含有する分子とすることができる。
【００２８】さらに、溶質の濃度がきわめて高く、薄膜
中ではなく薄膜表面で酸化、窒化または炭化が起こる場
合は、溶媒中の溶質の濃度はきわめて重要である。Ｌ．
チャリン（Charrin）、Ａ．コウム（Combe）、Ｊ．カボ
ーン（Cabone）、"Oxidationof Metals"、３７、６５、
１９９２年を参照されたい。
【００２９】たとえば、溶媒にはＡｌ、Ａｇ、Ｃｕ、Ａ
ｕ、Ｔｉ、Ｗ、Ｃｏ、Ｎｉ、Ｃｒ、Ｔａなどが使用でき
る。溶質は、Ｋ、Ｎａ、Ｌｉ、Ｍｇ、Ｃｄ、Ｚｎ、Ａ
ｌ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃｏ、Ｃｕ、Ｓｉ、Ｔａ、Ｔ
ｉ、Ｙ、Ｓｎ、Ｍｎ、および希土類金属からなるグルー
プから選択することができる。
【００３０】さらに本発明の実施例による薄膜の応力制
御を示すものとして、少量の溶質を含有する銀（Ａｇ）
薄膜の内部酸化を考える。熱サイクリングによるヒロッ
クの形成を抑制する必要がある場合は、銀合金導体の引
張応力を高めることが有用である。上記表１から、銀合
金に添加可能な溶質は、金属と酸化物の比が１未満のも
のである。
【００３１】上記説明のように、金属と酸化物の体積比
が１未満であれば、酸化に伴う成長および応力は引張で
ある。この比が１より大きい場合は、酸化に伴う成長お
よび応力は圧縮である。ここでは、引張応力を加えるこ
とによって、ヒロックの形成が防止される。したがっ
て、溶質金属はＫ、Ｎａ、Ｌｉ、またはＭｇである。
【００３２】反対に、銀導体に生じる応力空隙の量を減
少させる必要がある場合は、皮膜中の圧縮応力を増大さ
せるべきである。これは、内部酸化後の酸化物と金属原
子の比が１より大きい溶質元素を銀導体に添加すること
により達成される。表１から、これらの溶質元素は、Ｃ
ｄ、Ｚｎ、Ａｌ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃｏ、Ｃｕ、Ｓ
ｉ、Ｔａ、またはＴｉである。
【００３３】本発明の第２の実施例では、薄膜は、半導
体基板上の異なる装置、たとえばバイポーラ、ＰＭＯ
Ｓ、ＮＭＯＳ、ＣＭＯＳ装置を相互接続するための相互
接続線を、半導体基板または集積回路チップ上に形成す
るために使用される。接続される装置は、省略されてお
り（図示せず）、相互接続線の形成については明確にす
るためにのみ示す。
【００３４】図２に示すように、二酸化シリコン、ダイ
ヤモンド状炭素、ポリイミド、流動性酸化物などの誘電
材料の第１の層５０を、平坦化層３８上に形成する。層
５０は、マスクを使用して、反応性イオン・エッチング
によりパターン形成し、チャネルまたは溝、および接点
４９、４８の開口を形成する。金属の層５２をチャネル
および開口中に形成し、次いで化学機械式研磨により、
誘電体上面と同じ高さに平坦化し、層５０の上面５４を
形成する。
【００３５】図２に示すように、二酸化シリコンまたは
上に列挙したような誘電体の第２の層５６を、層５０の
上面５４に形成する。第２の層５６は、マスクを使用し
て、反応性イオン・エッチングによりパターン形成し、
平坦化層５０中の金属５２へのチャネルを形成する。金
属の層５８をチャネルおよび開口中に形成し、次いで化
学機械式研磨により、誘電体上面と同じ高さに平坦化
し、層５６および金属５８の上面６０を形成する。
【００３６】層５６および金属５８の上に、絶縁のみ、
またはパターン形成した金属を有する層をさらに形成す
る。金属６４を含有する上層６２は、上にワイヤ・ボン
ディング、ソルダ・バンプなどにより外部と相互接続す
るためのソルダ・パッド６６を有する。
【００３７】さらに、多層相互接続構造を形成した後、
Ｃ４バンプまたはソルダ・ボールを接点パッド６６の上
部に付着させる。ソルダ・ボールは通常鉛とスズの合金
材料で作られるが、他の合金元素も使用することができ
る。いずれの場合にも、本開示の実施例も、機械特性を
変化させるためにこれらのソルダ・ボールに適用するこ
とができる。Ｃ４バンプまたはソルダ・ボールは、米国
特許第５２０７５８５号明細書に記載されている。
【００３８】本発明は、金属相互接続の、化学機械式研
磨前の硬度または剛性を変化させ、これにより金属の研
磨特性を強化して、わん状変形、汚染、界面（金属・誘
電体）分離などを防止するために利用することができ
る。溶媒金属中の沈澱の生成により、溶質金属が硬化
し、摩耗性が改善される傾向がある。
【００３９】図３に示すように、たとえば化学蒸着を用
いて、基板４１上に平坦な誘電層４２を形成する。この
時、平坦な誘電層４２はパターン形成した溝を有する。
この溝は、平坦な誘電層４２上にパターン形成したレジ
スト層を付着形成することにより形成する。次に、レジ
スト・マスク（図示せず）を介して平坦な誘電層４２を
選択的にエッチングすると、エッチングされた溝が形成
する。次に、図４に示すように、パターン形成した平坦
な誘電層４２を残してフォトレジストを選択的に除去す
る。
【００４０】次に、図５に示すように、Ｃｕ（Ｔｉ１
％）のブランケット層４３を、パターン形成した平坦な
誘電層４２上に形成する。次に酸素雰囲気中で基板をア
ニーリングして、ブランケット層４３に均一に分布した
酸化チタンを生成させる。
【００４１】最後に、化学機械式研磨（ＣＭＰ）を用い
て、ブランケット層４３を選択的に除去し、溝中に形成
しない余分なブランケット層を除去して、基板４１上に
形成した装置を相互接続するための、相互接続線４４を
形成する。たとえば、基板４１は、誘電層３８の上面お
よび接点４７ないし４９を有する図２の実施例を含むこ
とができる。
【００４２】相互接続線４４の応力の調整は、化学機械
式研磨（ＣＭＰ）を使用する場合特に重要である。これ
は、誘電層４２上、および誘電層４２中の溝の上に形成
したブランケット層４３の余分な材料を機械的に除去す
るためである。相互接続線４４の応力は、溶質金属を添
加した後、酸化して、相互接続線４４が化学機械式研磨
工程に耐えるように変化させることができる。
【００４３】ブランケット層４３の余分な材料は、本実
施例ではＣＭＰで除去しているが、当業者に周知の他の
方法、たとえばエッチバック法により除去することもで
きる。
【００４４】さらに、上記の工程を繰り返すことによ
り、相互接続線を含む誘電皮膜の層を他の相互接続線を
含む誘電皮膜の層の上に連続して形成し、多層半導体装
置を形成することもできる。
【００４５】
【実施例】
例１ マグネシウムを添加した銀の薄膜導体を酸化雰囲気中
で、酸化銀が表面に生成しない温度（２５０℃を超える
温度）に加熱し、酸素が銀に拡散し、マグネシウムと反
応して酸化マグネシウムを生成する部分を分解する。こ
の例では、マグネシウム原子の体積がマグネシウム１原
子当たり約２３．２３立方オングストロームから酸化マ
グネシウム１原子当たり約１８．７立方オングストロー
ムに変化し、その結果引張応力が増大する。引張応力の
増大は、他の要素を無視すると下記のように計算するこ
とができる。
【００４６】Ｍｇ１原子当たり、体積応力は４．５３／
２３．２３すなわち０．２であり、これに対応する双方
向応力は０．０７である。Ａｇ中のＭｇ濃度が０．０１
であれば、内部酸化によりＡｇ皮膜に導入される全応
力；xxは０．０００７となる。対応する応力ｒxxは、 ｒxx＝Ｅ／（１−ｖ）＊；xx ．．．．（１） で表される。ＥはＡｇの弾性率、ｖはＡｇのポアソン比
である。この例でＡｇ薄膜導体の引張応力の増大は、上
記パラメータから計算すると、３．４ｘ１０8ダイン／
ｃｍ2となる。この値は、付着したままの内部酸化前の
Ａｇ（Ｍｇ）合金の予想される内因性引張応力の約１０
〜２０％である。
【００４７】例２ Ｓｉを添加したＡｇ合金の薄膜を形成する。この薄膜を
酸素雰囲気中で加熱し、Ｓｉを酸化させる。これによ
り、Ａｇ溶媒中のＳｉの体積が１６立方オングストロー
ムから、Ａｇ溶媒中のＳｉＯ2の体積が約４５立方オン
グストロームに増大する。ＳｉのＡｇ中の濃度が約０．
０１の場合、；xxは０．００６となる。上記の式（１）
を用いると、Ａｇ（Ｓｉ）合金の圧縮応力は２．９ｘ１
０9ダイン／ｃｍ3増加する。この圧縮応力の増加量は、
内部酸化前の合金中の内因性引張応力とほぼ同じである
と予想され、全体としてはこの合金は圧縮状態にあると
考えられる。
【００４８】Ａｇを使用する代わりに、Ａｇより反応性
の高いＣｕを使用することができる。Ｃｕを使用した場
合、Ｃｕ2Ｏの生成を避けるため、酸素雰囲気の圧力を
十分低く保つ必要があるため、内部酸化工程はＡｇの場
合より困難になる。
【００４９】雰囲気に酸素を使用する以外に、炭化また
は窒化雰囲気を使用することもできる。たとえば、この
工程は、Ａｌ、Ｔｉ、Ｚｒ、もしくはＨｆを添加したＦ
ｅ皮膜の内部窒化、またはＣＨ4もしくはＣ2Ｈ2などの
キャリア・ガスを使用した内部炭化、たとえばＨ2Ｓを
使用した硫化にも適用することができる。
【００５０】２種類の金属皮膜、Ａｇ（２％Ｔａ）およ
びＣｕ（１％Ｔｉ）の内部酸化による機械特性の改善に
ついて下記に説明する。加熱および冷却によるひずみの
変化Ｄ；deformationは、皮膜がヒロックおよび応力空
隙を形成する傾向に直接関係がある。この皮膜がヒロッ
クおよび応力空隙を形成する傾向は、 Ｄ；deformation＝Ｄｒtemp／Ｙｉ ．．．． （２） により概算することができる。Ｄ；deformationは該当
する温度範囲におけるひずみの変化、Ｄｒtempは同じ温
度範囲における応力の変化、Ｙｉは皮膜のヤング率であ
る。
【００５１】発生する応力空隙またはヒロックの形成を
制限するために、Ｄ；deformationを可能な限り小さく
することが必要である。式（２）については、Ｄｒtemp
を小さくするか、Ｙｉを大きくするか、その両方を組み
合わせることにより行う。下記のＡｇ（２％Ｔａ）およ
びＣｕ（１％Ｔｉ）皮膜についてのデータは、合金成分
の添加、および酸化雰囲気におけるアニーリングによ
り、Ｄｒtempが減少し、ヤング率が増大することを示し
ている。Ａｇ（２％Ｔａ）およびＣｕ（１％Ｔｉ）薄膜
はいずれも、約０．０２原子％および約０．０１原子％
の酸素を含有し、これは基板上に薄膜を付着させる間に
真空雰囲気から集められたものであることに留意された
い。
【００５２】図７は、空気中でアニーリングしたＡｇ皮
膜と、Ｈｅ中でアニーリングしたＡｇ皮膜について、応
力と温度との関係をプロットしたものである。実線で示
したＨｅ中でアニーリングした皮膜を考える。付着時の
応力はほぼゼロである。加熱により、皮膜中の応力は１
００℃までで約−１ｘ１０9ダイン／ｃｍ2に増加する。
さらに２００℃まで加熱すると、圧縮応力は緩和する。
この低温緩和は、金属薄膜中に生じる結晶粒成長および
ヒロック形成の特徴である。さらに４００℃まで加熱す
ると、圧縮応力は直線的に−１ｘ１０9ダイン／ｃｍ2の
値まで増加する。冷却すると、薄膜中の引張応力の量
は、−７．５メガダイン／ｃｍ2−℃の勾配で増加す
る。
【００５３】破線で示すように、薄膜を空気中でアニー
リングすると、応力と温度との関係は同一に保たれ、純
銀の酸化により薄膜の機械特性は影響を受けないことを
示す。
【００５４】図８は、銀に２％のＴａを添加すると、薄
膜の機械特性が改善されることを示している。この図で
は、Ｈｅ中でアニーリングした皮膜の応力対温度の挙動
が示されている。加熱の間、皮膜は圧縮応力を受け、約
２００℃から４００℃まで、圧縮応力はほとんど変化し
ない。式（２）から、このことはひずみに変化がなく、
純銀と比較して、ヒロックの形成が改善され、耐応力空
隙性が大きいことが分かる。冷却すると、薄膜の引張応
力が−１２．５メガダイン／ｃｍ2−℃の勾配で増大す
る。これは純銀皮膜より大きい。この応力・温度曲線の
勾配は、ヤング率に比例し、このことはＴａを含有する
皮膜は、純銀皮膜に比べてヤング率が大きく、じん性が
高いことを示している。式（２）から、このことにより
Ａｇ（２％Ｔａ）皮膜を冷却すると、ひずみが小さくな
るという結論に達する。
【００５５】Ａｇ（２％Ｔａ）薄膜をＨｅ中ではなく、
空気中でアニーリングすると、機械特性がさらに強化さ
れ、内部酸化による機械特性の改善が示される。図９
は、熱サイクリングにより、この皮膜が加熱によって圧
縮応力が増大し、応力空隙とヒロックの形成防止に役立
ち、図８のＨｅ中でアニーリングした皮膜と比較して、
冷却（２００℃以上）すると、勾配は−１５メガダイン
／ｃｍ2−℃と大きくなり、ヤング率も大きくなる。式
（２）から、これらの要素はどちらも、空気中でのアニ
ーリングにより生じる内部酸化のため、この薄膜のひず
みが小さく、応力空隙およびヒロックの形成が防止され
ることが分かる。
【００５６】図１０および図１１は、それぞれＣｕおよ
びＣｕ（１％Ｔｉ）についての同様な結果を示す。純粋
なＣｕ皮膜を加熱することにより、２００〜２５０℃で
圧縮応力の緩和が生じて、ヒロックの形成を示し、冷却
による勾配が−２．５メガダイン／ｃｍ2−℃となる。
１％のＴｉを添加したＣｕ皮膜については、おそらくＴ
ｉの添加と、熱サイクリング中のＴｉの酸化により、ヒ
ロック形成や圧縮応力緩和の兆しがなく、冷却による勾
配は−１０．０メガダイン／ｃｍ2−℃と大きくなる。
【００５７】薄膜および溶媒の沈澱を基板上に生成する
方法は、特定の方法に限定されるものではない。当業者
には、電気化学付着、スパッタリング、物理共蒸着、化
学共蒸着などの多数の導入法を使用することもできる。
たとえば、付着工程中に、酸化物、窒化物、または炭化
物が薄膜に導入されるように、酸化、窒化、または炭化
雰囲気中で薄膜を基板上に形成させることができる。次
に、薄膜をアニーリングして、溶媒中に溶質の酸化物、
窒化物、または炭化物の沈澱を生成させる。別法とし
て、溶質の酸化、窒化、または炭化を付着工程中に行わ
せ、後のアニーリング工程を省略することもできる。ま
た、溶媒と溶質は、基板上に同時に生成させても、順次
生成させてもよい。
【００５８】さらに、薄膜の厚みは、半導体基板上の接
点または相互接続線に使用するものより厚くてもよい。
たとえば、薄膜の厚みは、薄膜の用途により、５ｍｍま
での厚みとすることができる。
【００５９】さらに、上に薄膜を形成する基板は、たと
えば、非晶質シリコン、単結晶シリコン、多結晶シリコ
ン、非晶質ゲルマニウム、単結晶ゲルマニウム、多結晶
ゲルマニウム、単結晶ヒ化ガリウム、非晶質ガリウムヒ
素、および多結晶ガリウムヒ素とすることができる。さ
らに、周期律表のＩＩｂ族、ＩＩａ族、ＩＶａ族、Ｖａ
族、およびＶＩａ族から選択した他の半導体または化合
物半導体も使用することができる。薄膜は、直接基板上
に形成しても、第１の実施例に示すように、基板上に形
成した中間層の上に形成してもよい。
【００６０】さらに、本発明の方法により形成した薄膜
は、ＣＭＯＳ装置への接点または半導体装置の相互接続
線に限定されるものではない。さらに、本開示の好まし
い実施例は、図１２に示すように、活性エミッタ８０、
ベース８１、およびコレクタ８２領域を有するＢＩＣＭ
ＯＳまたはバイポーラ集積回路の製造に使用することも
できる。図２の装置に対応する機能には同じ参照番号を
使用する。他の実施例には、（１）米国特許第４３８３
２８４号明細書、米国特許第５２７９０２６号明細書、
および日本特許特開昭６３−２７４４０２号明細書に記
載された磁気テープ・ヘッド、（２）米国特許第５２５
３１２２号明細書、およびパテル（Patel）およびリチ
ャード（Richards）、"The Emerging Role of Flexible
Media"、ＩＥＥＥ、Ｖｏｌ．８１、Ｎｏ．４、ｐ．５
９５−６０６に記載された磁気テープ、（３）デイトン
（Dayton）、"The Promise of CD-ROM is Now Being Re
alized"、Office、１９８９年９月、Ｖｏｌ．１１０、
ｐ．５０、５６に記載された光学記憶装置、（４）米国
特許第５０６３１２０号明細書に記載された磁気フィル
ム、および（５）米国特許第５１９０８０７号明細書お
よび米国特許第４０７７８３０号明細書に記載された耐
摩耗性薄膜光学コーティング上での薄膜導体の形成も含
まれる。
【００６１】たとえば、米国特許第５０６３１２０号明
細書および"On Data Security of Magnetic Data Medi
a"、Output、ｐ．３３−３７、１９８６年２月に記載さ
れたコンピュータの磁気ハード・ディスク上に磁気薄膜
を形成することができる。上述の方法を使用すると、磁
気薄膜の機械強度は、酸化、窒化、または炭化雰囲気中
でアニーリングすることにより増大させることができ
る。薄膜中に生成する酸化物、窒化物、および炭化物の
沈澱が、磁気薄膜を強化するのである。この工程によ
り、ハード・ディスクの読取りヘッドがハード・ディス
クに接触した場合も、ハード・ディスクの破損が防止さ
れる。
【００６２】以上、特定の実施例に関して説明を行った
が、本発明は、記載された詳細に限定されるものではな
い。むしろ、本発明の趣旨から逸脱することなく特許請
求の範囲の均等物の範囲内において、詳細に様々な変更
を加えることができる。
【００６３】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００６４】（１）（ａ）基板上に化学式ＡＢx（Ａは
溶媒金属、Ｂは溶質）を有する合金を形成する工程と、
（ｂ）上記溶質と反応して、それぞれ上記Ａ中に上記Ｂ
の酸化物、窒化物、および炭化物の沈澱を形成する、酸
化、窒化、または炭化雰囲気のいずれかで、上記基板お
よび上記合金をアニーリングする工程とを含む、基板上
に薄膜を形成する方法。 （２）上記工程（ｂ）が、酸化、窒化、または炭化雰囲
気のいずれかを、溶質が薄膜の表面に拡散する速度より
速い速度で、上記合金中に拡散させ、沈澱が上記薄膜上
にそれぞれ酸化物、窒化物、および炭化物を形成する工
程を含むことを特徴とする、上記（１）に記載の方法。 （３）上記溶質の方が、上記溶媒より、上記酸化、窒
化、または炭化雰囲気のいずれかとの反応性が高いこと
を特徴とする、上記（１）に記載の方法。 （４）上記合金の溶質濃度が溶媒濃度より低いことを特
徴とする、上記（１）に記載の方法。 （５）上記合金の溶媒中の溶質濃度が、１０原子％以下
であることを特徴とする、上記（４）に記載の方法。 （６）基板が、非晶質シリコン、単結晶シリコン、多結
晶シリコン、非晶質ゲルマニウム、単結晶ゲルマニウ
ム、多結晶ゲルマニウム、非晶質ガリウムヒ素、単結晶
ガリウムヒ素、および多結晶ガリウムヒ素からなるグル
ープから選択されることを特徴とする、上記（１）に記
載の方法。 （７）工程（ａ）が、基板上に中間層を形成し、上記中
間層の上に薄膜を形成する工程を含むことを特徴とす
る、上記（１）に記載の方法。 （８）中間層がパターン形成されていることを特徴とす
る、上記（７）に記載の方法。 （９）中間層が絶縁体であることを特徴とする、上記
（７）に記載の方法。 （１０）工程（ａ）が、化学蒸着、電気化学付着、およ
び物理蒸着のいずれかにより上記合金を付着させる工程
を含むことを特徴とする、上記（１）に記載の方法。 （１１）工程（ａ）が、溶媒を付着させた後、溶質を付
着させ、次いで不活性雰囲気中でアニーリングを行う工
程を含むことを特徴とする、上記（１）に記載の方法。 （１２）溶媒が、Ａｌ、Ａｇ、Ｃｕ、Ａｕ、Ｔｉ、Ｗ、
Ｃｏ、Ｎｉ、ＣｒおよびＴａからなるグループから選択
されることを特徴とする、上記（１）に記載の方法。 （１３）溶質が、Ｋ、Ｎａ、Ｌｉ、Ｍｇ、Ｃｄ、Ｚｎ、
Ａｌ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃｏ、Ｃｕ、Ｓｉ、Ｔａ、Ｔ
ｉ、Ｙ、Ｓｎ、Ｍｎおよび希土類金属からなるグループ
から選択されることを特徴とする、上記（１）に記載の
方法。 （１４）工程（ａ）が、酸素、窒素および炭素を含有す
る気体からなる気体雰囲気中で、合金を基板上に反応性
スパッタリングさせる工程を含むことを特徴とする、上
記（１）に記載の方法。 （１５）工程（ａ）が、基板上に溶媒を形成し、溶媒中
に溶質をイオン注入させる工程を含むことを特徴とす
る、上記（１）に記載の方法。 （１６）さらに薄膜をパターン形成する工程を含む、上
記（１）に記載の方法。 （１７）薄膜をパターン形成して基板上に形成した半導
体装置を相互接続するための相互接続線を形成すること
を特徴とする、上記（１６）に記載の方法。 （１８）基板が半導体の１つであり、周期律表のＩＩｂ
族、ＩＩａ族、ＩＶａ族、Ｖａ族およびＶＩａ族元素か
らなるグループから選択されることを特徴とする、上記
（１）に記載の方法。 （１９）薄膜および基板が磁気テープを形成することを
特徴とする、上記（１）に記載の方法。 （２０）薄膜が、磁気テープ・ヘッド、光ディスク・ヘ
ッド、および磁気皮膜のいずれかの上の薄膜導体である
ことを特徴とする、上記（１）に記載の方法。 （２１）薄膜が、基板上の光学的コーティングとして使
用されることを特徴とする、上記（１）に記載の方法。 （２２）基板上に化学式ＡＢx（Ａは溶媒金属、Ｂは溶
質）を有する合金を形成する工程と、上記合金に、上記
溶媒より上記溶質に対する反応性が高い不純物を添加す
る工程と、上記基板および上記合金をアニーリングし
て、上記溶質を上記不純物と反応させ、上記溶媒中に、
上記溶質の原子に対して原子容が大きく、原子 の小さ
い分子を有する上記溶質の沈澱を形成する工程とを含
む、薄膜の引張応力および圧縮応力を制御するために、
基板上に薄膜を形成する方法。 （２３）溶媒が、Ａｌ、Ａｇ、Ｃｕ、Ａｕ、Ｔｉ、Ｗ、
Ｃｏ、Ｎｉ、ＣｒおよびＴａからなるグループから選択
されることを特徴とする、上記（２２）に記載の方法。 （２４）溶質が、Ｋ、Ｎａ、Ｌｉ、Ｍｇ、Ｃｄ、Ｚｎ、
Ａｌ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃｏ、Ｃｕ、Ｓｉ、Ｔａ、Ｔ
ｉ、Ｙ、Ｓｎ、Ｍｎおよび希土類金属からなるグループ
から選択されることを特徴とする、上記（２２）に記載
の方法。 （２５）不純物が、酸素、窒素および炭素を含有する気
体からなるグループから選択されることを特徴とする、
上記（２２）に記載の方法。 （２６）金属と、少なくとも膨張元素または収縮元素の
いずれかの、酸化物、窒化物、および炭化物のいずれか
とを含む、引張応力および圧縮応力ならびに機械特性を
制御するために、基板上に形成された薄膜。 （２７）金属が、Ａｌ、Ａｇ、Ｃｕ、Ａｕ、Ｔｉ、Ｗ、
Ｃｏ、Ｎｉ、ＣｒおよびＴａからなるグループから選択
されることを特徴とする、上記（２６）に記載の装置。 （２８）膨張元素および収縮元素が、Ｋ、Ｎａ、Ｌｉ、
Ｍｇ、Ｃｄ、Ｚｎ、Ａｌ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃｏ、Ｃ
ｕ、Ｓｉ、Ｔａ、Ｔｉ、Ｙ、Ｓｎ、Ｍｎおよび希土類金
属からなるグループから選択されることを特徴とする、
上記（２６）に記載の装置。 （２９）上記膨張元素および上記収縮元素の方が、上記
金属より、上記酸化、窒化、または炭化雰囲気のいずれ
かとの反応性が高いことを特徴とする、上記（２６）に
記載の装置。 （３０）基板と薄膜の間に中間層を形成することを特徴
とする、上記（２６）に記載の装置。 （３１）中間層がパターン形成されていることを特徴と
する、上記（３０）に記載の装置。 （３２）中間層が絶縁体であることを特徴とする、上記
（３０）に記載の装置。 （３３）薄膜がパターン形成されていることを特徴とす
る、上記（２６）に記載の装置。 （３４）薄膜が、基板上の半導体装置との相互接続のた
めの相互接続線を形成することを特徴とする、上記（２
６）に記載の装置。 （３５）薄膜および基板が磁気テープを形成することを
特徴とする、上記（２６）に記載の装置。 （３６）薄膜が、磁気テープ・ヘッド、光ディスク・ヘ
ッド、および磁気皮膜のいずれかの上の薄膜導体である
ことを特徴とする、上記（２６）に記載の装置。 （３７）薄膜が、基板上の光学的コーティングとして使
用されることを特徴とする、上記（２６）に記載の装
置。 （３８）金属と、上記金属中に分布する膨張元素の酸化
物、窒化物、炭化物のいずれかの沈澱とを含む、相互接
続を有する集積回路チップ。 （３９）金属と、上記金属中に分布する収縮元素の酸化
物、窒化物、炭化物のいずれかの沈澱とを含む、相互接
続を有する集積回路チップ。 （４０）ドレイン、ソースおよびゲート領域を有し、誘
電材料の層で被覆された少なくとも１つの電界効果トラ
ンジスタと、上記誘電層中に、上記トランジスタの上記
ドレイン領域まで延びる開口とを備え、上記開口が、上
記ドレイン領域、および上記金属中に分布する酸化物、
窒化物、および炭化物のいずれかの沈澱と接触する金属
により充填され、これにより上記金属中の応力が変化す
ることを特徴とする、集積回路チップ。 （４１）ベース、エミッタおよびコレクタ領域を有し、
誘電材料の層で被覆された少なくとも１つのバイポーラ
・トランジスタと、上記誘電層中に、上記トランジスタ
の上記エミッタ領域まで延びる開口とを備え、上記開口
が、上記ドレイン領域、および上記金属中に分布する酸
化物、窒化物、および炭化物のいずれかの沈澱と接触す
る金属により充填され、これにより上記金属中の応力が
変化することを特徴とする、集積回路。 （４２）金属と、上記金属中に分布する収縮元素の酸化
物、窒化物および炭化物のいずれかとを含むソルダ・ボ
ールを有する集積回路チップ。
【図面の簡単な説明】
【図１】本発明の実施例の、ソース、ドレインおよびゲ
ート領域上の平坦化層を除去した後の断面略図である。
【図２】本発明の実施例の、付着によりソース、ドレイ
ンおよびゲートＮＭＯＳ接点を形成し、アニーリングお
よび選択性エッチングを行い、多層薄膜の相互接続配線
および分離を行った後の断面略図である。
【図３】本発明の実施例による、充填した相互接続溝の
メタライゼーションを使用した相互接続の一工程を示し
た図である。
【図４】本発明の実施例による、充填した相互接続溝の
メタライゼーションを使用した相互接続の図３に続く工
程を示した図である。
【図５】本発明の実施例による、充填した相互接続溝の
メタライゼーションを使用した相互接続の図４に続く工
程を示した図である。
【図６】本発明の実施例による、充填した相互接続溝の
メタライゼーションを使用した相互接続の図５に続く工
程を示した図である。
【図７】空気中でアニーリングを行ったＡｇ薄膜と、Ｈ
ｅ中でアニーリングを行った他のＡｇ薄膜の、応力と温
度との関係を示すグラフである。
【図８】Ｔａを２％含有するＡｇ薄膜の、応力と温度と
の関係を示すグラフである。
【図９】空気中でアニーリングを行ったＡｇ薄膜（Ｔａ
２％含有）の、機械的特性の改善を示す、応力と温度と
の関係を示すグラフである。
【図１０】Ｃｕ皮膜を加熱した場合の機械特性を示す、
応力と温度との関係を示すグラフである。
【図１１】Ｃｕ（Ｔｉ１％含有）皮膜の内部酸化後の、
圧縮応力の変化を示す、応力と温度との関係を示すグラ
フである。
【図１２】本発明の実施例の、付着によりエミッタ、ベ
ースおよびコレクタ・バイポーラ接点を形成し、アニー
リングおよび選択性エッチングを行い、多層薄膜の相互
接続配線および分離を行った後の断面略図である。
【図１３】従来の技術による、ソース、ドレインおよび
ゲート領域を有する多層ＮＭＯＳ装置を示す図である。
【図１４】図１３に示すＮＭＯＳ装置の、平坦化層を付
着させた後の状態を示す、断面略図である。
【符号の説明】
１１ 基板 １２ 絶縁層 １３ 薄膜スペーサ １５ 多結晶シリコン層 １６ ソース領域 １７ ドレイン領域 １８ ケイ化物接点 １９ ケイ化物接点 ２０ ケイ化物接点 ３８ 平坦化層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ３０Ｂ 29/06 Ｂ 7202−4Ｇ 29/08 7202−4Ｇ 29/42 7202−4Ｇ 33/02 7202−4Ｇ Ｇ０２Ｂ 1/10 Ｇ１１Ｂ 5/60 Ｚ 9197−5Ｄ 7/135 Ｚ 7811−5Ｄ Ｈ０１Ｌ 21/20 21/203 Ｓ 9545−4Ｍ 21/285 Ｃ 21/316 Ｕ 21/324 Ｚ 21/3205 (72)発明者 ローレンス・アルフレッド・クレヴェンガ ー アメリカ合衆国12540 ニューヨーク州ラ グランジェヴィル アンドリューズ・ロー ド 377 (72)発明者 フランソワ・マックス・デュルレ アメリカ合衆国10562 ニューヨーク州オ シニング スプリング・バレー・ロード （番地なし) (72)発明者 ホン・チー＝チョン アメリカ合衆国75243 テキサス州ダラス フォレスト・レーン 9601 ナンバー 521

Claims (42)

    【特許請求の範囲】
  1. 【請求項１】（ａ）基板上に化学式ＡＢx（Ａは溶媒金
    属、Ｂは溶質）を有する合金を形成する工程と、 （ｂ）上記溶質と反応して、それぞれ上記Ａ中に上記Ｂ
    の酸化物、窒化物、および炭化物の沈澱を形成する、酸
    化、窒化、または炭化雰囲気のいずれかで、上記基板お
    よび上記合金をアニーリングする工程とを含む、 基板上に薄膜を形成する方法。
  2. 【請求項２】上記工程（ｂ）が、酸化、窒化、または炭
    化雰囲気のいずれかを、溶質が薄膜の表面に拡散する速
    度より速い速度で、上記合金中に拡散させ、沈澱が上記
    薄膜上にそれぞれ酸化物、窒化物、および炭化物を形成
    する工程を含むことを特徴とする、請求項１に記載の方
    法。
  3. 【請求項３】上記溶質の方が、上記溶媒より、上記酸
    化、窒化、または炭化雰囲気のいずれかとの反応性が高
    いことを特徴とする、請求項１に記載の方法。
  4. 【請求項４】上記合金の溶質濃度が溶媒濃度より低いこ
    とを特徴とする、請求項１に記載の方法。
  5. 【請求項５】上記合金の溶媒中の溶質濃度が、１０原子
    ％以下であることを特徴とする、請求項４に記載の方
    法。
  6. 【請求項６】基板が、非晶質シリコン、単結晶シリコ
    ン、多結晶シリコン、非晶質ゲルマニウム、単結晶ゲル
    マニウム、多結晶ゲルマニウム、非晶質ガリウムヒ素、
    単結晶ガリウムヒ素、および多結晶ガリウムヒ素からな
    るグループから選択されることを特徴とする、請求項１
    に記載の方法。
  7. 【請求項７】工程（ａ）が、基板上に中間層を形成し、
    上記中間層の上に薄膜を形成する工程を含むことを特徴
    とする、請求項１に記載の方法。
  8. 【請求項８】中間層がパターン形成されていることを特
    徴とする、請求項７に記載の方法。
  9. 【請求項９】中間層が絶縁体であることを特徴とする、
    請求項７に記載の方法。
  10. 【請求項１０】工程（ａ）が、化学蒸着、電気化学付
    着、および物理蒸着のいずれかにより上記合金を付着さ
    せる工程を含むことを特徴とする、請求項１に記載の方
    法。
  11. 【請求項１１】工程（ａ）が、溶媒を付着させた後、溶
    質を付着させ、次いで不活性雰囲気中でアニーリングを
    行う工程を含むことを特徴とする、請求項１に記載の方
    法。
  12. 【請求項１２】溶媒が、Ａｌ、Ａｇ、Ｃｕ、Ａｕ、Ｔ
    ｉ、Ｗ、Ｃｏ、Ｎｉ、ＣｒおよびＴａからなるグループ
    から選択されることを特徴とする、請求項１に記載の方
    法。
  13. 【請求項１３】溶質が、Ｋ、Ｎａ、Ｌｉ、Ｍｇ、Ｃｄ、
    Ｚｎ、Ａｌ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃｏ、Ｃｕ、Ｓｉ、Ｔ
    ａ、Ｔｉ、Ｙ、Ｓｎ、Ｍｎおよび希土類金属からなるグ
    ループから選択されることを特徴とする、請求項１に記
    載の方法。
  14. 【請求項１４】工程（ａ）が、酸素、窒素および炭素を
    含有する気体からなる気体雰囲気中で、合金を基板上に
    反応性スパッタリングさせる工程を含むことを特徴とす
    る、請求項１に記載の方法。
  15. 【請求項１５】工程（ａ）が、基板上に溶媒を形成し、
    溶媒中に溶質をイオン注入させる工程を含むことを特徴
    とする、請求項１に記載の方法。
  16. 【請求項１６】さらに薄膜をパターン形成する工程を含
    む、請求項１に記載の方法。
  17. 【請求項１７】薄膜をパターン形成して基板上に形成し
    た半導体装置を相互接続するための相互接続線を形成す
    ることを特徴とする、請求項１６に記載の方法。
  18. 【請求項１８】基板が半導体の１つであり、周期律表の
    ＩＩｂ族、ＩＩａ族、ＩＶａ族、Ｖａ族およびＶＩａ族
    元素からなるグループから選択されることを特徴とす
    る、請求項１に記載の方法。
  19. 【請求項１９】薄膜および基板が磁気テープを形成する
    ことを特徴とする、請求項１に記載の方法。
  20. 【請求項２０】薄膜が、磁気テープ・ヘッド、光ディス
    ク・ヘッド、および磁気皮膜のいずれかの上の薄膜導体
    であることを特徴とする、請求項１に記載の方法。
  21. 【請求項２１】薄膜が、基板上の光学的コーティングと
    して使用されることを特徴とする、請求項１に記載の方
    法。
  22. 【請求項２２】基板上に化学式ＡＢx（Ａは溶媒金属、
    Ｂは溶質）を有する合金を形成する工程と、 上記合金に、上記溶媒より上記溶質に対する反応性が高
    い不純物を添加する工程と、 上記基板および上記合金をアニーリングして、上記溶質
    を上記不純物と反応させ、上記溶媒中に、上記溶質の原
    子に対して原子容が大きく、原子 の小さい分子を有す
    る上記溶質の沈澱を形成する工程とを含む、 薄膜の引張応力および圧縮応力を制御するために、基板
    上に薄膜を形成する方法。
  23. 【請求項２３】溶媒が、Ａｌ、Ａｇ、Ｃｕ、Ａｕ、Ｔ
    ｉ、Ｗ、Ｃｏ、Ｎｉ、ＣｒおよびＴａからなるグループ
    から選択されることを特徴とする、請求項２２に記載の
    方法。
  24. 【請求項２４】溶質が、Ｋ、Ｎａ、Ｌｉ、Ｍｇ、Ｃｄ、
    Ｚｎ、Ａｌ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃｏ、Ｃｕ、Ｓｉ、Ｔ
    ａ、Ｔｉ、Ｙ、Ｓｎ、Ｍｎおよび希土類金属からなるグ
    ループから選択されることを特徴とする、請求項２２に
    記載の方法。
  25. 【請求項２５】不純物が、酸素、窒素および炭素を含有
    する気体からなるグループから選択されることを特徴と
    する、請求項２２に記載の方法。
  26. 【請求項２６】金属と、 少なくとも膨張元素または収縮元素のいずれかの、酸化
    物、窒化物、および炭化物のいずれかとを含む、 引張応力および圧縮応力ならびに機械特性を制御するた
    めに、基板上に形成された薄膜。
  27. 【請求項２７】金属が、Ａｌ、Ａｇ、Ｃｕ、Ａｕ、Ｔ
    ｉ、Ｗ、Ｃｏ、Ｎｉ、ＣｒおよびＴａからなるグループ
    から選択されることを特徴とする、請求項２６に記載の
    装置。
  28. 【請求項２８】膨張元素および収縮元素が、Ｋ、Ｎａ、
    Ｌｉ、Ｍｇ、Ｃｄ、Ｚｎ、Ａｌ、Ｃｒ、Ｎｉ、Ｆｅ、Ｃ
    ｏ、Ｃｕ、Ｓｉ、Ｔａ、Ｔｉ、Ｙ、Ｓｎ、Ｍｎおよび希
    土類金属からなるグループから選択されることを特徴と
    する、請求項２６に記載の装置。
  29. 【請求項２９】上記膨張元素および上記収縮元素の方
    が、上記金属より、上記酸化、窒化、または炭化雰囲気
    のいずれかとの反応性が高いことを特徴とする、請求項
    ２６に記載の装置。
  30. 【請求項３０】基板と薄膜の間に中間層を形成すること
    を特徴とする、請求項２６に記載の装置。
  31. 【請求項３１】中間層がパターン形成されていることを
    特徴とする、請求項３０に記載の装置。
  32. 【請求項３２】中間層が絶縁体であることを特徴とす
    る、請求項３０に記載の装置。
  33. 【請求項３３】薄膜がパターン形成されていることを特
    徴とする、請求項２６に記載の装置。
  34. 【請求項３４】薄膜が、基板上の半導体装置との相互接
    続のための相互接続線を形成することを特徴とする、請
    求項２６に記載の装置。
  35. 【請求項３５】薄膜および基板が磁気テープを形成する
    ことを特徴とする、請求項２６に記載の装置。
  36. 【請求項３６】薄膜が、磁気テープ・ヘッド、光ディス
    ク・ヘッド、および磁気皮膜のいずれかの上の薄膜導体
    であることを特徴とする、請求項２６に記載の装置。
  37. 【請求項３７】薄膜が、基板上の光学的コーティングと
    して使用されることを特徴とする、請求項２６に記載の
    装置。
  38. 【請求項３８】金属と、 上記金属中に分布する膨張元素の酸化物、窒化物、炭化
    物のいずれかの沈澱とを含む、相互接続を有する集積回
    路チップ。
  39. 【請求項３９】金属と、 上記金属中に分布する収縮元素の酸化物、窒化物、炭化
    物のいずれかの沈澱とを含む、相互接続を有する集積回
    路チップ。
  40. 【請求項４０】ドレイン、ソースおよびゲート領域を有
    し、誘電材料の層で被覆された少なくとも１つの電界効
    果トランジスタと、 上記誘電層中に、上記トランジスタの上記ドレイン領域
    まで延びる開口とを備え、 上記開口が、上記ドレイン領域、および上記金属中に分
    布する酸化物、窒化物、および炭化物のいずれかの沈澱
    と接触する金属により充填され、これにより上記金属中
    の応力が変化することを特徴とする、集積回路チップ。
  41. 【請求項４１】ベース、エミッタおよびコレクタ領域を
    有し、誘電材料の層で被覆された少なくとも１つのバイ
    ポーラ・トランジスタと、 上記誘電層中に、上記トランジスタの上記エミッタ領域
    まで延びる開口とを備え、 上記開口が、上記ドレイン領域、および上記金属中に分
    布する酸化物、窒化物、および炭化物のいずれかの沈澱
    と接触する金属により充填され、これにより上記金属中
    の応力が変化することを特徴とする、集積回路。
  42. 【請求項４２】金属と、 上記金属中に分布する収縮元素の酸化物、窒化物および
    炭化物のいずれかとを含むソルダ・ボールを有する集積
    回路チップ。
JP7252435A 1994-09-30 1995-09-29 基板上の薄膜における引張応力および圧縮応力ならびに機械的問題を制御するための方法および装置 Pending JPH08158036A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31660894A 1994-09-30 1994-09-30
US316608 1994-09-30

Publications (1)

Publication Number Publication Date
JPH08158036A true JPH08158036A (ja) 1996-06-18

Family

ID=23229787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7252435A Pending JPH08158036A (ja) 1994-09-30 1995-09-29 基板上の薄膜における引張応力および圧縮応力ならびに機械的問題を制御するための方法および装置

Country Status (3)

Country Link
US (2) US5834374A (ja)
EP (1) EP0704887A2 (ja)
JP (1) JPH08158036A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767822B2 (en) 2001-04-23 2004-07-27 Sony Corporation Method of forming metallic film and method of producing semiconductor system
US7285460B2 (en) 2002-08-30 2007-10-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
WO2009017146A1 (ja) * 2007-07-31 2009-02-05 Hitachi Metals, Ltd. Ｃｕ系配線膜
WO2022158365A1 (ja) * 2021-01-20 2022-07-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323139B1 (en) 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US6300253B1 (en) 1998-04-07 2001-10-09 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US5926739A (en) 1995-12-04 1999-07-20 Micron Technology, Inc. Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
US5985771A (en) 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
US6635530B2 (en) 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
US6316372B1 (en) 1998-04-07 2001-11-13 Micron Technology, Inc. Methods of forming a layer of silicon nitride in a semiconductor fabrication process
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
EP0982774A3 (en) * 1998-08-21 2002-05-15 International Business Machines Corporation Avoidance of cross-sectional surface reduction in wide soft metal wires
US6385661B1 (en) * 1998-10-19 2002-05-07 Recursion Software, Inc. System and method for dynamic generation of remote proxies
US6459153B1 (en) * 1999-05-12 2002-10-01 Koninklijke Philips Electronics N.V. Compositions for improving interconnect metallization performance in integrated circuits
JP2001158966A (ja) * 1999-12-01 2001-06-12 Ebara Corp 金属ないし金属化合物薄膜の作製方法
US6603650B1 (en) * 1999-12-09 2003-08-05 Saint-Gobain Ceramics And Plastics, Inc. Electrostatic chuck susceptor and method for fabrication
JP4947850B2 (ja) * 2001-06-01 2012-06-06 株式会社徳力本店 Ａｇ−酸化物系電気接点材料の製造方法
JP2003017520A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
US7354867B2 (en) * 2005-02-03 2008-04-08 International Business Machines Corporation Etch process for improving yield of dielectric contacts on nickel silicides
US20070035010A1 (en) * 2005-08-09 2007-02-15 Julian Lee Circuit substrate
US9053929B1 (en) * 2010-05-19 2015-06-09 Corporation For National Research Initiatives Method and system for integrated MEMS and NEMS using deposited thin films having pre-determined stress states
US9881894B2 (en) * 2012-03-08 2018-01-30 STATS ChipPAC Pte. Ltd. Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3026200A (en) * 1956-10-11 1962-03-20 134 Woodworth Corp Method of introducing hard phases into metallic matrices
US3399086A (en) * 1967-02-13 1968-08-27 Raytheon Co Dispersion hardening of metal
US3922180A (en) * 1970-04-01 1975-11-25 Bell Telephone Labor Inc Method for oxidation-hardening metal alloy compositions, and compositions and structures therefrom
US3779714A (en) * 1972-01-13 1973-12-18 Scm Corp Dispersion strengthening of metals by internal oxidation
US4077830A (en) * 1974-09-09 1978-03-07 Tapecon, Inc. Laminate and method for protecting photographic element
DE2738586A1 (de) * 1976-08-31 1978-03-02 Kenneth Mason Holdings Ltd Datenverarbeitungseinheit zum verarbeiten gedruckter daten
JPS603776B2 (ja) * 1977-06-03 1985-01-30 株式会社日立製作所 半導体素子
JPS5413262A (en) * 1977-07-01 1979-01-31 Hitachi Ltd Semiconductor device
US4315777A (en) * 1979-08-07 1982-02-16 Scm Corporation Metal mass adapted for internal oxidation to generate dispersion strengthening
US4383284A (en) * 1979-12-14 1983-05-10 Tokyo Shibaura Denki Kabushiki Kaisha Perpendicular magnetic head and method of manufacturing the same
US4513098A (en) * 1983-06-28 1985-04-23 Mobil Oil Corporation Multimetallic catalysts and their method of preparation from organometallic precursors
US4915908A (en) * 1984-10-19 1990-04-10 Martin Marietta Corporation Metal-second phase composites by direct addition
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
JP2741854B2 (ja) * 1986-06-18 1998-04-22 株式会社日立製作所 半導体集積回路装置
US4772452A (en) * 1986-12-19 1988-09-20 Martin Marietta Corporation Process for forming metal-second phase composites utilizing compound starting materials
US4776104A (en) * 1987-04-27 1988-10-11 Kuboyama Nobuyoshi Balanced extraction system
US4849291A (en) * 1987-12-02 1989-07-18 Eastman Kodak Company Magnetic recording element
JPH01201932A (ja) * 1988-02-06 1989-08-14 Sharp Corp 回路素子の接続構造
US5063120A (en) * 1988-02-25 1991-11-05 International Business Machines Corporation Thin film magentic media
JP2893723B2 (ja) * 1988-06-13 1999-05-24 住友電気工業株式会社 オーミック電極の製造方法
JPH03101231A (ja) * 1989-09-14 1991-04-26 Hitachi Ltd 半導体装置及びその形成方法
US5279026A (en) * 1990-04-23 1994-01-18 Deutsche Thomson Brandt Gmbh Process for producing a thin-film magnetic tape head
DE69122171T2 (de) * 1990-05-24 1997-01-30 Sumitomo Electric Industries Ohmische Kontaktelektroden für N-Typ halbleitendes kubisches Bor-Nitrat
US5190807A (en) * 1990-10-18 1993-03-02 Diamonex, Incorporated Abrasion wear resistant polymeric substrate product
JP3104250B2 (ja) * 1990-10-31 2000-10-30 ソニー株式会社 ディジタル画像信号の磁気記録方法
US5044714A (en) * 1990-11-09 1991-09-03 The United States Of America As Represented By The Secretary Of The Air Force Variable interval electromagnetic pulse train generator
US5147471A (en) * 1991-04-08 1992-09-15 Kronberg James W Solder for oxide layer-building metals and alloys
WO1993004375A1 (en) * 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5384307A (en) * 1991-11-04 1995-01-24 General Electric Company Oxide superconductor tape having silver alloy sheath with increased hardness
JP2730357B2 (ja) * 1991-11-18 1998-03-25 松下電器産業株式会社 電子部品実装接続体およびその製造方法
GB2263980B (en) * 1992-02-07 1996-04-10 Marconi Gec Ltd Apparatus and method for testing bare dies
JPH05234936A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd 半導体装置の製造方法
JP2547935B2 (ja) * 1992-04-30 1996-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路の相互接続構造の形成方法
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767822B2 (en) 2001-04-23 2004-07-27 Sony Corporation Method of forming metallic film and method of producing semiconductor system
US7285460B2 (en) 2002-08-30 2007-10-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7476921B2 (en) 2002-08-30 2009-01-13 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7781284B2 (en) 2002-08-30 2010-08-24 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
WO2009017146A1 (ja) * 2007-07-31 2009-02-05 Hitachi Metals, Ltd. Ｃｕ系配線膜
WO2022158365A1 (ja) * 2021-01-20 2022-07-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
US5945737A (en) 1999-08-31
US5834374A (en) 1998-11-10
EP0704887A2 (en) 1996-04-03

Similar Documents

Publication Publication Date Title
JPH08158036A (ja) 基板上の薄膜における引張応力および圧縮応力ならびに機械的問題を制御するための方法および装置
US5763953A (en) Semiconductor device and method of manufacturing the same
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US6057223A (en) Passivated copper conductive layers for microelectronic applications
JP3353874B2 (ja) 半導体装置及びその製造方法
JP3244058B2 (ja) 半導体装置の製造方法
US5953628A (en) Method for forming wiring for a semiconductor device
US6579614B2 (en) Structure having refractory metal film on a substrate
JP2882380B2 (ja) 半導体装置及びその製造方法
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JP3040177B2 (ja) 半導体素子の配線形成方法
US5981362A (en) Manufacturing method of wiring
JPH0888224A (ja) 半導体装置およびその製造方法
US5227361A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPH07230991A (ja) 半導体装置の製造方法
JPH05291567A (ja) 半導体装置及びその製造方法
JP2678232B2 (ja) 超電導体装置
JP3190094B2 (ja) 半導体装置の製造方法
JP3099381B2 (ja) 半導体装置及びその製造方法
JPH06275620A (ja) 半導体集積回路配線構造体
JPH0794508A (ja) 半導体装置およびその製造方法
JPH10209157A (ja) 半導体装置の製造方法
JPH0346231A (ja) 半導体装置
TW463354B (en) Method for reducing resistance value of metal conducting wire
JPH02114641A (ja) 半導体装置の製造方法