JP2678232B2 - 超電導体装置 - Google Patents

超電導体装置

Info

Publication number
JP2678232B2
JP2678232B2 JP62111613A JP11161387A JP2678232B2 JP 2678232 B2 JP2678232 B2 JP 2678232B2 JP 62111613 A JP62111613 A JP 62111613A JP 11161387 A JP11161387 A JP 11161387A JP 2678232 B2 JP2678232 B2 JP 2678232B2
Authority
JP
Japan
Prior art keywords
semiconductor
oxide
superconducting material
heat
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62111613A
Other languages
English (en)
Other versions
JPS63275144A (ja
Inventor
舜平 山崎
Original Assignee
株式会社 半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 半導体エネルギー研究所 filed Critical 株式会社 半導体エネルギー研究所
Priority to JP62111613A priority Critical patent/JP2678232B2/ja
Priority to US07/188,413 priority patent/US5227361A/en
Publication of JPS63275144A publication Critical patent/JPS63275144A/ja
Priority to US07/483,769 priority patent/US5212150A/en
Application granted granted Critical
Publication of JP2678232B2 publication Critical patent/JP2678232B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Description

【発明の詳細な説明】 「発明の利用分野」 本発明は酸化物超電導材料を用いた超電導(超伝導と
もいうがここでは超電導と記す)装置に関する。本発明
は超電導体装置において、特に半導体装置の相互配線を
超電導材料で形成するとともに、この超電導材料と基板
または半導体との接続部における信頼性の向上をさせん
とするものである。特にこの半導体装置を70〜100K好ま
しくは77K以上の温度で動作せしめんとするものであ
る。 「従来の技術」 従来、超電導材料はNb−Ge系(例えばNb3Ge)等の金
属材料を線材として用い、超電導マグネットとして用い
られるに限られていた。 また最近では酸化物材料で超電導を呈し得ることが知
られている。しかしこれもタブレット構造であり、薄膜
の超電導材料の開発はほとんど提案されていない。 いわんや、この薄膜をフォトリソグラフィ技術により
パターニングする方法も、またこれを半導体装置の相互
配線の一部に用いることもまったく知られていない。 さらにその半導体装置と酸化物超電導材料とのコンタ
クト部(接続部)における信頼性に関しては、何らの検
討もされていない。 「従来の問題点」 半導体集積回路は近年益々微細化するとともに高速動
作を要求されている。また微細化とともに半導体素子の
発熱による信頼性低下また発熱部の動作速度の低下が問
題となっている。 このため、もし半導体素子を液体窒素温度で動作させ
んとすると、その素子での電子およびホールの移動度は
室温のそれに比べて3〜4倍も高めることができ、ひい
ては素子の周波数特性を向上できる。 かかる問題を解決するために、本発明人の出願(昭和
62年3月9日出願 超伝導半導体装置 特願昭62−0537
24および特願昭62−053725)を用いんとしたものであ
る。かかる超電導体半導体装置において、そのリード線
は酸化物の超電導材料よりなる。かかる材料は被形成面
上に材料を形成した後、酸化物雰囲気で長時間の酸化を
しなければならない。そのため、その下側に設けられた
半導体装置とのコンタクト部において、酸化反応が同時
に併発されてしまう。すると、この半導体材料の酸化物
は酸化珪素であり、これは絶縁材料である。 また、他方、超電導材料は銅の化合物である。この銅
がもしこのコンタクト部を介して半導体中に拡散してし
まうと、侵入型原子となり再結合中心を発生させてしま
う。このため、このコンタクト部の耐熱性向上および耐
酸化性の向上がきわめて重要であることが判明した。 「問題を解決すべき手段」 本発明はかかる問題点を解決するため、半導体装置に
おける相互配線に低温(70〜100K好ましくは77K以上の
温度)で超電導を呈する酸化物材料を用いるものであ
る。その際、かかる材料の下面に設けられているコンタ
クト部(接続部)は半導体に密接し、耐熱性金属または
その半導体材料との化合物を用いる。 本発明においては、半導体特に好ましくは600〜900℃
の高温保持に対して耐熱性を有する半導体、例えば単結
晶シリコン半導体基板を用いる。この半導体に複数の素
子、例えば絶縁ゲイト型電界効果トランジスタ、バイポ
ーラ型トランジスタ、SIT(静電誘導型トランジス
タ)、抵抗、キャパシタを設けたものを用いる。この接
続部には耐熱性材料、即ちタングステン(W),モリブ
デン(Mo),チタン(Ti),タンタル(Ta),クロム
(Cr)またはその珪化物(例えばTiSi2)を用いる。さ
らに、これに密接して金、白金の如き非酸化物または銅
を設ける。そしてこの上面に密接して電気抵抗が零また
は零に近くする超電導材料を形成せしめたものである。
これをフォトリソグラフィ技術により選択エッチをして
パターニングをする。この工程の前または後に、400〜9
00℃で熱アニールを特に酸素、アルゴン−酸素等の酸化
性雰囲気で1〜20時間もの長時間行うことにより、超電
導特性を液体窒素温度で呈するように酸化物材料の結晶
構造および酸素ベイカンシの量を調整する。これらの工
程を1回または複数回繰り返すことにより、1層または
各層の相互配線を電気抵抗が零の材料により形成する。 「作用」 かかる半導体装置を液体窒素温度とすると、その電子
またはホール移動度は3〜4倍に向上させることができ
る。加えて、そのリードの電気抵抗を零または零に等し
くすることが可能となる。周波数特性の遅れを示すCR時
定数におけるR(抵抗)を零とすることができ、その結
果きわめて高速動作をさせることが可能となる。 かかる半導体装置において、酸化物雰囲気での熱アニ
ールに際し、超電導材料の酸素は耐熱性金属でブロッキ
ングされ、その下側のシリコン半導体と反応し、絶縁膜
を作ることがない。また銅、金、白金の半導体中への拡
散も耐熱性金属によりブロッキンクされ、半導体中で再
結合中心となることを防ぐことができる。さらに耐熱性
金属と超電導材料との間には金、白金または銅を形成
し、超電導を呈する材料と良好なオーム接触をさせるこ
とが可能である。 以下に本発明の実施例を図面に従って説明する。 「実施例1」 第1図は本発明の超電導半導体装置の製造工程の実施
例を示す。 第1図(A)において、シリコン半導体基板(1)上
に絶縁膜(2)を形成し、ここにフォトリソグラフィ技
術によりコンタクト用開穴(8)(接続部)を形成す
る。 第1図(A)における半導体基板(1)内にはIGFET
(絶縁ゲイト型半導体装置)、バイポーラトランジスタ
の如きアクティブ型素子または抵抗、キャパシタの如き
パッシブ型素子が予め設けられている。そしてこれらの
アクティブ型またはパッシブ型の素子の下面には絶縁膜
が設けられている。本発明の実施例では絶縁膜として半
導体上に酸化珪素を形成し、さらにその上に耐熱性非酸
化物である窒化珪素を形成した。そしてこの絶縁膜には
電極用コンタクト部が前記した開穴に対応して設けられ
ている。 第1図(B)においては、これらの上面に500〜3000
Åの厚さの耐熱性金属および白金、金および銅をスパッ
タ法でコーティングする。特にコンタクト部のみを形成
するため、リフトオフ法を用いてコンタクト部以外の領
域ではレジスト上に形成した。その後これらを含めて除
去する。すると(8)の部分にのみ半導体に密接し、耐
熱性合金および白金、金または銅を構成させることがで
きた。さらにこの上面には超電導を呈すべき材料を薄膜
状に形成する。この薄膜はスパッタ法で形成した。スク
リーン印刷法、真空蒸着法または気相法(CVD法)で行
ってもよい。 スパッタ装置はターゲットとして元素周期表II a、II
I aおよび銅の酸化物よりなる化合物であり一般的には
(A1-xBx)CuzOw,x=0〜1,y=2〜4好ましくは2.5〜
3.5,z=1.0〜4.0好ましくは1.5〜3.5,w=4.0〜10.0好ま
しくは6〜8である。AとしてBa,Sr,Ca、BとしてYま
たはYb等のランタノイド元素を用いる。例えばx=0.6
7,y=3,z=3,w=6〜8で示される(YBa2)Cu3O6
用いた。 スパッタに際してはその実施例として、基板温度450
℃、アルゴン・酸素雰囲気、周波数50Hz、出力100Wで行
った。かかる場合のセラミック材料の膜厚を0.2〜2μ
m、例えば1μmの厚さとして形成した。するとコンタ
クト(15),(15′)にて本発明の半導体(1)に密接
して耐熱性金属および銅、金または白金よりなるコンタ
クトを構成させることができた。この後酸素中400℃
(1〜30時間例えば10時間)でアニールを行い、その後
この薄膜がより結晶を成長させやすくすべくTcオンセッ
ト=95K(抵抗は95Kより下がりはじめ、実験的には79K
で実質的に零になった)の超電導薄膜を作ることができ
た。 この長時間の熱処理を行っても、コンタクト部の接触
抵抗は10-6〜10-7(Ωcm)-1をとり得た。 このため、この領域の厚さを0.2μまたはそれ以下と
することにより、オーム接触をしている時の抵抗を10-4
Ω以下とさせることが可能となった。 この後、この薄膜をフォトリソグラフィ技術で所定の
パターニングを行った。かくして素子の電極および入
力、出力端子との接続を含む相互配線用の電極およびリ
ードを構成すべくフォトレジストコートし、酸溶液例え
ば硫酸または硝酸で選択除去(エッチ)を行い第1図
(C)を得た。 このパターニングに弗化物または珪化物の気体を用い
たプラズマエッチング法を用いてもよい。かかる場合
は、例えばCCl4+O2中でRIE(反応性イオン・エッチン
グ)法を用いた。 このパターニングは前記した超電導用薄膜を形成した
後に行い、さらにその後に熱アニールを行ってパターニ
ングした相互作用部のみ選択的に結晶化を行うことは有
効である。 この場合は初期状態において結晶粒径が小さいためよ
り相互配線の微細パターンが可能である。 第1図(D)はこの後多層配線を必要に応じて行っ
た。特に半導体装置と外部のリードの接合のために、第
2層との配線は酸化物(7),(7′)超電導体で行っ
た。この時の第1の酸化物超電導材料の配線(9)との
コンタクトは同じ酸化物であるため、耐熱性金属をその
間に設けることなく直接互いに密接させればよい。層間
絶縁物(6)を酸化珪素、酸化物超電導材料の(7),
(7′)を(16),(16′)でコンタクトを設け形成し
た。 即ち、本発明は素子の相互配線の1層または多層配線
を超電導材料で形成した。さらに外部引き出電極はその
密着性をよくするため、コンタクト部で構成させた耐熱
性金属と白金、金または銅の多層構造を有する金属パッ
ドを設け、これを用いた。もちろんこの外部引き出し電
極との密着性を向上できる場合はこのパッド部も超電導
材料を用いてもよい。 「実施例2」 第2図は本発明の他の実施例を示す。 図面はC/MOS(相補型IGFET)の部分のみ拡大して示し
たものである。 図面は熱アニールに十分耐え得るシリコン半導体基板
(1)を用いた。さらにP型井戸(15)を埋置して酸化
珪素(11)を設け、一方のIGFET(20)はゲイト電極(1
2)、ソース(13)、ドレイン(14)をPチャネルIGFET
として設けた。他方のIGFET(21)はゲイト電極(1
2′)、ソース(13′)、ドレイン(14′)として設
け、Nチャネル型IGFETとした。ゲイト電極(12),(1
2′)は酸化物超電導材料とし、さらにこれらの連絡そ
の他の相互配線(5),(7)をも実施例1と同様の超
電導材料で形成した。 「効果」 本発明によりこれら半導体装置を室温ではなく冷却し
て形成する場合において実用化が初めて可能となった。 特に半導体は液体窒素温度に冷却することにより周波
数特性を向上させることができる。そして他方、低温に
することにより抵抗が増してしまう金属を用いず、本発
明は超電導材料を用いた。しかもかかる超電導材料が有
効が用いられるべく、その接続部において半導体に密接
し耐熱性金属またはその半導体化物とその上面に白金、
金または銅の多層構造とした。そしてその上に酸化物超
電導材料を構成させた。 しかしその接合部に対しこの2層ではなく、さらに3
〜5層としてその接触抵抗を下げることは有効である。 本発明の技術思想を発展させることにより、16M〜1G
ビット等の超々LSIに対する応用も可能となった。 本発明において、半導体はシリコンではなくGaAs等の
化合物半導体であってもよい。またシリコン半導体上に
GaAs等のIII−V化合物半導体をヘテロエピタキシャル
成長をせしめ、この半導体薄膜を用いてもよい。かくす
ることにより超高速動作を指せることが可能となる。し
かしアニールの温度を下げ、アニール中に半導体基板を
劣化しないように工夫する必要がある。 本発明は超電導材料を銅の酸化物の超電導材料とし
た。しかし微細パターンができる他の超電導材料を用い
ることも有効である。 本発明において、基板としてはアクティブ素子が設け
られた半導体材料と、その上面の絶縁物に密接して酸化
物超電導材料を設け、その接触部に対しオーム接触性の
向上をはかったものである。しかしこの基板としてYSZ
(イットリューム・スタビライズド・ジルコン)等の熱
膨張係数の概略同一のセラミック材料を用い、その上面
に超電導材料を薄膜状に形成する。このコンタクト部に
対して、白金または銅を選択的に作る。さらにそれに密
接して耐熱性金属またはその半導体化物を形成する。そ
の後半導体チップをフェイスダウン方法にてそのチップ
の接続部を前記したコンタクト部と連結する。かかる方
法を用いてもよい。 しかし他方、かかる材料を用いる場合はアクティブ素
子は別途設けられなければならず、超高集積回路化も成
就しにくいという欠点を有する。
【図面の簡単な説明】 第1図は本発明の製造工程を示す。 第2図は本発明の他の実施例を示す。

Claims (1)

  1. (57)【特許請求の範囲】 1.半導体に密接して耐熱性金属または耐熱性金属と半
    導体との化合物が設けられ、 前記耐熱性金属に接して金、白金または銅が設けられ、 前記金、白金または銅に接して酸化物超電導材料が形成
    され、 ていることを特徴とする超電導体装置。 2.請求項1において、耐熱性金属としてタングテン、
    モリブデン、チタン、タンタル、クロムまたはその珪化
    物を用いることを特徴とする超電導体装置。
JP62111613A 1987-05-06 1987-05-06 超電導体装置 Expired - Fee Related JP2678232B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62111613A JP2678232B2 (ja) 1987-05-06 1987-05-06 超電導体装置
US07/188,413 US5227361A (en) 1987-05-06 1988-04-29 Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
US07/483,769 US5212150A (en) 1987-05-06 1990-02-16 Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62111613A JP2678232B2 (ja) 1987-05-06 1987-05-06 超電導体装置

Publications (2)

Publication Number Publication Date
JPS63275144A JPS63275144A (ja) 1988-11-11
JP2678232B2 true JP2678232B2 (ja) 1997-11-17

Family

ID=14565774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62111613A Expired - Fee Related JP2678232B2 (ja) 1987-05-06 1987-05-06 超電導体装置

Country Status (1)

Country Link
JP (1) JP2678232B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221660A (en) * 1987-12-25 1993-06-22 Sumitomo Electric Industries, Ltd. Semiconductor substrate having a superconducting thin film
CA2051778C (en) * 1990-09-19 1997-05-06 Takao Nakamura Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648733B2 (ja) * 1984-01-25 1994-06-22 株式会社日立製作所 極低温用半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PHYSICS REVIEW LETTBRS,VOL.58[9],(2 MARCH 1987),P.908−910

Also Published As

Publication number Publication date
JPS63275144A (ja) 1988-11-11

Similar Documents

Publication Publication Date Title
CA1279935C (en) Semiconductor devices having superconducting interconnects
KR950010206B1 (ko) 전자 장치 및 그 제조 방법
JP2678232B2 (ja) 超電導体装置
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
US5283465A (en) Superconducting lead on integrated circuit
US5227361A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
JP2747557B2 (ja) 超電導体装置
JPH0634412B2 (ja) 超電導体装置
JPH0736404B2 (ja) 超電導体装置の作製方法
JPH01125957A (ja) 超電導体装置
JP2918914B2 (ja) 半導体装置及びその製造方法
JPS63220544A (ja) 超伝導半導体装置
JPS63220545A (ja) 超伝導半導体装置の作製方法
JPH01125958A (ja) 超電導体装置
JPH08124877A (ja) 半導体集積回路の製造方法
JPS63220546A (ja) 超伝導装置の作製方法
JP2797367B2 (ja) 半導体集積回路装置の製造方法
JPS63299364A (ja) 半導体装置の製造方法
JPS6047479A (ja) トンネル型ジヨセフソン接合の構造ならびに製法
JPH01218045A (ja) 半導体装置
JPH021171A (ja) Mis型半導体集積回路装置
JPH01218044A (ja) 配線の形成方法
JPH02277276A (ja) 酸化物超電導トランジスタ装置の作製方法
JPH01291450A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees