JPS63220546A - 超伝導装置の作製方法 - Google Patents

超伝導装置の作製方法

Info

Publication number
JPS63220546A
JPS63220546A JP28399287A JP28399287A JPS63220546A JP S63220546 A JPS63220546 A JP S63220546A JP 28399287 A JP28399287 A JP 28399287A JP 28399287 A JP28399287 A JP 28399287A JP S63220546 A JPS63220546 A JP S63220546A
Authority
JP
Japan
Prior art keywords
thin film
substrate
zero
ceramic material
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28399287A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP28399287A priority Critical patent/JPS63220546A/ja
Publication of JPS63220546A publication Critical patent/JPS63220546A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の利用分野」 本発明は、セラミック系超伝導材料を用いた超伝導装置
の作製方法に関するもので、電子装置における相互配線
の一部または全部を超伝導材料で形成するとともに、こ
の電子装置を70〜100°に好ましくは77°にの如
き低温で動作せしめんとするものである。
「従来の技術」 従来、超伝導材料はNb−Ge系(例えばNb:+Ge
)等の金属材料を線材として用い、超伝導マグネットと
して用いられるに限られていた。
また最近はセラミック材料で超伝導を呈し得ることが知
られていた。しかしこれもインゴット構造であり、薄膜
の超伝導材料の形成はまったく提案されていない。
いわんや、この薄膜をフォトリソグラフィ技術によりパ
ターニングする方法も、またこれをさらに半導体装置の
相互配線の一部に用いることもまったく知られていない
他方、半導体集積回路を含めた複数の素子を同一基板に
設けた半導体装置が知られている。しかしこの半導体装
置を液体窒素温度(77°K)の如き低温で動作させる
試みはまったく知られてない。
「従来の問題点」 半導体集積回路は近年型々微細化するとともに高速動作
を要求されている。また微細化とともに半導体素子の発
熱による信頼性低下また発熱部の動作速度の低下が問題
となっていた。
このため、もし半導体素子を液体窒素温度で動作させん
とするど、その素子での電子およびホールの移動度は室
温のそれに比べて3〜4倍も高めることができ、ひいて
は素子の周波数特性を向上できる。
また加えて液体窒素で冷却しているため、局部的な発熱
も防ぐことができ、信頼性向上に優れたものであると推
定できる。
しかし、かかる極低温で動作をさせると、その金属リー
ド配線は逆にその電気抵抗が1桁も大きくなり、このリ
ードでの周波数特性の遅滞が問題となってしまった。
「問題を解決すべき手段」 本発明はかかる問題点を解決するため、基板特に半導体
装置を有する基板における相互配線を極低温(20〜1
00°に好ましくは77°に以上の温度)で超伝導を呈
するセラミック材料により形成する作製方法に関するも
のである。
本発明は基板、特に好ましくは耐熱性を有する半導体、
例えば単結晶シリコン半導体基板を用いて、この半導体
に複数の素子、例えば絶縁ゲイト型電界効果トランジス
タ、バイポーラ型l・ランジスタ、5IT(静電誘導型
トランジスタ)、抵抗、キャパシタを設ける。そしてこ
の上に、またその上面の絶縁膜または導体上に電気抵抗
が零または零に近くする超伝導材料の薄膜を形成する。
これをフォトリソグラフィ技術により選択エッチをして
パターニングをする。更にその工程の前または後に50
0〜1000℃で熱アニールを特に酸化性雰囲気で行う
ことにより、超伝導現象を極低温で呈するようにセラミ
ック材料の結晶構造を変成する。これらの工程を1回ま
たは複数回繰り返すことにより、1層または各層の相互
配線を電気抵抗が零の材料により形成する。
1作用」 これまで、超伝導セラミックスはエツチング方法がまっ
たく知られていなかった。これに対して初めて酸を用い
てエツチングすることにより、微細パターンの作製が可
能となり、相互配線材料を作ることができた。かかる超
伝導薄膜のリードを用いた半導体素子を液体窒素温度と
すると、その電子またはボール移動度は3〜4倍に向上
させることができる。加えて、そのリード、電極の電気
抵抗を零または零に等しくすることが可能となる。
そのためきわめて高速動作をさせることが可能となる。
また動作による発熱も液体窒素による冷却により高信頼
性化も可能となる。
以下に本発明の実施例を図面に従って説明する。
「実施例1」 第1図は本発明の超伝導装置の製造工程の実施例を示す
第1図(八)において、シリコン半導体基板(1)上に
絶縁膜(2)を形成し、ここにフォトリソグラフィ技術
により開穴(8)を形成する。
第1図(八)における半導体基板(1)内にはIGFE
T(絶縁ゲイI型半導体装置)、バイポーラトランジス
タの如きアクティブ型素子または抵抗、キャパシタの如
きパッシブ型素子が予め設けられている。そしてこれら
のアクティブ型またはパッシブ型の素子の電極用コンタ
クト部が前記した開穴に対応して設けられている。
第1図(B)においてはこれらの上面に超伝導を呈すべ
き材料を薄膜状に形成する。この薄膜はスパッタ法で形
成した。スクリーン印刷法、真空蒸着法または気相法(
CVD法)で行ってもよい。しかし、ここでは材料の形
成が量産効果を有し、また耐熱性のセラミック系薄膜を
作りやすいスパッタ法か好ましい。
スパッタ装置はターゲットとして(y+−ウBax)C
uOyx =0.01〜0.3好ましくは0.05〜0
.1 、V =2.5〜3.0を用いた。もしy =2
.5の場合はブラウンミラーライト構造を採りえる。
Tc(臨界温度)をより77°Kまたはそれ以上とする
ためにはy=2.5に近く、またXば0.05〜0.1
にターゲットの作製の際合成すればよい。
スパッタに際してはその実施例として、基板温度450
℃、アルゴン雰囲気、周波数5QIlz、出力100W
で行った。かかる場合のセラミック材料の膜厚を0.2
〜2μm、例えば1μmの厚さとして、この後酸素中7
00℃(10時間)でアニールを行い、その後この薄膜
が“より結晶を成長さゼやずくずべ(Tc=80°K 
(抵抗は80°により下がりはじめ、実験的には32°
にで抵抗は実質的に零になった)の超伝導薄膜を作るこ
とができた。
この後、この薄膜をフォトリソグラフィ技術で所定のパ
ターニングを行った。かくして素子の電極および入力、
出力端子との接続を含む相互配線用の電極およびリード
を構成すべくフォトレシストコ−1〜し、酸例えば硫酸
または硝酸で選択除去(エッチ)を行い第1図(C)を
得た。
このパターニングは前記した超伝導用薄膜を形成した後
に行い、ざらにその後に熱アニールを行ってパターニン
グした相互作用部のみ選択的に結晶化を行うことば有効
である。
この場合は相U、配線を初期状態において結晶粒径が小
さいためより微細パターンか可能である。
第1図(D)はこの後多層配線を必要に応じて行った。
特に半導体装置との外部のリードの接合のためにはセラ
ミック超伝導体より金属か連結をしやすい。このため層
間絶縁物(6)をPI口(ポリイミド樹脂)で形成し、
アルミニュームで(7) 、 (7’ )を形成した。
即ち、本発明は素子の相互配線の1層または多層配線を
超伝導材料で形成した。さらに外部引き出電極はその密
着性をよくするため金属パッドを設i−Jこれを用いた
。もちろんこの外部引き出し電極との密着性を向」二で
きる場合はこのパッド部も超伝導材料を用いてもよい。
「実施例2」 第2図は本発明の他の実施例を示す。
図面ばC/MO3(相補型IGFIET)の部分のみ拡
大して示したものである。
図面は熱アニールに十分耐え得るシリコン半導体基板(
1)を用いた。さらにP型井戸(15)を埋置して酸化
珪素(11)を設け、一方のIGFET (20)はゲ
イト電極(12)、ソース(13)、ドレイン(14)
をPチャネルIGFBTとして設けた。他方のIGFE
T(21)はゲイト電極(12’) 、ソース(13’
) 、ドレイン(14’)として設け、Nチャネル型I
GFETとした。ゲイト電極(12) 、 (12″)
は多結晶シリコンとし、これらの連絡その他の相互配線
(5) 、 (7)を実施例1と同様の超伝導材料で形
成した。
この超伝導材料を気相法で作り、下側基板に対し何らの
損(iを与えない場合はゲイト電極も超伝導材料で形成
してもよい。
「効果」 本発明によりこれらを半導体装置を室温ではなく、冷却
して形成する場合においても実用化か初めて可能となっ
た。
特に半導体は冷却することにより周波数特性を向上させ
るごとができる。しかし他方金属導体は逆に抵抗が増し
てしまう。この欠点を除去し導体をセラミック系超伝導
材料を用いることにより半導体とともに低温にし、電気
伝導度を向上させることか可能となった。
そのため、本発明の技術思想を発展させることにより、
16M〜1.Gビット等の超々LSIに対する応用も可
能となった。
本発明において、半導体はシリコンではな(GaAs等
の化合物半導体であってもよい。またシリコン半導体上
にGaAs等の■−■化合物半導体をヘテロエピタキシ
ャル成長を・已しめ、この半導体薄膜を用いてもよい。
かくすることにより超高速動作を指せることが可能とな
る。しかしアニールの温度を下げ、アニール中に半導体
基板を劣化しないように工夫する必要かある。
【図面の簡単な説明】
第1図は本発明の製造工程を示す。゛ 第2図は本発明の他の実施例を示す。

Claims (1)

  1. 【特許請求の範囲】 1、基板上に相互配線用の超伝導を呈するセラミック材
    料の薄膜を形成する工程と、該材料の必要領域をレジス
    トコートをした後、不用領域を酸で選択除去する工程と
    を有することを特徴とする超伝導装置の作製方法。 2、相互配線は基板上または該基板上の絶縁膜または配
    線上に超伝導を呈すべきセラミック材料を薄膜状に形成
    する工程と、該材料をフォトリソグラフィ技術により選
    択エッチする工程と、該工程の前または後に500〜1
    000℃の温度で熱アニールを行う工程とを有して形成
    することを特徴とする超伝導装置の作製方法。 3、特許請求の範囲第1項において、熱アニールは酸性
    雰囲気で実施せしめることを特徴とする超伝導装置の作
    製方法。 4、特許請求の範囲第1項において、基板は半導体上に
    選択的に絶縁膜が設けられたことを特徴とする超伝導装
    置の作製方法。
JP28399287A 1987-11-09 1987-11-09 超伝導装置の作製方法 Pending JPS63220546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28399287A JPS63220546A (ja) 1987-11-09 1987-11-09 超伝導装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28399287A JPS63220546A (ja) 1987-11-09 1987-11-09 超伝導装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62053725A Division JPS63220545A (ja) 1987-03-09 1987-03-09 超伝導半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPS63220546A true JPS63220546A (ja) 1988-09-13

Family

ID=17672886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28399287A Pending JPS63220546A (ja) 1987-11-09 1987-11-09 超伝導装置の作製方法

Country Status (1)

Country Link
JP (1) JPS63220546A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252680A (ja) * 1989-03-24 1990-10-11 Nippon Cement Co Ltd 酸化物超伝導膜から成るブリッジ型粒界ジョセフソン素子のパターニング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126182A (en) * 1981-01-28 1982-08-05 Nippon Telegr & Teleph Corp <Ntt> Superconductor element
JPS60154613A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 極低温用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126182A (en) * 1981-01-28 1982-08-05 Nippon Telegr & Teleph Corp <Ntt> Superconductor element
JPS60154613A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 極低温用半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252680A (ja) * 1989-03-24 1990-10-11 Nippon Cement Co Ltd 酸化物超伝導膜から成るブリッジ型粒界ジョセフソン素子のパターニング方法

Similar Documents

Publication Publication Date Title
KR950010206B1 (ko) 전자 장치 및 그 제조 방법
US5283465A (en) Superconducting lead on integrated circuit
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPS63220546A (ja) 超伝導装置の作製方法
JPS63220545A (ja) 超伝導半導体装置の作製方法
JPS63220544A (ja) 超伝導半導体装置
JP3096050B2 (ja) 半導体装置の製造方法
JPS63245975A (ja) 超電導体装置
JP2678232B2 (ja) 超電導体装置
US5227361A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPS63283085A (ja) 超電導デバイス
JP2747557B2 (ja) 超電導体装置
JPH01125957A (ja) 超電導体装置
JPH01183138A (ja) 半導体装置
JP2614942B2 (ja) 超伝導集積回路素子の製造方法
JPS63258083A (ja) 超電導材料の作製方法
JPH0736404B2 (ja) 超電導体装置の作製方法
JP2768276B2 (ja) 酸化物超電導接合素子
JPS61174743A (ja) 半導体装置の電極配線の製造方法
JP3000124B2 (ja) 絶縁ゲート型電界効果トランジスタの作製方法
JPH01125958A (ja) 超電導体装置
JPS63308979A (ja) 酸化物超伝導体接合の形成方法
JPH01222443A (ja) 半導体装置の製造方法
JPH0284732A (ja) 超伝導体素子の製造方法
JP2691065B2 (ja) 超電導素子および作製方法