JPS63220545A - 超伝導半導体装置の作製方法 - Google Patents

超伝導半導体装置の作製方法

Info

Publication number
JPS63220545A
JPS63220545A JP62053725A JP5372587A JPS63220545A JP S63220545 A JPS63220545 A JP S63220545A JP 62053725 A JP62053725 A JP 62053725A JP 5372587 A JP5372587 A JP 5372587A JP S63220545 A JPS63220545 A JP S63220545A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
superconducting
zero
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62053725A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP62053725A priority Critical patent/JPS63220545A/ja
Priority to EP88103643A priority patent/EP0282012A3/en
Priority to KR1019880002376A priority patent/KR950010206B1/ko
Priority to CN88101268A priority patent/CN1017951B/zh
Publication of JPS63220545A publication Critical patent/JPS63220545A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の利用分野」 本発明はセラミック系超伝導材料を用いた半導体装置の
作製方法に関するもので、半導体装置における相互配線
の一部または全部を超伝導材料で形成するとともに、こ
の半導体装置を70〜100’に好ましくば77°にの
如き低温で動作せしめんとするものである。
「従来の技術」 従来、超伝導材料はNb−Ge系(例えはNb5Ge)
等の金属材料を線材として用い、超伝導マグネットとし
て用いられるに限られていた。
また最近はセラミック材料で超伝導を呈し得ることが知
られていた。しかしこれもインゴット構造であり、薄膜
の超伝導材料の形成はまったく提案されていない。
いわんや、この薄膜をフォトリソグラフィ技術によりパ
ターニングする方法も、またこれをさらに半導体装置の
相互配線の一部に用いることもまったく知られていない
他方、半導体集積回路を含めた複数の素子を同一基板に
設けた半導体装置が知られている。しかしこの半導体装
置を液体窒素温度(77°k)の如き低温で動作させる
試みはまった(知られてない。
「従来の問題点」 半導体集積回路は近年益々微細化するとともに高速動作
を要求されている。また微細化とともに半導体素子の発
熱による信頼性低下また発熱部の動作速度の低下が問題
となっていた。
このため、もし半導体素子を液体窒素温度で動作させん
とすると、その素子での電子およびホールの移動度は室
温のそれに比べて3〜4倍も高めることができ、ひいて
は素子の周波数特性を向」二できる。
また加えて液体窒素で冷却しているため、局部的な発熱
も防くことかでき、信頼性向上に優れたものであると推
定できる。
しかし、かかる極低温で動作をさせると、その金属リー
ド配線は逆にその電気抵抗が1桁も大きくなり、このリ
ードでの周波数特性の遅滞が問題となってしまった。
「問題を解決す・\き手段」 本発明はかかる問題点を解決するため、半導体装置にお
ける相互配線を極低温(20〜100 °に好ましくは
77°に以」二の温度)で超伝導を呈するセラミック材
料により設けたものである。
本発明は半導体特に好ましくは耐熱性を有する半導体、
例えば単結晶シリコン半導体基板を用いて、この半導体
に複数の素子、例えば絶縁ゲイト型電界効果トランジス
タ、バイポーラ型l・ランジスタ、5IT(静電誘導型
トランジスタ)、抵抗、キャパシタを設ける。そしてこ
の上に、またその上面の絶縁膜または導体上に電気抵抗
か零または零に近くする超伝導材料を形成する。これを
フォトリソグラフィ技術により選択エッチをしてバター
ニングをする。更にその二■ユ程の前または後に500
〜1000°Cて熱アニールを特に酸化性雰囲気で行う
ことにより、超伝導現象を極低温で呈するようにセラミ
ック材料の結晶構造を変成する。これらの工程を1回ま
たは複数回繰り返すことにより、■層または各層の相互
配線を電気抵抗が零の材料により形成する。
「作用」 かかる半導体素子を液体窒素温度とすると、その電子ま
たはホール移動度は3〜4倍に向上させることができる
。加えて、そのリード、電極の電気抵抗を零または零に
等しくすることが可能となる。そのためきわめて高速動
作をさせることが可能となる。
また動作による発熱も液体窒素による冷却により高信頼
性化も可能となる。
以下に本発明の実施例を図面に従って説明する。
「実施例1」 第1図は本発明の超伝導半導体装置の製造工程の実施例
を示す。
第1図(A)において、シリコン半導体基板(1)上に
絶縁膜(2)を形成し、ここにフォトリソグラフィ技術
により開穴(8)を形成する。
第1図(八)における半導体基板(1)内にはIGFE
T(絶縁ゲイト型半導体装置)、パイポルラドランc−
) ジスクの如きアクティブ型素子または抵抗、キャパシタ
の如きパッシブ型素子が予め設けられている。そしてこ
れらのアクティブ型またはパッシブ型の素子の電極用コ
ンタクト部が前記した開穴に対応して設けられている。
第1図(B)においてはこれらの上面に超伝導を呈すべ
き材料を薄膜状に形成する。この薄膜はスパッタ法で形
成した。スクリーン印刷法、真空蒸着法または気相法(
CVD法)で行ってもよい。しかし、ここでは材料の形
成が量産効果を有し、また耐熱性のセラミック系薄膜を
作りやすいスパッタ法が好ましい。
スパッタ装置はターゲットとして(Y (−XBax)
 Cu0yx =0.01〜0.3好ましくは0.05
〜0.1 、y =2.5〜3.0を用いた。もしy=
2.5の場合はブラウンミラーライi・構造を採りえる
Tc(臨界温度)をより77°Kまたはそれ以上とする
ためにはy=2.5に近く、またXは0.05〜0.1
にターゲットの作製の際合成すればよい。
スパックに際してはその実施例として、基板部度450
℃、アルゴン雰囲気、周波数5 Q Hz、出力100
Wで行った。かかる場合のセラミック材料の膜厚を0.
2〜2μm1例えば1μmの厚さとして、この後酸素中
700°C(10時間)でアニールを行い、その後この
薄膜がより結晶を成長させやすくすべ(Tc=80°K
 (抵抗は80°により下がりはじめ、実験的には32
°にで抵抗は実質的に零になった)の超伝導薄膜を作る
ことができた。
この後、この薄膜をフォトリソグラフィ技術で所定のパ
ターニングを行った。かくして素子の電極および入力、
出力端子との接続を含む相互配線用の電極およびリード
を構成すべくフォトレジストコートし、酸例えば硫酸ま
たは硝酸で選択除去(エッチ)を行い第1図(C)を得
た。
このパターニングは前記した超伝導用薄膜を形成した後
に行い、さらにその後に熱アニールを行ってパターニン
グした相互作用部のみ選択的に結晶化を行うことは有効
である。
この場合は相互配線を初期状態において結晶粒径が小さ
いためより微細パターンが可能である。
第1[a(D) はこの後多層配線を必要に応じて行っ
た。特に半導体装置との外部のリードの接合のためには
セラミック超伝導体より金属が連結をしやすい。このた
め層間絶縁物(6)を酸化珪素、PT口(ポリイミド樹
脂)で形成し、アルミニュームで(7) 、 (7”)
を形成した。
即ち、本発明は素子の相互配線の1層または多層配線を
超伝導材料で形成した。さらに外部引き出電極はその密
着性をよくするため金属パッドを設けごれを用いた。も
ちろんこの外部引き出し電極との密着性を向上できる場
合はこのパッド部も超伝導材料を用いてもよい。
「実施例2」 第2図は本発明の他の実施例を示す。
図面はC/MO3(相補型IGFET)の部分のみ拡大
して示したものである。
図面は熱アニールに十分耐え得るシリコン半導体基板(
1)を用いた。さらにP型井戸(15)を埋置して酸化
珪素(11)を設け、一方のIGFET(20)はゲイ
ト電極(12)、ソース(13)、トレイン(14)を
PチャネルIGFETとして設けた。他方のIGFET
(21)はゲイト電極(12’) 、ソース(13’)
 、トレイン(14’)として設け、Nチャネル型IG
’FETとした。ゲイト電極(12) 、 (12’ 
)は多結晶シリコンとし、これらの連絡その他の相互配
線(5) 、 (7)を実施例1と同様の超伝導材料で
形成した。
この超伝導材料を気相法で作り、下側基板に対し何らの
損傷を与えない場合はゲイト電極も超伝導材料で形成し
てもよい。
「効果」 本発明によりこれらを半導体装置を室温ではなく、冷却
して形成する場合においても実用化が初めて可能となっ
た。
特に半導体は冷却することにより周波数特性を向上させ
ることができる。しかし他方金属導体は逆に抵抗が増し
てしまう。この欠点を除去し導体をセラミック系超伝導
材料を用いることにより半導体とともに低温にし、電気
伝導度を向上させることが可能となった。
そのため、本発明の技術思想を発展させることにより、
16M〜IGピット等の超々1、Slに対する応用も可
能となった。
本発明において、半導体はシリコンではなく GaAs
等の化合物半導体であってもよい。またシリコン半導体
上にGaAs等のm−v化合物半導体をヘテロエピタキ
シャル成長をせしめ、この半導体薄膜を用いてもよい。
かくすることにより超高速動作を指せることか可能とな
る。しかしアニールの温度を下げ、アニール中に半導体
基板を劣化しないように工夫する必要がある。
【図面の簡単な説明】
第1図は本発明の製造工程を示す。 第2図は本発明の他の実施例を示す。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板内の複数の半導体素子を設ける工程と、
    前記半導体基板上の相互配線を超伝導を呈するセラミッ
    ク材料により形成する工程とを有することを特徴とする
    超伝導半導体装置の作製方法。 2、特許請求の範囲第1項において、相互配線は半導体
    基板上または該基板上の絶縁膜または配線上にスパッタ
    法によりセラミック材料を形成する工程と、該材料をフ
    ォトリソグラフィ技術により選択エッチする工程と、該
    工程の前または後に500〜1000℃の温度で熱アニ
    ールを行う工程とを有して形成することを特徴とする超
    伝導半導体装置の作製方法。 3、特許請求の範囲第2項において、熱アニールは酸性
    雰囲気で実施せしめることを特徴とする超伝導半導体装
    置の作製方法。
JP62053725A 1987-03-09 1987-03-09 超伝導半導体装置の作製方法 Pending JPS63220545A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62053725A JPS63220545A (ja) 1987-03-09 1987-03-09 超伝導半導体装置の作製方法
EP88103643A EP0282012A3 (en) 1987-03-09 1988-03-08 Superconducting semiconductor device
KR1019880002376A KR950010206B1 (ko) 1987-03-09 1988-03-08 전자 장치 및 그 제조 방법
CN88101268A CN1017951B (zh) 1987-03-09 1988-03-09 超导半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62053725A JPS63220545A (ja) 1987-03-09 1987-03-09 超伝導半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP28399287A Division JPS63220546A (ja) 1987-11-09 1987-11-09 超伝導装置の作製方法

Publications (1)

Publication Number Publication Date
JPS63220545A true JPS63220545A (ja) 1988-09-13

Family

ID=12950806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62053725A Pending JPS63220545A (ja) 1987-03-09 1987-03-09 超伝導半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JPS63220545A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249353A (ja) * 1987-04-06 1988-10-17 Asahi Chem Ind Co Ltd 集積回路の配線方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126182A (en) * 1981-01-28 1982-08-05 Nippon Telegr & Teleph Corp <Ntt> Superconductor element
JPS60154613A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 極低温用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126182A (en) * 1981-01-28 1982-08-05 Nippon Telegr & Teleph Corp <Ntt> Superconductor element
JPS60154613A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 極低温用半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249353A (ja) * 1987-04-06 1988-10-17 Asahi Chem Ind Co Ltd 集積回路の配線方法

Similar Documents

Publication Publication Date Title
JPH0456325A (ja) 半導体装置およびその製造方法
KR950010206B1 (ko) 전자 장치 및 그 제조 방법
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
EP0303521A2 (en) Superconducting device and methods of manufacturing the same
JPS63220545A (ja) 超伝導半導体装置の作製方法
JPS63220544A (ja) 超伝導半導体装置
JPS63220546A (ja) 超伝導装置の作製方法
JP3096050B2 (ja) 半導体装置の製造方法
US5227361A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPS63245975A (ja) 超電導体装置
JP2678232B2 (ja) 超電導体装置
JPS63283085A (ja) 超電導デバイス
JP2747557B2 (ja) 超電導体装置
JPH01125957A (ja) 超電導体装置
JPH01183138A (ja) 半導体装置
JP2614942B2 (ja) 超伝導集積回路素子の製造方法
JPH0736404B2 (ja) 超電導体装置の作製方法
JPS63258083A (ja) 超電導材料の作製方法
JP2768276B2 (ja) 酸化物超電導接合素子
JPS63250882A (ja) 酸化物超電導材料の絶縁化方法
JPS61174743A (ja) 半導体装置の電極配線の製造方法
JP2691065B2 (ja) 超電導素子および作製方法
JPS58170030A (ja) 半導体装置の製造方法
JPH01222443A (ja) 半導体装置の製造方法
JPH01125958A (ja) 超電導体装置