JPH0648733B2 - 極低温用半導体装置 - Google Patents
極低温用半導体装置Info
- Publication number
- JPH0648733B2 JPH0648733B2 JP59010022A JP1002284A JPH0648733B2 JP H0648733 B2 JPH0648733 B2 JP H0648733B2 JP 59010022 A JP59010022 A JP 59010022A JP 1002284 A JP1002284 A JP 1002284A JP H0648733 B2 JPH0648733 B2 JP H0648733B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconducting
- metal wiring
- wiring layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 15
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 14
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910015345 MOn Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910019794 NbN Inorganic materials 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53285—Conductive materials containing superconducting materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体集積回路に関し、特に低温で動作させる
ことを特徴とする超高速素子の配線および電極構造に関
する。
ことを特徴とする超高速素子の配線および電極構造に関
する。
半導体集積回路における信号伝播の高速化を制限する一
因として配線抵抗と配線容量による遅延がある。従来、
半導体集積回路の配線材料としては、Ｓｉ集積回路の場
合、Ａｌ，Ｍｏ，Ｗ，ポリシリコン層などが用いられて
いる。Ａｌ層の抵抗値は液体ヘリウム温度で約１／２０
に低減し、ポリシリコン層の抵抗値も同温度で約９／１
０に低減するものの、トランジスタのチヤネル長が短く
なつた極限ではこれらの配線層における信号伝播時間が
伝播速度を制限してしまうという問題がある。
因として配線抵抗と配線容量による遅延がある。従来、
半導体集積回路の配線材料としては、Ｓｉ集積回路の場
合、Ａｌ，Ｍｏ，Ｗ，ポリシリコン層などが用いられて
いる。Ａｌ層の抵抗値は液体ヘリウム温度で約１／２０
に低減し、ポリシリコン層の抵抗値も同温度で約９／１
０に低減するものの、トランジスタのチヤネル長が短く
なつた極限ではこれらの配線層における信号伝播時間が
伝播速度を制限してしまうという問題がある。
本発明の目的はこの遅延を極力低減する配線および電極
構造を提供することにある。
構造を提供することにある。
本発明はこの配線における信号伝播の遅延をほとんど零
にするため、回路配線に超電導金属を用いて液体ヘリウ
ム温度動作させる半導体集積回路に関する。本発明では
半導体集積回路の配線に工業的に広く用いられている超
電導金属であるところのＮｂ，Ｐｂ，ＮｂＮ，ＭｏＮ及
びこれらの合金を用い回路を液体ヘリウム温度で動作さ
せる。この時配線金属が超電導状態となり、配線におけ
る信号伝播遅延を極端に短くできる。上記超電導金属を
配線に用いるためこれをMOSFETのソース、ドレイン領域
上に直接蒸着して電極を形成すると、これらの超電導金
属とＳｉ間で著しく反応し、ソース、ドレイン領域を突
き抜けてｐ−ｎ接合短絡破壊を生じ易いという問題点が
あつた。また上記超電導金属をポリシリコン層または酸
化膜上に直接蒸着すると密着性が不十分で超電導金属層
に応力歪が発生し易いという問題がある。そこで本発明
では金属シリサイド層またはＭｏ，Ｗ，Ａｌなどの通常
金属層の上に超電導金属を蒸着した二層配線構造をと
る。もしくは、前期二層配線に加えて、前記超電金属の
上にさらにもう一度、金属または金属シリサイド層を設
けた三層配線構造をとつてその上に形成されるパツシベ
ーシヨン膜との密着性を改善する。
にするため、回路配線に超電導金属を用いて液体ヘリウ
ム温度動作させる半導体集積回路に関する。本発明では
半導体集積回路の配線に工業的に広く用いられている超
電導金属であるところのＮｂ，Ｐｂ，ＮｂＮ，ＭｏＮ及
びこれらの合金を用い回路を液体ヘリウム温度で動作さ
せる。この時配線金属が超電導状態となり、配線におけ
る信号伝播遅延を極端に短くできる。上記超電導金属を
配線に用いるためこれをMOSFETのソース、ドレイン領域
上に直接蒸着して電極を形成すると、これらの超電導金
属とＳｉ間で著しく反応し、ソース、ドレイン領域を突
き抜けてｐ−ｎ接合短絡破壊を生じ易いという問題点が
あつた。また上記超電導金属をポリシリコン層または酸
化膜上に直接蒸着すると密着性が不十分で超電導金属層
に応力歪が発生し易いという問題がある。そこで本発明
では金属シリサイド層またはＭｏ，Ｗ，Ａｌなどの通常
金属層の上に超電導金属を蒸着した二層配線構造をと
る。もしくは、前期二層配線に加えて、前記超電金属の
上にさらにもう一度、金属または金属シリサイド層を設
けた三層配線構造をとつてその上に形成されるパツシベ
ーシヨン膜との密着性を改善する。
以下、本発明の実施例を第１図により説明する。第１図
において、１１はｐ型Ｓｉ基板、１２はフイールド酸化
膜、１３はゲート酸化膜、１４はポリシリコン層、また
１５，１６はそれぞれＭＯＳＦＥＴのソース、ドレイン
領域であるｎ＋拡散層、１７はＰＳＧ膜である。さら
に、１８はモリブデンシリサイド（ＭｏＳｉ２）、１９
はこの上に電子ビーム蒸着または高周波スパツタリング
方によつて形成したＮｂ層である。
において、１１はｐ型Ｓｉ基板、１２はフイールド酸化
膜、１３はゲート酸化膜、１４はポリシリコン層、また
１５，１６はそれぞれＭＯＳＦＥＴのソース、ドレイン
領域であるｎ＋拡散層、１７はＰＳＧ膜である。さら
に、１８はモリブデンシリサイド（ＭｏＳｉ２）、１９
はこの上に電子ビーム蒸着または高周波スパツタリング
方によつて形成したＮｂ層である。
本実施例の集積回路はモリブデンサイド層とＮｂ層の積
層構造を配線として用いて、これを液体ヘリウム温度
（４．２Ｋ）動作させることを特徴としており、極低温
下ではＮｂ配線が超電導状態となつて信号遅延を極めて
短くできるとともに、Ｎｂ層とＳｉまたはポリシリコン
層、もしくは酸化膜間にモリブデンシリサイド層を介在
させたため、超電導金属とＳｉとの反応を効果的に防止
でき、また配線の密着性、応力歪の問題を大幅に改善で
きる。
層構造を配線として用いて、これを液体ヘリウム温度
（４．２Ｋ）動作させることを特徴としており、極低温
下ではＮｂ配線が超電導状態となつて信号遅延を極めて
短くできるとともに、Ｎｂ層とＳｉまたはポリシリコン
層、もしくは酸化膜間にモリブデンシリサイド層を介在
させたため、超電導金属とＳｉとの反応を効果的に防止
でき、また配線の密着性、応力歪の問題を大幅に改善で
きる。
本実施例は配線及び電極構造として次の三種を含む。
第一は第１図に示したように、ｎ＋層１５、モリブデン
シリサイド層１８、Ｎｂ層１９よりなる配線および電極
構造である。第二は、ｎ＋層１６、ポリシリコン層１
４、モリブデンシリサイド層１８、Ｎｂ層１９よりなる
配線および電極構造である。第三ポリシリコン層１４、
モリブデンシリサイド層１８、Ｎｂ層１９よりなる配線
および電極構造である。
シリサイド層１８、Ｎｂ層１９よりなる配線および電極
構造である。第二は、ｎ＋層１６、ポリシリコン層１
４、モリブデンシリサイド層１８、Ｎｂ層１９よりなる
配線および電極構造である。第三ポリシリコン層１４、
モリブデンシリサイド層１８、Ｎｂ層１９よりなる配線
および電極構造である。
第２の実施例では、第一の実施例におけるモリブデンシ
リサイド層の代わりにＳｉとの反応性の小さいＭｏまた
はＷ層を蒸着する。
リサイド層の代わりにＳｉとの反応性の小さいＭｏまた
はＷ層を蒸着する。
本発明の第３の実施例を第２図により説明する。図中、
２１はｐ型Ｓｉ基板、２２はフイールド酸化膜、２３は
ゲート酸化膜、２４はポリシリコン層、２５，２６はｎ
＋拡散層、２７はＰＳＧ膜、２８，３０はモリブデンシ
リサイド層、２９はＮｂ層、３１はパッシベーション膜
である。本実施例では第１，第２の実施例で前記した利
点に加えて、Ｎｂ層上面をモリブデンシリサイド層で被
うため、Ｎｂ層とパッシベーション膜間の密着性、配線
の微細加工性で改善される。本実施例は次の三種の配線
及び電極構造を含む。第一はｎ＋層２５、モリブデンシ
リサイド層２８、Ｎｂ層２９、モリブデンサイド層３０
の積層構造である。第二はｎ＋層２６、ポリシリコン層
２４、モリブデンシリサイド層２８、Ｎｂ層２９、モリ
ブデンシリサイド層３０の積層構造である。第三はポリ
シリコン層２４、モリブデンシリサイド２８、Ｎｂ層２
９、モリブデンシリサイド層３０の積層構造である。
２１はｐ型Ｓｉ基板、２２はフイールド酸化膜、２３は
ゲート酸化膜、２４はポリシリコン層、２５，２６はｎ
＋拡散層、２７はＰＳＧ膜、２８，３０はモリブデンシ
リサイド層、２９はＮｂ層、３１はパッシベーション膜
である。本実施例では第１，第２の実施例で前記した利
点に加えて、Ｎｂ層上面をモリブデンシリサイド層で被
うため、Ｎｂ層とパッシベーション膜間の密着性、配線
の微細加工性で改善される。本実施例は次の三種の配線
及び電極構造を含む。第一はｎ＋層２５、モリブデンシ
リサイド層２８、Ｎｂ層２９、モリブデンサイド層３０
の積層構造である。第二はｎ＋層２６、ポリシリコン層
２４、モリブデンシリサイド層２８、Ｎｂ層２９、モリ
ブデンシリサイド層３０の積層構造である。第三はポリ
シリコン層２４、モリブデンシリサイド２８、Ｎｂ層２
９、モリブデンシリサイド層３０の積層構造である。
第４の実施例は第三の実施例におけるモリブデンシリサ
イド層の代わりにＭｏまたはＷ層を蒸着する。
イド層の代わりにＭｏまたはＷ層を蒸着する。
また上記実施例では超電導金属層としてＮｂを用いる場
合のみについて述べたが、本発明は超電導金属として、
Ｐｂ，ＮｂＮ，ＭｏＮ、およびこれらを含む合金を用い
て実現可能であることほ勿論である。
合のみについて述べたが、本発明は超電導金属として、
Ｐｂ，ＮｂＮ，ＭｏＮ、およびこれらを含む合金を用い
て実現可能であることほ勿論である。
以上の実施例から明らかなように、本発明によれば、 (１)ＭＯＳＦＥＴのソース領域もしくはドレイン領域に
接続された配線層がＮｂの如き超電導金属層により形成
されているため、集積回路を液体ヘリウム（４．２Ｋ）
で動作することにより、超電導金属配線層の信号遅延を
著しく低減することができる、 (２)ＭＯＳＦＥＴのソース領域もしくはドレイン領域と
その上の超電導金属配線層の間には通常金属層または金
属シリサイド層が形成されているので、この通常金属層
または金属シリサイド層が超電導金属配線層とシリコン
との反応を防止するため、超電導金属配線層の超電導金
属がシリコン基板中のソース領域もしくはドレイン領域
を突き抜けて、ソース領域もしくはドレイン領域のｐｎ
接合が短絡破壊することが防止される、 と言う顕著な効果を奏するものである。
接続された配線層がＮｂの如き超電導金属層により形成
されているため、集積回路を液体ヘリウム（４．２Ｋ）
で動作することにより、超電導金属配線層の信号遅延を
著しく低減することができる、 (２)ＭＯＳＦＥＴのソース領域もしくはドレイン領域と
その上の超電導金属配線層の間には通常金属層または金
属シリサイド層が形成されているので、この通常金属層
または金属シリサイド層が超電導金属配線層とシリコン
との反応を防止するため、超電導金属配線層の超電導金
属がシリコン基板中のソース領域もしくはドレイン領域
を突き抜けて、ソース領域もしくはドレイン領域のｐｎ
接合が短絡破壊することが防止される、 と言う顕著な効果を奏するものである。
また、本発明のより好適な実施形態では、上層の超電導
金属配線層と下層の絶縁膜との間および上層の超電導金
属配線層と下層のポリシリコン層との間のいずれにおい
ても通常金属層または金属シリサイド層が形成されてい
るので、上層の超電導金属配線層と下層の絶縁膜もしく
はポリシリコン層との間の密着性を改善することが可能
となる。
金属配線層と下層の絶縁膜との間および上層の超電導金
属配線層と下層のポリシリコン層との間のいずれにおい
ても通常金属層または金属シリサイド層が形成されてい
るので、上層の超電導金属配線層と下層の絶縁膜もしく
はポリシリコン層との間の密着性を改善することが可能
となる。
第１図は本発明の第１及び第２の実施例を示す素子断面
図である。第２図は第３及び第４の実施例を示す素子断
面図である。 １１，２１……基板、１２，２２……フイールド酸化
膜、１４，２４……ポリシリコン層、１５，１６，２
５，２６……ｎ＋拡散層、１８，２８，３０……モリブ
デンシリサイド層、１９，２９……Ｎｂ層。
図である。第２図は第３及び第４の実施例を示す素子断
面図である。 １１，２１……基板、１２，２２……フイールド酸化
膜、１４，２４……ポリシリコン層、１５，１６，２
５，２６……ｎ＋拡散層、１８，２８，３０……モリブ
デンシリサイド層、１９，２９……Ｎｂ層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 39/06 ＺＡＡ 9276−4Ｍ (72)発明者 西野 壽一 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 小寺 信夫 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭58−67045（ＪＰ，Ａ) 特開 昭58−125885（ＪＰ，Ａ) 特開 昭58−97880（ＪＰ，Ａ) 特開 昭58−147085（ＪＰ，Ａ)
Claims (3)
- 【請求項１】シリコン基板に形成されたソース領域およ
びドレイン領域を有するＭＯＳＦＥＴと、 上記ＭＯＳＦＥＴの上記ソース領域と電気的に接続され
た超電導ソース金属配線層と、 上記ＭＯＳＦＥＴの上記ドレイン領域と電気的に接続さ
れた超電導ドレイン金属配線層とを具備してなり、 上記ソース領域と上記超電導ソース金属配線層との間お
よび上記ドレイン領域と上記超電導ドレイン金属配線層
との間に通常金属層または金属シリサイド層が形成され
ることにより上記ソース領域および上記ドレイン領域の
ｐｎ接合の短絡破壊を防止してなり、 上記超電導ソース金属配線層と上記超電導ドレイン金属
配線層とが超電導を呈する遷移温度以下から略液体ヘリ
ウム温度の付近までの範囲で動作させることを特徴とす
る極低温用半導体装置。 - 【請求項２】上記シリコン基板上には絶縁膜およびポリ
シリコン層とが形成されてなり、 上記絶縁膜および上記ポリシリコン層の上には上記超電
導ソース金属配線層および上記超電導ドレイン金属配線
層が延在してなり、 上記絶縁膜と上記超電導ソース金属配線層との間、上記
絶縁膜と上記超電導ドレイン金属配線層との間、上記ポ
リシリコン層と上記超電導ソース金属配線層との間、お
よび上記ポリシリコン層と上記超電導ドレイン金属配線
層との間に、それぞれ通常金属層または金属シリサイド
層が形成されてなることを特徴とする特許請求の範囲第
１項に記載の極低温用半導体装置。 - 【請求項３】上記超電導ソース金属配線層および上記超
電導ドレイン金属配線層上には、他の通常金属層または
金属シリサイド層を介してパッシベーション膜が形成さ
れてなることを特徴とする特許請求の範囲第１項または
第２項のいずれかに記載の極低温用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010022A JPH0648733B2 (ja) | 1984-01-25 | 1984-01-25 | 極低温用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010022A JPH0648733B2 (ja) | 1984-01-25 | 1984-01-25 | 極低温用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60154613A JPS60154613A (ja) | 1985-08-14 |
| JPH0648733B2 true JPH0648733B2 (ja) | 1994-06-22 |
Family
ID=11738769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010022A Expired - Lifetime JPH0648733B2 (ja) | 1984-01-25 | 1984-01-25 | 極低温用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648733B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950010206B1 (ko) * | 1987-03-09 | 1995-09-11 | 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 | 전자 장치 및 그 제조 방법 |
| JPS63220545A (ja) * | 1987-03-09 | 1988-09-13 | Semiconductor Energy Lab Co Ltd | 超伝導半導体装置の作製方法 |
| JPS63220544A (ja) * | 1987-03-09 | 1988-09-13 | Semiconductor Energy Lab Co Ltd | 超伝導半導体装置 |
| JP3009146B2 (ja) * | 1987-03-27 | 2000-02-14 | 株式会社日立製作所 | 半導体集積回路 |
| JPS63244880A (ja) * | 1987-03-31 | 1988-10-12 | Sumitomo Electric Ind Ltd | 超高速半導体装置 |
| US4960751A (en) * | 1987-04-01 | 1990-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit having superconducting multilayered structure and manufacturing method for same |
| JP2678232B2 (ja) * | 1987-05-06 | 1997-11-17 | 株式会社 半導体エネルギー研究所 | 超電導体装置 |
| JPS63314850A (ja) * | 1987-06-18 | 1988-12-22 | Fujitsu Ltd | 半導体装置 |
| US5183800A (en) * | 1987-07-15 | 1993-02-02 | Sharp Kabushiki Kaisha | Interconnection method for semiconductor device comprising a high-temperature superconductive material |
| JPH079905B2 (ja) * | 1987-07-15 | 1995-02-01 | シャープ株式会社 | 半導体装置の配線方法 |
| JPH0736404B2 (ja) * | 1987-08-13 | 1995-04-19 | 株式会社半導体エネルギ−研究所 | 超電導体装置の作製方法 |
| JP2747557B2 (ja) * | 1987-08-13 | 1998-05-06 | 株式会社 半導体エネルギー研究所 | 超電導体装置 |
| JPS6445146A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Manufacture of superconducting device |
| JPS6445143A (en) * | 1987-08-13 | 1989-02-17 | Semiconductor Energy Lab | Superconducting device |
| DE3889263T2 (de) * | 1987-08-24 | 1994-08-11 | Semiconductor Energy Lab | Elektronische Anordnungen unter Verwendung von supraleitenden Materialien. |
| JPH01123438A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 超電導配線集積回路 |
| JPS63220546A (ja) * | 1987-11-09 | 1988-09-13 | Semiconductor Energy Lab Co Ltd | 超伝導装置の作製方法 |
| JPH0680741B2 (ja) * | 1987-11-11 | 1994-10-12 | 株式会社半導体エネルギー研究所 | 超電導体装置 |
| JPH01183138A (ja) * | 1988-01-18 | 1989-07-20 | Fujitsu Ltd | 半導体装置 |
| JP2540185B2 (ja) * | 1988-04-14 | 1996-10-02 | 松下電子工業株式会社 | 半導体装置 |
| JP3000124B2 (ja) * | 1994-03-24 | 2000-01-17 | 工業技術院長 | 絶縁ゲート型電界効果トランジスタの作製方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867045A (ja) * | 1981-10-19 | 1983-04-21 | Nippon Telegr & Teleph Corp <Ntt> | 極低温用半導体装置およびその製造方法 |
| JPS5897880A (ja) * | 1981-12-07 | 1983-06-10 | Hitachi Ltd | 超電導薄膜機能素子の接続端子用突起電極 |
| JPS58125885A (ja) * | 1982-01-22 | 1983-07-27 | Hitachi Ltd | ジヨセフソン素子集積回路の構成方法 |
| JPS58147085A (ja) * | 1982-02-25 | 1983-09-01 | Fujitsu Ltd | ジヨセフソン集積装置 |
-
1984
- 1984-01-25 JP JP59010022A patent/JPH0648733B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60154613A (ja) | 1985-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648733B2 (ja) | 極低温用半導体装置 | |
| US5773899A (en) | Bonding pad for a semiconductor chip | |
| US4128670A (en) | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance | |
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US3461357A (en) | Multilevel terminal metallurgy for semiconductor devices | |
| US4577396A (en) | Method of forming electrical contact to a semiconductor substrate via a metallic silicide or silicon alloy layer formed in the substrate | |
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| US3427514A (en) | Mos tetrode | |
| US4151546A (en) | Semiconductor device having electrode-lead layer units of differing thicknesses | |
| US5329154A (en) | Compound semiconductor integrated circuit having improved electrode bonding arrangements | |
| BE1007589A3 (nl) | Halfgeleiderinrichting met in mesa-structuur aangebracht halfgeleiderelement. | |
| US4672415A (en) | Power thyristor on a substrate | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| KR970017918A (ko) | 고주파 회로 장치 및 그의 제조 방법 | |
| JPH0666412B2 (ja) | 積層型半導体集積回路 | |
| KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
| GB2068640A (en) | Wiring layers for semiconductor devices | |
| JPS61210668A (ja) | 半導体装置 | |
| JPH0587137B2 (ja) | ||
| KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPS6482559A (en) | Semiconductor integrated circuit device | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JP2789484B2 (ja) | 半導体装置 | |
| JP2802940B2 (ja) | 半導体装置 |