DE3889263T2 - Elektronische Anordnungen unter Verwendung von supraleitenden Materialien. - Google Patents
Elektronische Anordnungen unter Verwendung von supraleitenden Materialien.Info
- Publication number
- DE3889263T2 DE3889263T2 DE3889263T DE3889263T DE3889263T2 DE 3889263 T2 DE3889263 T2 DE 3889263T2 DE 3889263 T DE3889263 T DE 3889263T DE 3889263 T DE3889263 T DE 3889263T DE 3889263 T2 DE3889263 T2 DE 3889263T2
- Authority
- DE
- Germany
- Prior art keywords
- superconducting
- component according
- film
- semi
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/20—Permanent superconducting devices
- H10N60/205—Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures
- H10N60/207—Field effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/608—Electrodes characterised by their materials being superconducting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
- Die Erfindung betrifft eine elektronische Anordnung unter Verwendung eines supraleitenden Materials.
- Es wurden Versuche unternommen, elektronische Festkörper- Bauelemente unter Verwendung supraleitender Materialien wie metallischer Verbindungen der Nb-Ge-Reihe zu konstruieren. Ein repräsentatives Beispiel, wie es in EP-A-0 181 191 offenbart ist, ist ein Josephson-Bauelement, das auf Grundlage von Tunneleffekten im supraleitenden Zustand arbeiten kann. Dieses supraleitende Bauelement ist ein Schaltbauelement mit zwei Anschlüssen.
- Da das Josephson-Bauelement ein solches mit zwei Anschlüssen ist, können jedoch Eingangssignale und Ausgangssignale nicht unabhängig voneinander behandelt werden, und daher steht keine Verstärkungsfunktion zur Verfügung. Aus diesem Grund ist der Aufbau des Bauelements sehr kompliziert, jedoch kann das supraleitende Bauelement bei sehr hohen Frequenzen arbeiten. Ferner besteht eine andere Unzulänglichkeit darin, daß es ungeschickt und schwierig ist, auf dieses Bauelement herkömmliche Konstruktionsabläufe anzuwenden, wie sie in der Halbleiterindustrie stark entwickelt sind.
- Ferner neigen im Fall der Anwendung keramischer Supraleiter auf integrierte Halbleiterschaltungen Halbleiteroberflächen aus Silizium, die in Kontakt mit den keramischen Supraleitern stehen, dazu, nach langem Gebrauch oxidiert zu werden. Diese Oxidation macht die Grenzfläche zwischen dem Halbleiter und dem Supraleiter nichtleitend, so daß kein Strom hindurchfließen kann. Auf ähnliche Weise reagiert, wie dies in JP-A-60154613 diskutiert ist, eine metallische Supraleiterschicht wie eine solche aus Niob leicht mit einem Siliziumsubstrat, und daher müssen diese Materialien voneinander getrennt werden, wenn Strom zwischen ihnen fließen soll.
- Um die vorstehend genannten Schwierigkeiten zu überwinden oder sie zumindest wesentlich zu verringern, schlägt die Erfindung vor, daß ein Oberflächenabschnitt des Halbleiterbereichs eines supraleitenden Bauelements mit einem supraleitenden Film über einen dazwischen liegenden isolierenden oder halbisolierenden Film gekoppelt ist. Der Isolierfilm arbeitet so, daß er das Fließen eines Tunnelstroms zwischen dem halbleitenden Film und dem Halbleiterbereich zuläßt und den darunter liegenden Halbleiterbereich davor schützt, daß er sich aufgrund des Einflusses des darüber liegenden supraleitenden Films oder aufgrund des Herstellprozesses desselben eigenschaftsmäßig verschlechtert. Aus diesem Grund werden die Dicke und die Energielücke des isolierenden oder halbisolierenden Films so gewählt, daß es möglich ist, daß ein Tunnelstrom fließt.
- Daher wird erfindungsgemäß ein supraleitendes Bauelement angegeben, mit: einem Substrat; einem in oder auf dem Substrat ausgebildeten Halbleiterbereich; einer auf dem Substrat ausgebildeten supraleitenden Schicht; und einer halbisolierenden Schicht, die an der Grenzfläche zwischen einem Teil des halbleitenden Bereichs und des supraleitenden Bereichs ausgebildet ist, wobei die halbisolierende Schicht so ausgebildet ist, daß sie es erlaubt, daß Tunnelströme durch sie fließen.
- Die obigen und weiteren Merkmale der Erfindung werden insbesondere in den beigefügten Ansprüchen dargelegt, und sie sollten unter Berücksichtigung der folgenden detaillierten Beschreibung beispielhafter Ausführungsformen der Erfindung deutlicher werden, die unter Bezugnahme auf die beigefügten Zeichnungen erfolgt.
- Fig. 1(A) bis 1(C) sind Querschnittsansichten, die beispielhafte Ausführungsformen erfindungsgemäßer supraleitender Bauelemente zeigen;
- Fig. 2(A) bis 2(C) sind erläuternde Diagramme, die den Betrieb eines erfindungsgemäßen supraleitenden Bauelements veranschaulichen; und
- Fig. 3(A) ist ein Schaltbild, das eine Anwendung eines erfindungsgemäßen supraleitenden Bauelements zeigt.
- Unter Bezugnahme auf die Fig. 1(A) bis 1(C) werden erfindungsgemäße Isolierschicht-Feldeffekttransistoren erläutert.
- Das in Fig. 1(A) dargestellte Bauelement ist ein erstes Ausführungsbeispiel der Erfindung. Supraleitende Keramikfilme 3 und 5 sind auf einem isolierenden Substrat 1 aus YSZ (mit Yttrium stabilisiertes Zirkonium) oder Strontiumtitanat z. B. durch Siebdruck, Sputtern, MBE (Molekularstrahlepitaxie), CVD oder dergleichen abgeschieden. Das Keramikmaterial kann z. B. der stöchiometrischen Formel YBa&sub2;Cu&sub3;O&sub6;&submin;&sub8;, YBaSrCu&sub3;O&sub6;&submin;&sub8;&sub6; oder YBaCaCu&sub3;O&sub6;&submin;&sub8; genügen. Andere Beispiele supraleitender Materialien sind aus dem letzten Teil dieser Beschreibung erkennbar. Wenn diesen Zusammensetzungen ein Element oder mehrere von Ge, Sn, Pb, Sb, F oder dergleichen zugesetzt wird, kann die Höhe von Barrieren, die an Grenzflächen zwischen Kristallen auftreten, verringert werden. Gleichzeitig mit der Abscheidung der Keramikfilme oder danach wird die Struktur einem thermischen Tempern bei 500ºC - 1200ºC über 5 Stunden - 10 Stunden unterzogen, gefolgt von einem allmählichen Abkühlen.
- Nach dem Ausbilden eines halbisolierenden Films 6 auf den Keramikfilmen 3 und 5 sowie auf der Oberfläche des isolierenden Substrats 1 zwischen den Filmen 3 und 5 wird ein nicht einkristalliner Halbleiterfilm 4 wie ein amorpher oder mikrokristalliner Silizium-Halbleiterfilm durch Photo-CVD oder Plasma-CVD so auf der Struktur ausgebildet, daß er sich auf der dazwischen liegenden Oberfläche des isolierenden Substrats 1 erstreckt. Die Oberfläche der Struktur wird dann durch einen nicht leitenden Film 11 isoliert. Dann wird eine Steuerelektrode 10 aus einer supraleitenden Keramik, die dieselbe wie die vorstehend beschriebene ist, oder aus einem metallischen Material wie Kupfer oder einer Zusammensetzung aus Kupfer und Nickel durch Aufdampfung aus der Dampfphase ausgebildet. Obwohl dies nicht veranschaulicht ist, stellen die supraleitenden Filme 3 und 5 an ihren Enden 18 und 19 einen Kontakt mit dem Widerstand Null mit den supraleitenden Zuleitungen her. Teile 8 und 9 des halbisolierenden Films 6, die zwischen dem Halbleiter und den Supraleitern ausgebildet sind, legen Bereiche für das Entstehen von Tunnelströmen fest, wie dies nachfolgend beschrieben wird.
- Nun wird der Betrieb des Bauelements von Fig. 1(A) unter Bezugnahme auf die Fig. 2(A) bis 2(C) erläutert. Die Querrichtung dieser Diagramme entspricht der Querrichtung von Fig. 1(A), während die vertikale Richtung dem Energieniveau (Potential) entspricht.
- In allen Fig. 2(A) bis 2(C) wird das Bauelement einer Spannung unterworfen, die über den halbleitenden Film 4 an die supraleitenden Filme 3 und 5 gelegt wird. In Fig. 2(A) ist ein Energiezustand des Bauelements für den Fall dargestellt, daß keine Spannung an die Steuerelektrode 10 angelegt ist.
- Das Potentialniveau des Films 5 wird um einen Betrag 30 höher als es dasjenige des Films 3 ist. Aufgrund des Differenzpotentials 30 übersteigt der Elektronenfluß 20 den Elektronenfluß 20', und im Ergebnis wird ein Strom 22 beobachtet. In Fig. 2(B) ist der Energiezustand für den Fall dargestellt, daß eine negative Spannung an die Steuerelektrode 10 gelegt ist. Aufgrund der am aktiven Halbleiterfilm 4 errichteten Potentialbarriere sind der Elektronenfluß 20' und der Elektronenfluß 20 unterdrückt. Unter Umständen wird ein begrenzter Strom 22' beobachtet. In Fig. 2(C) ist der Energiezustand für den Fall dargestellt, daß eine positive Spannung an die Steuerelektrode 10 gelegt ist. Aufgrund des am Film 4 errichteten Potentialtopfs ist der Elektronenfluß 20' verstärkt, während der Elektronenfluß 20 unterdrückt ist. Wenn jedoch der Potentialtopf einmal mit Elektronen aufgefüllt ist, ist die Potentiallinie 24'' zur position der gestrichelten Linie 25 verschoben. Infolgedessen kann ein mit dem Strom 22 in Fig. 2(A) vergleichbarer Strom 22'' durch das Bauelement fließen.
- Wie es aus der vorstehenden Erläuterung erkennbar ist, kann der durch den halbleitenden Film 4 fließende Ausgangsstrom abhängig von der an die Steuerelektrode 10 angelegten Eingangsspannung gesteuert werden. Wenn der nicht leitende Film 11 unter der Steuerelektrode für eine ausreichende Isolierung sorgt, kann die Ausgangsenergie größer als die Eingangsenergie sein, und demgemäß kann Verstärkung ausgeführt werden. Auch kann das supraleitende Bauelement als Inverter arbeiten, wenn es in einer Schaltung angeordnet ist, wie sie in Fig. 3 dargestellt ist.
- Fig. 1(B) ist eine Querschnittsansicht, die ein zweites Ausführungsbeispiel der Erfindung zeigt. Feldisolierbereiche 2 sind innerhalb eines Silizium-Halbleitersubstrats 1 ausgebildet, wobei ein aktiver Bereich 4 zwischen den Bereichen 2 liegt. Supraleitende Filme 3 und 5 sind zu beiden Seiten des aktiven Bereichs 4 über einen halbisolierenden Film 6 mit Abschnitten 8 und 9, die für Tunnelströme sorgen, auf der Substratoberfläche ausgebildet. Auf der Struktur ist ein nicht isolierender Film 11 aus Siliziumoxid ausgebildet. Über dem aktiven Bereich 4 und über den Endabschnitten der supraleitenden Filme 3 und 5 liegend, ist eine Steuerelektrode 10 ausgebildet.
- Der halbisolierende Film 6 für Tunnelströme wird dadurch hergestellt, daß das Siliziumsubstrat in einer hochreinen Ammoniakatmosphäre bei 700 - 950ºC für 15 - 40 Minuten erhitzt wird, um einen Siliziumnitridfilm mit einer Dicke von 1 - 2,5 Nanometer (10 - 25 Å) auf der Oberfläche des Substrats 1 herzustellen. Andere Beispiele von Materialien, die halbisolierende Filme bilden, sind Siliziumoxid, Siliziumcarbid und Materialien, die hauptsächlich Kohlenstoff enthalten wie diamantähnlichen Kohlenstoff. Ein Prozeß zum Ausbilden von Kohlenstoffilmmaterialien ist in der europäischen Patentanmeldung Nr. 88301364.1 beschrieben. Die Energielükken von Siliziumoxid, Siliziumnitrid und diamantähnlichem Kohlenstoff sind 8 eV, 5 eV, 3 eV bzw. 1 - 5 eV.
- Fig. 1(C) zeigt ein drittes Ausführungsbeispiel der Erfindung. Feldisolierbereiche 2 werden auf dieselbe Weise wie beim vorstehenden Ausführungsbeispiel innerhalb eines Silizium-Halbleitersubstrats 1 ausgebildet. Zwischen den Isolierbereichen 2 wird ein nichtleitender Film 11 durch thermische Oxidation ausgebildet. Dann wird ein Steuerfilm 10 aus einer supraleitenden Keramik, einem Siliziumhalbleiter oder einem Metalloxid hergestellt, und anschließend werden der Steuerfilm 10 und der darunter liegende nichtleitende Film 11 durch Photolithographie nach Wunsch geformt.
- Als nächstes wird, wobei der Steuerfilm 10 und/oder der Photoresist darauf als Maske verbleiben, ein p- oder n- Fremdstoff durch Ionenimplantation in das Halbleitersubstrat 1 eingeführt, um innerhalb des Substrats Fremdstoffbereiche 13 und 14 auszubilden. Die Fremdstoffbereiche 13 und 14 fungieren als Source- und Drainbereich für einen IGFET. Halbisolierende Siliziumcarbidfilme 6 mit einer Dicke von 1 - 3 Nanometer ( 10 - 30 Å) mit Abschnitten 8 und 9 werden durch Erhitzen des Substrats in einer Atmosphäre aus hochreinem Methan bei 800 - 1050ºC hergestellt. Bei diesem Ablauf werden die dotierten Halbleiterbereiche gleichzeitig so getempert, daß sie eine Fremdstoffdichte von 1 x 10¹&sup9; bis 1 x 10²¹ cm&supmin;³ aufweisen. Danach wird ein supraleitendes Oxid durch Sputtern oder Elektronenstrahlverdampfung auf der Struktur abgeschieden und auf dieselbe Weise wie bei den vorstehenden Ausführungsbeispielen gemustert, um supraleitende Filme 3 und 5 herzustellen. Die supraleitenden Filme 3 und 5 bedecken den größen Teil der Oberflächenabschnitte der Fremdstoffbereiche 13 und 14. Ferner können supraleitende oder nicht supraleitende Zuleitungen 18, 19 in Kontakt mit den supraleitenden Filmen 3 und 5 zum Anschließen an externe Schaltungen ausgebildet werden, falls erwünscht. Die Bezugsziffer 12 kennzeichnet einen darüber liegenden Isolierfilm.
- Gemäß einer Modifizierung kann eine mehrschichtige supraleitende Struktur dadurch konstruiert werden, daß die Oberfläche des supraleitenden Films 3 oder 5 mit einem weiteren isolierenden Film abgedeckt wird, eine Öffnung im weiteren isolierenden Film ausgebildet wird und ein anderer halbleitender Film auf dem weiteren isolierenden Film abgeschieden wird, um durch die Öffnung hindurch einen Kontakt zum darunter liegenden supraleitenden Film 3 oder 5 herzustellen.
- Die aktiven Bereiche erfindungsgemäßer Halbleiterbauelemente können so dimensioniert sein, daß sie in der Größenordnung von Mikrometer oder weniger vorliegen, so daß die Bauelemente bei Frequenzen im Gigahertzbereich betrieben werden können.
- Supraleitende Keramiken, wie sie beim Ausüben der Erfindung von Nutzen sind, können auch so hergestellt werden, daß sie in Übereinstimmung mit der stöchiometrischen Formel (A1-xBx)yCuzOwXv stehen, wobei A ein Element oder mehrere der Gruppe IIIa des japanischen Periodensystems ist, z. B. die Seltenerdelemente, B ein Element oder mehrere der Gruppe IIa des japanischen Periodensystems ist, z. B. die Erdalkalimetalle einschließlich Beryllium und Magnesium, X ein Element oder mehrere der aus Ge, Sn, Pb, F und Cl bestehenden Gruppe ist und 0 < x < 1; y = 2,0 - 4,0, vorzugsweise 2,5 - 3,5; z = 1,0 - 4,0, vorzugsweise 1,5 - 3,5; w= 4,0 1- 10,0, vorzugsweise 6,0 - 8,0; und v = 0 - 3 sind. Auch können supraleitende Materialien zur Verwendung beim Ausführen der Erfindung so hergestellt werden, daß sie der stöchiometrischen Formel (Al1-xBx)yCuzOw genügen, wobei A ein Elemenz oder mehrere der Gruppe Vb des japanischen Periodensystems ist, wie Bi, Sb und As, B ein Element oder mehrere der Gruppe IIa des japanischen Periodensystems ist, z. B. Erdalkalimetalle einschließlich Beryllium und Magnesium, und x = 0,3 - 1; Y = 2,0 - 4,0, vorzugsweise 2,5 - 3,5; z = 1,0 - 4,0, vorzugsweise 1,5 - 3,5; und w = 4,0 - 10,0, vorzugsweise 6,0 - 8,0 sind. Beispiele für diese allgemeine Formel sind BiSrCaCuCu&sub2;Ox und Bi&sub4;Sr&sub3;Ca&sub3;Cu&sub4;Ox. Die Einsatztemperatur Tc sowie Tco wurden für proben, für die bestätigt wurde, daß sie der Formel Bi&sub4;SryCa&sub3;Cu&sub4;Ox (y ungefähr 1,5) genügen, zu 40 - 60 K gemessen, was nicht allzu hoch ist. Relativ hohe kritische Temperaturen wurden mit Proben erhalten, die den stöchiometrischen Formeln Bi&sub4;Sr&sub4;Ca&sub2;Cu&sub2;Ox und Bi&sub2;Sr&sub3;Ca&sub2;Cu&sub2;Ox genügen. Die den Sauerstoffgehalt bezeichnende Ziffer x ist 6 - 10, z. B. ungefähr 8,1. Derartige supraleitende Materialien können z. B. durch Siebdrucken unter Druck, Verdampfung im Vakuum oder durch CVD ausgebildet werden.
- Um irgendwelche Zweifel zu vermeiden, wird darauf hingewiesen, daß alle hier erfolgten Bezugnahmen auf das Periodensystem und auf spezielle Gruppen desselben als Bezugnahmen auf das japanische Periodensystem und dessen Gruppen zu verstehen sind, wie sie im "Physics and Chemistry Dictionary" von Iwanami beschrieben sind. Im Vergleich mit den Gruppenbezeichnungen des Periodensystems, wie es z. B. in "The Penguin Dictionary of Science" beschrieben ist, bei denen es sich um die Gruppenbezeichnungen handelt, wie sie allgemein in Europa anerkannt sind, sind die Gruppen Ia, IIa, VIII, Ib, IIb und 0 in den japanischen und europäischen Periodensystemen dieselben, die Gruppen IIIa, IVa, Va VIa und VIIa des japanischen Periodensystems entsprechen jeweils den Gruppen IIIb, IVb, Vb, VIb und VIIb des europäischen Periodensystems und die Gruppen IIIb, IVb, Vb, VIb und VIIb des japanischen Periodensystems entsprechen jeweils den Gruppen IIIa, IVa, Va, VIa bzw. VIIa des europäischen Periodensystems.
- Auch können zum Realisieren der Erfindung organische supraleitende Materialien verwendet werden, die starke Aufmerksamkeit auf sich gezogen haben.
- Die Erfindung kann auf MISFETs, bipolare Halbleiterbauelemente, VLSIs oder USLIs angewandt werden.
Claims (9)
1. Supraleitendes Bauelement mit:
- einem Substrat (1);
- einem in oder auf dem Substrat (1) ausgebildeten
Halbleiterbereich (4);
- einer auf dem Substrat (1) ausgebildeten supraleitenden
Schicht (3, 5); und
- einer isolierenden oder halbisolierenden Schicht (6), die
an der Grenzfläche (8, 9) zwischen einem Teil des
halbleitenden Bereichs (4) und des supraleitenden Bereichs (3, 5)
ausgebildet ist, wobei die isolierende oder halbisolierende
Schicht (6) so ausgebildet ist, daß sie es erlaubt, daß
Tunnelströme durch sie fließen.
2. Bauelement nach Anspruch 1, bei dem der Teil des
Halbleiterbereichs (4) vom p- oder n-Typ ist.
3. Bauelement nach Anspruch 1 oder Anspruch 2, bei dem der
Halbleiterbereich (4) ein Bereich eines
Feldeffekt-Halbleiterbauelements ist.
4. Bauelement nach einem der vorstehenden Ansprüche, bei
dem die halbisolierende Schicht (6) einen Siliziumnitridfilm
aufweist.
5. Bauelement nach einem der Ansprüche 1 bis 3, bei dem
die halbisolierende Schicht (6) einen Siliziumoxidfilm
aufweist.
6. Bauelement nach Anspruch 3 oder nach einem der
Ansprüche 4 oder 5 in Abhängigkeit von Anspruch 3, ferner mit
einer auf einem aktiven Bereich (4) des
Feldeffekt-Halbleiterbauelements ausgebildeten Steuerelektrode (10).
7. Bauelement nach Anspruch 6, bei dem die Steuerelektrode
(10) ein supraleitendes Material aufweist.
8. Bauelement nach einem der vorstehenden Ansprüche, bei
dem die supraleitende Schicht (3, 5) so ausgebildet ist, daß
sie als Zuleitung fungiert, die sich vom besagten Teil des
Halbleiterbereichs (4) aus erstreckt.
9. Bauelement nach einem der vorstehenden Ansprüche, bei
dem die supraleitende Schicht (3, 5) einen keramischen
Oxidsupraleiter aufweist.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62210862A JPS6453477A (en) | 1987-08-24 | 1987-08-24 | Electronic device using superconducting material |
| JP62210863A JPH0634415B2 (ja) | 1987-08-24 | 1987-08-24 | 酸化物超電導材料を用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3889263D1 DE3889263D1 (de) | 1994-06-01 |
| DE3889263T2 true DE3889263T2 (de) | 1994-08-11 |
Family
ID=26518306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3889263T Expired - Fee Related DE3889263T2 (de) | 1987-08-24 | 1988-08-24 | Elektronische Anordnungen unter Verwendung von supraleitenden Materialien. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5138401A (de) |
| EP (1) | EP0305167B1 (de) |
| CN (1) | CN1014382B (de) |
| DE (1) | DE3889263T2 (de) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256897A (en) * | 1988-11-28 | 1993-10-26 | Hitachi, Ltd. | Oxide superconducting device |
| JP3020524B2 (ja) * | 1988-11-28 | 2000-03-15 | 株式会社日立製作所 | 酸化物超電導素子 |
| US5380704A (en) * | 1990-02-02 | 1995-01-10 | Hitachi, Ltd. | Superconducting field effect transistor with increased channel length |
| EP0460356A3 (en) * | 1990-06-06 | 1992-11-04 | International Business Machines Corporation | Contacts to semiconductors having zero resistance |
| FR2674067B1 (fr) * | 1991-03-15 | 1993-05-28 | Thomson Csf | Dispositif semiconducteur a effet josephson. |
| JPH05304320A (ja) * | 1991-03-27 | 1993-11-16 | Semiconductor Energy Lab Co Ltd | 超伝導薄膜トランジスタ及びその作製方法 |
| JPH0555514A (ja) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5965270A (en) * | 1996-07-19 | 1999-10-12 | National Science Council | Metal/amorphous material/metal antifuse structure with a barrier enhancement layer |
| EP1358681A4 (de) * | 2001-01-03 | 2008-04-30 | Univ Mississippi | Siliciumcarbid- und verwandte transistoren mit grosser bandlücke zur halbisolierenden epitaxie für schnelle hochleistungsanwendungen |
| US20030040171A1 (en) * | 2001-08-22 | 2003-02-27 | Weimer Ronald A. | Method of composite gate formation |
| US8204564B2 (en) * | 2007-11-07 | 2012-06-19 | Brookhaven Science Associates, Llc | High temperature interfacial superconductivity |
| KR20120027708A (ko) * | 2010-09-13 | 2012-03-22 | 삼성모바일디스플레이주식회사 | X-선 검출기 패널 |
| US9653398B1 (en) * | 2015-12-08 | 2017-05-16 | Northrop Grumman Systems Corporation | Non-oxide based dielectrics for superconductor devices |
| US10276504B2 (en) | 2017-05-17 | 2019-04-30 | Northrop Grumman Systems Corporation | Preclean and deposition methodology for superconductor interconnects |
| US11621386B2 (en) * | 2019-04-02 | 2023-04-04 | International Business Machines Corporation | Gate voltage-tunable electron system integrated with superconducting resonator for quantum computing device |
| US11727295B2 (en) * | 2019-04-02 | 2023-08-15 | International Business Machines Corporation | Tunable superconducting resonator for quantum computing devices |
| US12082512B2 (en) * | 2019-10-24 | 2024-09-03 | Microsoft Technology Licensing, Llc | Semiconductor-superconductor hybrid device |
| US11882770B2 (en) | 2020-12-10 | 2024-01-23 | International Business Machines Corporation | Area-selective deposition of metal nitride to fabricate devices |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5693375A (en) * | 1979-12-26 | 1981-07-28 | Shunpei Yamazaki | Photoelectric conversion device |
| US4589001A (en) * | 1980-07-09 | 1986-05-13 | Agency Of Industrial Science & Technology | Quasiparticle injection control type superconducting device |
| JPS57206286A (en) * | 1981-06-09 | 1982-12-17 | Sanyo Electric Co Ltd | Controlling method of motor |
| JPS5952885A (ja) * | 1982-09-20 | 1984-03-27 | Agency Of Ind Science & Technol | ス−パ・シヨツトキ・トランジスタおよびその製造方法 |
| US4816879A (en) * | 1982-12-08 | 1989-03-28 | North American Philips Corporation, Signetics Division | Schottky-type rectifier having controllable barrier height |
| DE3588086T2 (de) * | 1984-11-05 | 1996-09-19 | Hitachi Ltd | Supraleiteranordnung |
| JPS61171179A (ja) * | 1985-01-24 | 1986-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結合超伝導素子 |
| JPS61206279A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 超電導素子 |
| JPS62122287A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 超伝導トランジスタ |
| JP2540511B2 (ja) * | 1986-02-27 | 1996-10-02 | 株式会社日立製作所 | 超電導ホトトランジスタ |
| JPH0666480B2 (ja) * | 1986-03-13 | 1994-08-24 | 日本電信電話株式会社 | ジヨセフソン接合素子 |
| JPS6331181A (ja) * | 1986-07-25 | 1988-02-09 | Hitachi Ltd | 超伝導トランジスタ及びその製造方法 |
| DE3810494C2 (de) * | 1987-03-27 | 1998-08-20 | Hitachi Ltd | Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht |
| US4960751A (en) * | 1987-04-01 | 1990-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit having superconducting multilayered structure and manufacturing method for same |
-
1988
- 1988-08-24 CN CN88106274A patent/CN1014382B/zh not_active Expired
- 1988-08-24 EP EP88307845A patent/EP0305167B1/de not_active Expired - Lifetime
- 1988-08-24 DE DE3889263T patent/DE3889263T2/de not_active Expired - Fee Related
-
1991
- 1991-10-17 US US07/780,441 patent/US5138401A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1031627A (zh) | 1989-03-08 |
| US5138401A (en) | 1992-08-11 |
| EP0305167B1 (de) | 1994-04-27 |
| DE3889263D1 (de) | 1994-06-01 |
| CN1014382B (zh) | 1991-10-16 |
| EP0305167A3 (en) | 1989-11-23 |
| EP0305167A2 (de) | 1989-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3889263T2 (de) | Elektronische Anordnungen unter Verwendung von supraleitenden Materialien. | |
| DE3889762T2 (de) | Elektrische Schaltung mit supraleitender Mehrschichtstruktur und Herstellungsverfahren dafür. | |
| DE3886074T2 (de) | Herstellung einer Halbleiterstruktur. | |
| DE3850580T2 (de) | Supraleiteranordnung. | |
| EP1410442A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
| DE69419806T2 (de) | Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen | |
| DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
| DE3500528A1 (de) | Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur | |
| DE69132972T2 (de) | Supraleitender Feldeffekttransistor mit inverser MISFET-Struktur und Verfahren zu dessen Herstellung | |
| DE68927925T2 (de) | Supraleitender Transistor | |
| DE69107262T2 (de) | Elektronische anordnung mit stromkanal aus dielektrischem material. | |
| DE69125425T2 (de) | Verfahren zum Herstellen einer supraleitenden Einrichtung aus supraleitendem Material und dadurch hergestellte supraleitende Einrichtung | |
| DE68908198T2 (de) | Epitaxische Anordnung von Hochtemperatur-Supraleitern. | |
| DE69119190T2 (de) | Supraleitende Einrichtung mit extrem dünnen supraleitenden Kanal aus oxydischem supraleitendem Material und Methode zu deren Herstellung | |
| DE3879536T2 (de) | Supraleitender keramischer film und verfahren zu dessen herstellung. | |
| DE69117503T2 (de) | Verbesserter supraleitender Feldeffekt-Transistor mit inverser MISFET-Struktur und Verfahren zu dessen Herstellung | |
| DE4313042C2 (de) | Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür | |
| DE69127418T2 (de) | Herstellungsverfahren eines supraleitenden Bauelements mit extrem dünnem supraleitenden Kanal aus supraleitendem Oxidmaterial | |
| DE69218348T2 (de) | Supraleitendes Bauelement mit extrem dünnen supraleitenden Kanal und Herstellungsverfahren | |
| DE3850632T2 (de) | Supraleiterelement und Verfahren zu seiner Herstellung. | |
| DE1589785A1 (de) | Feldeffekttransistor | |
| DE69123271T2 (de) | Einrichtung mit gestapeltem Josephson-Übergang aus Oxid-Supraleiter Material | |
| DE68926591T2 (de) | Mit dem Fermi-Niveau nichtfixierte Oxid-Verbindungshalbleiterstrukturen und Verfahren zu deren Herstellungen | |
| DE3888341T2 (de) | Halbleitersubstrat mit einem supraleitenden Dünnfilm. | |
| DE68923325T2 (de) | Josephson-Einrichtung. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |