JPH0555514A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0555514A
JPH0555514A JP3216891A JP21689191A JPH0555514A JP H0555514 A JPH0555514 A JP H0555514A JP 3216891 A JP3216891 A JP 3216891A JP 21689191 A JP21689191 A JP 21689191A JP H0555514 A JPH0555514 A JP H0555514A
Authority
JP
Japan
Prior art keywords
thin film
lead
electrode
titanium
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3216891A
Other languages
English (en)
Inventor
Hiroshi Miki
浩史 三木
Yuzuru Oji
譲 大路
Shinichi Taji
新一 田地
Keiichi Kanebori
恵一 兼堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3216891A priority Critical patent/JPH0555514A/ja
Priority to KR1019920014652A priority patent/KR100322821B1/ko
Priority to US07/929,918 priority patent/US5343353A/en
Publication of JPH0555514A publication Critical patent/JPH0555514A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は、被堆積物の材料、温度、表面
状態によらず堆積初期の金属原子組成を確定させ、０．
１μｍ程度の薄膜においても界面の影響のない均一な特
性を持つ誘電体薄膜を形成し、かつ、白金などの、薄膜
堆積、微細加工の自由度の小さな貴金属を用いることな
く、強誘電体と電極界面に存在する酸化物のコンデンサ
が容量に与える影響を除いた小型大容量のコンデンサを
作製し、小型大容量の半導体記憶装置を提供することに
ある。 【構成】複数種の金属元素を、目的とする誘電体の組成
にあわせて含有する有機金属を用い、薄膜堆積を行う。
コンデンサを形成する際の電極としては、酸化後に導電
性を示す物質を用いる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は強誘電体膜の製造方法お
よび該膜を用いた小型で大容量のコンデンサを有する半
導体装置およびその製造方法に関する。
【０００２】
【従来の技術】薄膜強誘電体を用いたコンデンサは、特
に大規模集積回路用の小型大容量コンデンサとして有望
視されている。
【０００３】強誘電体膜、例えばチタン酸鉛（ＰｂＴｉ
Ｏ3）膜の形成方法として、ＴｉＯ2およびＰｂＯを反応
炉内に導入し、それらの導入量を原料温度あるいはキャ
リアガスの流量で制御する方法（化学気相成長法）が、
ジャパニーズ・ジャーナル・オブ・アプライド・フィジ
クス、２８（１９８９年）第１０３０頁から１０３４頁
（Japanese Journal ofApplied Physics ２８（１９８
９）ｐｐ１０３０−１０３４）に記載されている。ま
た、チタンや鉛、ジルコニウム等の金属原子を含む酸化
物のターゲットを用いたスパッタ法によりチタン酸鉛ジ
ルコニウム酸鉛Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3（ＰＺＴ）膜を
形成する方法が、ジャーナル・オブ・アプライド・フィ
ジクス、４８（１９７７年）第２９０５頁から第２９０
９頁（Journal of Applied Physics ４８（１９７７）
ｐｐ２９０５−２９０９）に示されている。さらに、有
機金属をあらかじめ重合させておき、塗布してＰＺＴ膜
を形成する方法が、ジャーナル・オブ・アプライド・フ
ィジクス、６４（１９８８年）第２７１７頁から２７２
４頁（Journal of Applied Physics ６４（１９８８）
ｐｐ２７１７−２７２４）に示されている。
【０００４】また、コンデンサの下地の電極材料は、強
誘電体をスパッタ法や化学気相蒸着法で形成する場合、
形成時雰囲気に酸素が混合されているために、酸化に耐
えるものに制限される。また、薄膜強誘電体自身に含ま
れる酸素が電極を侵す場合がある。このようにして生じ
た１０ｎｍ以下の程度の薄い酸化物薄膜は、強誘電体薄
膜コンデンサの本来の容量に対して直列容量として作用
し、一般には強誘電体コンデンサ自身よりも小さな容量
を持つために、全体の容量は強誘電体コンデンサではな
く、直列容量の大きさによって決定されるという問題が
生じる。このため、コンデンサの電極材料としての白金
の如き酸化されにくい貴金属を用いることが知られてお
り、これによる電気特性の評価が例えば、アプライドフ
ィジクス レターズ、５６（１９９０年）第２３９９頁
から第２４０１頁（Ａｐｐｌ．Ｐｈｙｓ． Ｌｅｔ．，
５６（１９９０），ＰＰ２３９９−２４０１）において
示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来技術を用いて強誘電体コンデンサを製造したところ、
所望の容量値が得られない、また、所望の形状のコンデ
ンサが形成できないとの問題が生じた。不良原因につい
て検討した結果、誘電体薄膜については、被堆積物表面
での原料の、吸着、離脱、分解、表面移動といった膜形
成初期での振舞が、有機原料、スパッタされた原子、及
び化合物ごとに異なるために、堆積された薄膜と被堆積
物の界面には、目標組成とは大きく組成の異なる膜が形
成されること、また、初期に堆積されやすい物質は、被
堆積物の温度、表面材料、および吸着物に強く依存する
こと、０.１μｍ以下の薄い膜の場合にはこの界面物質
が制御できないために、厚い膜と比較して電気特性が劣
化し、また、特性のばらつきが大きくなること、さらに
は、被堆積物の材料選択や表面処理に制限が加わるばか
りでなく、作製条件のわずかなずれにより、膜特性が大
きく変動することが判明した。また、重合させた原料を
塗布する方法は、薄膜堆積に必須の膜厚制御性が得られ
ず、用途は数μｍ以上の膜に限られる。
【０００６】さらに電極材料については、上記白金の如
き貴金属が通常スパッタ法で成膜されるために、被成膜
物の形状が制限される。ダイナミック型随時書き込み読
み出し半導体メモリ（ＤＲＡＭ）を例にとると、高集積
度を得るためにはスタック型や、トレンチ型に代表され
る立体構造を持った電極の上に誘電体薄膜を形成し、実
効的なコンデンサ面積を増大させる必要があるが、白金
の如き貴金属にはこのような立体構造に十分対応する薄
膜形成技術が現状では存在しない。また、これら貴金属
には、１μｍ以下のような微細な加工技術として必須の
ドライエッチング技術が存在せず、もう一つの困難を生
んでいる。
【０００７】必要とするコンデンサ容量が比較的小さな
場合には、電極のある程度の酸化を許容して強誘電体の
形成を行うこともできるが、この場合に形成される強誘
電体−電極界面の酸化物は非晶質となる場合が多い。結
果として強誘電体の結晶性を低下させるので、強誘電体
自身の誘電率が低下する。
【０００８】本発明の目的は、０.１μｍ程度の薄膜に
おいても界面の影響のない均一な特性を持つ誘電体薄膜
を備え、また、強誘電体と電極界面に存在する酸化物の
容量への影響が実質的にない小型大容量のコンデンサを
有する半導体装置およびその製造方法を提供することに
ある。
【０００９】
【課題を解決するための手段】上記目的は、薄膜堆積原
料として、膜組成に含まれる複数種の金属原子を含有す
る有機分子を用いることにより、またコンデンサの電極
としての導電性の酸化物、あるいは酸化によっても導電
性の失われない金属または化合物を採用することによっ
て達成される。
【００１０】
【作用】複数種の金属原子を含む有機分子を材料とする
薄膜形成方法によれば、原料中に含まれる異種原子の原
子数比率が膜組成を決定するため、被堆積物の表面状
態、温度、材料によらず、被堆積物−誘電体界面の組成
を確定できる。また、電極材料について、酸化物である
場合には、酸化物の新たな形成は起きない。金属や化合
物では、強誘電体に含有される酸素の拡散、あるいは電
極自身の酸化が起きた場合にも、形成される酸化物が導
電性であるため、電極の一部とみなすことができ、容量
値の低下を避けることができる。さらに、電極材料酸化
物として、誘電体と類似の格子定数あるいは構造を持つ
酸化物を用いることにより、上記の効果に加えて誘電体
をエピタキシャル成長させることができる。本発明のこ
れらの効果により、小型大容量のコンデンサ、しいては
小型大容量の半導体記憶装置が実現できる
【００１１】
【実施例】本発明の実施例を以下に示す。但し実施例５
以降において、コンデンサ形成後の熱処理の際に、新た
な酸化膜形成を抑止する、あるいは酸化膜形成による容
量低下の問題を避けることができるので、酸化物電極を
用いる本発明の効果は、誘電体の製法を問わず、有効で
ある。
【００１２】（実施例１）図１に本発明で用いる複合金
属有機化合物の構造の例を示す。ここで、Ｍは鉛、ジル
コニウム、チタン原子のいずれかを表し、Ｒは、炭素、
窒素、酸素よりなる有機基を表し、Ｏは酸素原子を表
す。
【００１３】Ｍで表される金属原子は、本図中では１種
類のごとく記述されているが、１分子に２種あるいは３
種が目標組成にあわせて組み合わされている。具体的に
は、（ａ）の化合物にはＭが２個含まれているが、鉛と
ジルコニウム、ジルコニウムとチタン、チタンと鉛の３
種の原料を用意した。（ｂ）（ｃ）（ｄ）（ｅ）では、
Ｍが４個含まれており、このうち２個は鉛原子、残りの
２個はジルコニウムとチタン、ジルコニウムとジルコニ
ウム、チタンとチタンのいずれかである。さらに、図１
中ではＭが４個の結合手を持つ場合を表しているが、Ｍ
が鉛原子であり、かつ図中で２個以上のＲと結合してい
る場合には、この鉛は２価でも本発明の効果を得ること
ができる。具体的には、（ａ）の左側のＭが鉛である化
合物では、この鉛は２価で良く、Ｒとの結合は一つとな
る。（ｂ）（ｄ）でも同様である。（ｃ）（ｅ）では、
酸素原子と３つ結合を持つＭを除き、２価の鉛でもよ
い。Ｒで表される有機基は、本図中では１種類のごとく
記述されているが、任意の種類を組み合わせたものであ
り得る。
【００１４】これらの化合物は、Ｓｏｌ−Ｇｅｌ法の原
料ゲル溶液作製の過程で鉛化合物とアルコキシド化合物
の縮合重合で合成されるものの中に含有されている。重
合の程度により、チタン原子と鉛原子が酸素で結合され
た鎖の長さと分岐数は変化する。重合後の溶液は多様な
鎖からなる複合有機化合物の混合物であり、これを精製
することで目標組成の有機化合物が得られる。本実施例
では、チタン酸鉛薄膜の合成を行うため、図１の化合物
（ａ）で、２価の鉛とチタンからなるものを用いた。有
機化合物中に含まれるチタンと鉛の原子数比は１：１で
あり、チタン酸鉛の化学量論組成と一致させている。な
お、チタンだけの化合物の混合比は、チタン原子数に換
算して１％以下、鉛だけの化合物の混合比は同じく１０
％以下に抑える必要がある。
【００１５】図２にこの原料を用いたＭＯＣＶＤ装置の
構成を示す。容器２３内で加熱された原料２４は、昇華
あるいは気化し、キャリアガス２５で反応炉２７内に導
入される。６００℃に加熱した白金膜付シリコン基板２
６上に到達した複合有機化合物は、熱分解されて有機基
がとれ、金属と酸素から成る鎖が基板上に堆積される。
基板加熱温度は、熱分解反応速度が実用上充分な４００
℃から、鉛酸化物の蒸気圧が無視できる７００℃の範囲
で設定できる。基板上に残る複合金属酸化物は、基板上
でチタン酸鉛の構造に変化する。公知な単一金属を含有
する有機金属化合物を混合導入する方法で作製したチタ
ン酸鉛薄膜と、本発明による膜について、２次イオン質
量分析法で膜厚方向の原子分布を測定した結果が図３で
ある。チタン酸化物と比較して、鉛酸化物は蒸気圧が高
く、下地基板に吸着されにくいため、公知な方法で作製
した膜では界面付近で鉛の組成低下がみられる。一方、
本発明によれば、分解生成物がチタンと鉛の複合酸化物
であるために、それ自身の蒸気圧が低く、また、基板と
の吸着性もチタンを含むために大きい。従って分解生成
物はそのまま基板上に堆積され、基板との界面に至るま
で、組成比は均一である。ただし、基板温度が７００℃
を越えると鉛酸化物の脱離が起き、膜組成は原料組成と
ずれる。なお、有機基を除去する反応を促進し、同時に
膜中に化学量論組成に十分な酸素を供給するために、堆
積時には酸素２１を添加している。図４は、図３の２つ
の製法について、白金−チタン酸鉛−白金構造をもつコ
ンデンサの容量から求めた実効的な比誘電率および誘電
損失の膜厚依存性である。本発明では誘電体−基板界面
付近も化学量論組成を持つため、薄膜化した場合にも誘
電率の低下がなく、また、誘電損失の増大もみられな
い。さらに、界面の導電帯の不連続性が向上するため、
漏れ電流の低下、従って耐圧の上昇が実現できた。 （実施例２）チタン酸鉛−ジルコニウム酸鉛の混晶であ
るＰｂ（Ｚｒ，Ｔｉ）Ｏ3の薄膜合成を、鉛のβジケト
ン錯体と、ＺｒとＴｉの複合有機化合物（図１（ａ）の
化合物で、Ｍがジルコニウムとチタンであるもの）を用
いて、図２と同様な装置でＭＯＣＶＤ法を実施した。た
だし原料供給系は２系統となる。基板温度範囲は実施例
１と同様に３５０℃〜７００℃、鉛原料加熱は１２５℃
〜１５０℃複合有機化合物の加熱は５０℃〜１００℃で
ある。キャリアガス流量を２０〜２００cc／min（大気
圧、室温に換算）の範囲で調整して、鉛と、（Ｚｒ＋Ｔ
ｉ）の原子数比が１．１：１〜１：１の範囲にはいるよ
うにする。複合有機化合物は、分子中のＺｒとＴｉの組
成比が１：１になっているため、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3の誘電特性の優れた組成比を容易に実現できる。従来
公知なＭＯＣＶＤ法で作製する場合には、ＺｒとＴｉの
組成比を制御するために原料の選択方法、原料温度、お
よびキャリアガス流量に制限があり、精密な制御を必要
とする。本発明の本実施例によれば、ＺｒとＴｉの組成
比は原料で決まっているので、このような制御の問題は
ない。したがって再現性よく、優れた誘電特性を持つＰ
ｂ（Ｚｒ，Ｔｉ）Ｏ3薄膜が合成できる。
【００１６】（実施例３）チタン酸鉛−ジルコニウム酸
鉛の混晶であるＰｂ（Ｚｒ，Ｔｉ）Ｏ3の薄膜合成を、
鉛、チタン、およびジルコニウムの分子内での組成比が
２：１：１になっている化合物で実施することで、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3が優れた誘電特性を示す組成を容易
に実現できる。ここで用いた複合有機化合物は、図１
（ｂ）（ｃ）（ｄ）（ｅ）のいずれかの構造を持つもの
で、４個のＭのうち、２個が鉛で、残りの２個がチタン
とジルコニウムである。鉛はチタン、ジルコニウムと酸
素を介して結合した状態で被堆積物上へ導入されるの
で、実施例１と同様に鉛の組成が被堆積物で変化するこ
とがない。従って、界面付近まで均一な組成の誘電体が
堆積できた。同様に、鉛とチタンの複合有機物（図１
（ａ）で、Ｍが鉛とチタン）と、鉛とジルコニウムの複
合有機物（図１（ａ）でＭが鉛とジルコニウム）を用い
たＭＯＣＶＤ法によれば、この２つの原料の混合比によ
りチタン酸鉛とジルコウニム酸鉛の混合比を制御でき、
Ｚｒ：Ｔｉ＝１：１以外の組成を実現する際に有効であ
る。Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3は、鉛の欠乏または欠損
で、誘電特性が劣る構造になりやすいことが知られてい
るが、本実施例によれば、鉛の組成ずれを起こすことな
く、ＺｒとＴｉの組成を自由に制御できる。
【００１７】（実施例４）実施例１、２、および３で用
いた原料は、例えばチタンのイソプロポキシド化合物の
ような液体と比較して蒸気圧が低く、ＭＯＣＶＤ法での
薄膜合成では、高温に加熱した状態で原料を反応炉内に
導入する必要があり、導入配管を高温に加熱する必要が
あることと、原料容器内で原料分解がおきやすいことが
問題となる。本実施例では、原料を溶剤に溶解したもの
（５２）を、常圧オゾン（５７）中で被堆積物上にスプ
レー射出した。図５は、装置の構成を示す。３０００Ｒ
ＰＭで回転させた基板（５５）上に、キャリアガスＡｒ
（５１）を用いて原料溶液を射出した後、ハロゲンラン
プ（５４）によって６００℃に加熱し溶媒を蒸発させ、
膜を緻密化する。１回の射出−加熱のサイクルで約１０
ｎｍの堆積ができる。このプロセスを必要な膜厚が得ら
れるまで繰り返し膜形成を行うと、スループットの高い
膜形成が可能になる。
【００１８】（実施例５）図６は、本発明適用の一例と
して、コンデンサの電極材料としてバナジウムの酸化物
を用いた場合を示す。図６において、下部電極（６１）
は、バナジウムアルコキシドによるＭＯＣＶＤで形成し
たバナジウムの酸化物でできており、強誘電体（６２）
との界面に生成される酸化物は導電性となって直列コン
デンサとしては作用しない。誘電体物質によって、ある
いは強誘電体の製法によっては、界面の酸化物は純枠な
バナジウム酸化物とはならないが、抵抗は低く保たれ、
電極の一部とみなされる。強誘電体としては、Ｐｂ，Ｃ
ａ，Ｂａ，Ｓｒから選んだ１種あるいは複数種の原子
と、Ｚｒ，Ｔｉ，Ｓｎ，Ｈｆから選んだ１種あるいは複
数種の原子からなる、ペロブスカイト型酸化物を、９０
％以上含む強誘電体が有効である。上部電極（６３）は
強誘電体作製後に形成されるものであり、例えば高真空
中で蒸着することで、界面の影響を回避することができ
るため、従来用いられている電極材料であるタングステ
ンを用いた。ＭＯＣＶＤ法による８０ｎｍのＰｂ（Ｚｒ
0.5，Ｔｉ0.5）Ｏ3薄膜による結果では、単位面積当た
り２０μＦ／ｃｍ2の大容量コンデンサが実現できる。
これをスタック型コンデンサに適用すれば、平面面積
０.２μｍに対し、１００ｆＦのコンデンサが実現でき
る。従来の白金電極による平行平板コンデンサでは、同
一平面面積に対して容量は４０ｆＦである。また、下地
電極をシリコンとマた場合の容量は７ｆＦ程度である。
【００１９】なお、ここで示した下部電極は、バナジウ
ム酸化物のほかに、クロム、鉄、ルテニウム、インジウ
ム、錫、レニウム、イリジウム、鉛の酸化物、及びこれ
らの混合物でも同等の効果が得られる。また、図６にお
ける上部電極（６３）も同様にこれらの酸化物で実施で
きる。この場合、上部電極作製後に熱処理を行っても、
容量値の低下は見られない。
【００２０】強誘電体（６２）としては、チタン酸鉛−
ジルコニウム酸鉛（ＰＺＴ）、チタン酸ジルコニウム酸
鉛ランタン（ＰＬＺＴ）、ジルコニウム酸鉛、チタン酸
鉛、チタン酸バリウムなど、酸化物を構成要素とする強
誘電体が有効である。
【００２１】（実施例６）実施例５において、電極には
導電性の高い酸化物を用いるが、ＤＲＡＭの如きナノセ
カンド以上の応答しか要求されないような回路には、比
較的抵抗率の高い材料でも十分な特性が得られる。この
場合、電極材料としては、チタン、銅、パラジウムなど
の酸化物を用いることができる。コンデンサとしては誘
電損失が増大するが、実用上十分な高周波応答特性が得
られる。
【００２２】特にチタン酸鉛など、チタンを含む膜の場
合には、チタン酸化物が漏れ電流を増大させないために
有効である。さらに、実施例５に示した低抵抗率の酸化
物に一部チタン、ランタン、タンタル、ニオブ、ウラン
の酸化物を一部含有させることでも同様な漏れ電流低減
の効果が得られる。
【００２３】（実施例７）図７は、図６と同様に下部電
極をバナジウム酸化物で形成する実施例である。但し、
本実施例では、強誘電体形成前の下地は金属バナジウム
であり、強誘電体形成時に副次的に形成される酸化物
（７２）が導電性となるために、直列コンデンサの効果
が無視できるようになる。バナジウムの代わりに、クロ
ム、鉄、ルテニウム、インジウム、錫、レニウム、イリ
ジウム、鉛、チタン、銅、パラジウムなどでも同様に実
施できる。
【００２４】（実施例８）図８は、下地酸化物電極８１
を酸化物超伝導体とした例である。酸化物超伝導体とし
ては、イットリウムバリウム銅酸化物 (ＹＢＣＯ) を用
いるが、他のぺロブスカイト構造を持つ酸化物超伝導
体、例えばバリウムストロンチウムカルシウム銅酸化物
(ＢＳＣＣＯ) でも実施できる。この場合、実施例５で
の効果に加えて、下地電極８１と強誘電体８２が同一の
構造を持つ物質となるので、ヘテロエピタキシャル成長
が可能になり、強誘電体の結晶性が改善される。ＹＢＣ
Ｏは、有機金属を原料とした化学気相堆積法を使用し、
立体構造へ適用する。常温において実施例５と同様な容
量値が得られるが、さらに、超伝導体の超伝導転移温度
以下での使用により、コンデンサの直列抵抗が低減さ
れ、高周波応答に優れた大容量コンデンサが実現でき
る。
【００２５】（実施例９）図９は下地電極としてチタン
窒化膜を用いた実施例である。チタン窒化膜が強誘電体
の作製温度近辺で酸化されてしまうが、形成されるチタ
ン窒化酸化膜は、抵抗率が低く、また１０ｎｍ程度の薄
膜であるため、直列抵抗としての作用が無視できる。な
お、チタン窒化膜に代えて、バナジウム、ジルコニウ
ム、ニオブ、ハフニウム、タンタルなどの窒化膜でも実
施可能である。
【００２６】（実施例１０）図１０は実施例８を、通常
の１トランジスタ・スタック型ＤＲＡＭセルに実施した
例である。コンデンサ電極用の超伝導体としては、ＢＳ
ＣＣＯ（１０４、１０５）を用いた。トランスファーゲ
ートをなすＭＯＳトランジスタの電極であるＮ型拡散層
（１０７）とは、Ｃｕ（１０８）を通じて電気的接続を
保っている。なお、周辺回路との接続部分にも、Ｃｕを
介した接続が有効である。実施例５及び６をこのＤＲＡ
Ｍに適用する場合にも、このような中間層が有効であっ
て、例えば鉛酸化物を電極として用いる場合には、金属
鉛を中間層とするごとく、電極酸化物から酸素および酸
素以外のいくつかの元素を除いた物質で中間層を形成す
ることが有効である。この方法によって、Ｎ型拡散層と
の電気的接続で生じる抵抗を低減することができる。
【００２７】
【発明の効果】本発明によれば、原料中に含まれる異種
原子の原子数比率が膜組成を決定するため、被堆積物の
表面状態、温度、材料によらず、被堆積物−誘電体界面
の組成を確定できる。この結果、０．１μｍ程度の薄膜
においても界面の影響のない均一な特性を持つ誘電体薄
膜を形成することに効果がある。さらに、本発明の電極
材料を用いることで、コンデンサの電極−強誘電体界面
に存在する誘電率の低い誘電体膜による実効的な容量の
低下を防止でき、小型大容量の強誘電体コンデンサが実
現できる。これら本発明の効果により、小型大容量の半
導体記憶装置が実現できる。
【図面の簡単な説明】
【図１】本発明の実施例で用いる複合有機原料の例であ
る。
【図２】本発明の一実施例を示すＣＶＤ装置の構成図で
ある。
【図３】本発明の組成制御効果のＳＩＭＳによる評価例
である。
【図４】本発明の薄膜化への効果を示す評価例である。
【図５】本発明の１実施例を示すスプレー射出堆積装置
の構成図である。
【図６】本発明に関連するコンデンサの部分断面図を示
す。
【図７】本発明に関連する他のコンデンサの部分断面図
を示す。
【図８】本発明に関連する他のコンデンサの部分断面図
を示す。
【図９】本発明に関連する他のコンデンサの部分断面図
を示す。
【図１０】本発明に関連するＤＲＡＭの断面図を示す。
【符号の説明】
２１…酸素導入配管、２２…原料導入配管、２３…原料
容器、２４…原料、２５…キャリアガス、２６…試料、
２７…反応管、５１…キャリアガス、５２…原料溶液、
５３…射出ノズル、５４…ハロゲンランプ加熱装置、５
５…基板、５６…回転基板ホルダ、５７…オゾン導入用
配管、６１…下地電極(バナジウム酸化膜)、６２…強誘
電体薄膜、６３…上部電極(金)、７１…下地電極(バナ
ジウム)、７２…下地電極−強誘電体界面導電性酸化膜
(バナジウム酸化膜)、７３…強誘電体薄膜、７４…上部
電極(金)、８１…下地電極(ＹＢＣＯ)、８２…強誘電体
薄膜、８３…上部電極(ＹＢＣＯ)、９１…下地窒化膜
(ＴｉＮ)、９２…下地電極−強誘電体界面導電性窒化酸
化膜(ＴｉＮ＋ＴｉＯ)、９３…上部電極(金)、１０１…
Ｐ型Ｓｉ基板、１０２…ゲート電極、１０３…ビット
線、１０４…下地電極ＢＳＣＣＯ、１０５…上部電極Ｂ
ＳＣＣＯ、１０６…強誘電体薄膜、１０７…Ｎ型拡散
層、１０８…拡散層−ＢＳＣＣＯ接続層（Ｃｕ）、１０
９…フィールド酸化膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 兼堀 恵一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】少なくとも第１の金属原子と該第１の金属
    原子と異なる第２の金属原子とを含む誘電体薄膜の形成
    方法において、該第１及び第２の金属原子を少なくとも
    含む有機分子化合物を原料とすることを特徴とする誘電
    体薄膜の形成方法。
  2. 【請求項２】上記第１及び第２の金属原子はそれぞれ鉛
    及びチタンであることを特徴とする請求項１記載の誘電
    体薄膜の形成方法。
  3. 【請求項３】上記誘電体薄膜はチタン酸鉛薄膜であるこ
    とを特徴とする請求項１又は２に記載の誘電体薄膜の形
    成方法。
  4. 【請求項４】上記誘電体薄膜はチタン酸鉛ジルコニウム
    酸鉛薄膜であることを特徴とする請求項１又は２に記載
    の誘電体薄膜の形成方法。
  5. 【請求項５】基板上に第１の電極を形成する工程と、該
    第１の電極上に少なくとも第１の金属原子と該第１の金
    属原子と異なる第２の金属原子とを含む誘電体薄膜を該
    第１及び第２の金属原子を少なくとも含む有機分子化合
    物を原料として形成する工程と、該誘電体薄膜上に第２
    の電極を形成する工程とを少なくとも有する半導体装置
    の製造方法。
  6. 【請求項６】上記第１及び第２の金属原子はそれぞれ鉛
    及びチタンであることを特徴とする請求項５記載の半導
    体装置の製造方法。
  7. 【請求項７】上記誘電体薄膜はチタン酸鉛薄膜であるこ
    とを特徴とする請求項５又は６に記載の半導体装置の製
    造方法。
  8. 【請求項８】上記誘電体薄膜はチタン酸鉛ジルコニウム
    酸鉛薄膜であることを特徴とする請求項５又は６に記載
    の半導体装置の製造方法。
  9. 【請求項９】上記第１の電極は、バナジウム、クロム、
    鉄、ルテニウム、インジウム、錫、レニウム、イリジウ
    ム又は鉛のそれぞれの酸化物の少なくとも１種を有する
    ことを特徴とする請求項５乃至８の何れかに記載の半導
    体装置の製造方法。
  10. 【請求項１０】上記第２の電極は、バナジウム、クロ
    ム、鉄、ルテニウム、インジウム、錫、レニウム、イリ
    ジウム又は鉛のそれぞれの酸化物の少なくとも１種を有
    することを特徴とする請求項５乃至９の何れかに記載の
    半導体装置の製造方法。
  11. 【請求項１１】上記第１の電極は酸化物超伝導体からな
    ることを特徴とする請求項５乃至８の何れかに記載の半
    導体装置の製造方法。
  12. 【請求項１２】バナジウム、クロム、鉄、ルテニウム、
    インジウム、錫、レニウム、イリジウム又は鉛のそれぞ
    れの酸化物の少なくとも１種を有する第１の電極を形成
    する工程と、該第１の電極上に誘電体薄膜を形成する工
    程と、該誘電体薄膜上に第２の電極を形成する工程とを
    少なくとも有することを特徴とする半導体装置の製造方
    法。
  13. 【請求項１３】酸化物超伝導体からなる第１の電極を形
    成する工程と、該第１の電極上に誘電体薄膜を形成する
    工程と、該誘電体薄膜上に第２の電極を形成する工程と
    を少なくとも有することを特徴とする半導体装置の製造
    方法。
  14. 【請求項１４】基板と、該基板上に形成され、バナジウ
    ム、クロム、鉄、ルテニウム、インジウム、錫、レニウ
    ム、イリジウム又は鉛のそれぞれの酸化物の少なくとも
    １種を有する第１の電極と、該第１の電極上に形成され
    た誘電体薄膜と、該誘電体薄膜上に形成された第２の電
    極とを少なくとも有することを特徴とする半導体装置。
  15. 【請求項１５】上記誘電体膜はチタン酸鉛薄膜であるこ
    とを特徴とする請求項１４記載の半導体装置。
  16. 【請求項１６】上記誘電体薄膜はチタン酸鉛ジルコニウ
    ム酸鉛薄膜であることを特徴とする請求項１４記載の半
    導体装置。
  17. 【請求項１７】上記第２の電極はバナジウム、クロム、
    鉄、ルテニウム、インジウム、錫、レニウム、イリジウ
    ム又は鉛のそれぞれの酸化物の少なくとも１種を有する
    ことを特徴とする請求項１４乃至１６の何れかに記載の
    半導体装置。
  18. 【請求項１８】基板と、該基板上に形成され、酸化物超
    伝導体からなる第１の電極と、該第１の電極上に形成さ
    れた誘電体薄膜と、該誘電体薄膜上に形成された第２の
    電極とを少なくとも有することを特徴とする半導体装
    置。
  19. 【請求項１９】上記誘電体膜はチタン酸鉛薄膜であるこ
    とを特徴とする請求項１８記載の半導体装置。
  20. 【請求項２０】上記誘電体薄膜はチタン酸鉛ジルコニウ
    ム酸鉛薄膜であることを特徴とする請求項１８記載の半
    導体装置。
  21. 【請求項２１】上記第２の電極はバナジウム、クロム、
    鉄、ルテニウム、インジウム、錫、レニウム、イリジウ
    ム又は鉛のそれぞれの酸化物の少なくとも１種を有する
    ことを特徴とする請求項１８乃至２０の何れかに記載の
    半導体装置。
  22. 【請求項２２】少なくとも第１の金属原子と該第１の金
    属原子と異なる第２の金属原子とを含み、少なくとも該
    第１及び第２の金属原子を含む誘電体薄膜の形成に用い
    ることを特徴とする有機分子化合物。
  23. 【請求項２３】上記第１及び第２の金属原子はそれぞれ
    鉛及びチタンであることを特徴とする請求項２２記載の
    有機分子化合物。
JP3216891A 1991-08-28 1991-08-28 半導体装置およびその製造方法 Pending JPH0555514A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3216891A JPH0555514A (ja) 1991-08-28 1991-08-28 半導体装置およびその製造方法
KR1019920014652A KR100322821B1 (ko) 1991-08-28 1992-08-14 반도체장치및그제조방법
US07/929,918 US5343353A (en) 1991-08-28 1992-08-17 Semiconductor device and process of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3216891A JPH0555514A (ja) 1991-08-28 1991-08-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0555514A true JPH0555514A (ja) 1993-03-05

Family

ID=16695535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3216891A Pending JPH0555514A (ja) 1991-08-28 1991-08-28 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5343353A (ja)
JP (1) JPH0555514A (ja)
KR (1) KR100322821B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150684A (en) * 1998-05-25 2000-11-21 Nec Corporation Thin-film capacitor and method of producing same
JP2002134710A (ja) * 1994-01-13 2002-05-10 Rohm Co Ltd 誘電体キャパシタ
JP2002261252A (ja) * 1994-01-13 2002-09-13 Rohm Co Ltd 強誘電体キャパシタ
JP2006319358A (ja) * 1994-01-13 2006-11-24 Rohm Co Ltd 強誘電体キャパシタおよびその製造方法
JP2006319357A (ja) * 1994-01-13 2006-11-24 Rohm Co Ltd 誘電体キャパシタの製造方法
JP2007194655A (ja) * 1994-01-13 2007-08-02 Rohm Co Ltd 誘電体キャパシタおよびその製造方法
JP2011176313A (ja) * 2010-02-25 2011-09-08 Samsung Electronics Co Ltd 電極構造体を具備するキャパシタ、その製造方法及び電極構造体を含む半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052271A (en) 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
US5894064A (en) * 1995-03-13 1999-04-13 Hampden-Smith; Mark Solution routes to metal oxide films through ester elimination reactions
US5656329A (en) * 1995-03-13 1997-08-12 Texas Instruments Incorporated Chemical vapor deposition of metal oxide films through ester elimination reactions
US5777356A (en) * 1996-01-03 1998-07-07 Bell Communications Research, Inc. Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same
GB9709639D0 (en) * 1997-05-14 1997-07-02 Inorgtech Ltd Chemical vapour deposition precursors
US5897912A (en) * 1997-09-03 1999-04-27 Ferro Corporation Method of making conductive electrodes for use in multilayer ceramic capacitors or inductors using organometallic ink
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
JP2001517788A (ja) * 1997-09-25 2001-10-09 マクアリー リサーチ リミテッド 標本の配列から標本を切除する方法と装置
WO1999028972A1 (en) * 1997-11-28 1999-06-10 Motorola Inc. Semiconductor device with ferroelectric capacitor dielectric and method for making
US6548843B2 (en) * 1998-11-12 2003-04-15 International Business Machines Corporation Ferroelectric storage read-write memory
US7054108B2 (en) * 2001-10-10 2006-05-30 Seagate Technology Llc Slider for a data storage device having improved stiction control with reduced interference with air bearing pressurization
US6690567B1 (en) 2002-09-26 2004-02-10 Ceramphysics, Inc. Capacitive energy storage device
US7768050B2 (en) * 2006-07-07 2010-08-03 The Trustees Of The University Of Pennsylvania Ferroelectric thin films

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874598A (en) * 1987-01-20 1989-10-17 Mitsubishi Petrochemical Co., Ltd. Process for producing perovskite-type oxides of the ABO3 type
US4946710A (en) * 1987-06-02 1990-08-07 National Semiconductor Corporation Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
CN1014382B (zh) * 1987-08-24 1991-10-16 株式会社半导体能源研究所 采用超导材料的电子器件
US4931427A (en) * 1988-01-15 1990-06-05 Academy Of Applied Science, Inc. Process for producing metal oxide superconductor-polymer composites and composites thereby formed
JPH01251760A (ja) * 1988-03-31 1989-10-06 Seiko Epson Corp 強誘電体記憶装置
JPH01286629A (ja) * 1988-05-13 1989-11-17 Alpine Electron Inc ラジオ受信機
US4872086A (en) * 1988-10-20 1989-10-03 Motorola, Inc. Dielectric RF devices suited for use with superconductors
JPH02199879A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd 半導体装置
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134710A (ja) * 1994-01-13 2002-05-10 Rohm Co Ltd 誘電体キャパシタ
JP2002261252A (ja) * 1994-01-13 2002-09-13 Rohm Co Ltd 強誘電体キャパシタ
JP2006319358A (ja) * 1994-01-13 2006-11-24 Rohm Co Ltd 強誘電体キャパシタおよびその製造方法
JP2006319357A (ja) * 1994-01-13 2006-11-24 Rohm Co Ltd 誘電体キャパシタの製造方法
JP2007194655A (ja) * 1994-01-13 2007-08-02 Rohm Co Ltd 誘電体キャパシタおよびその製造方法
JP4554631B2 (ja) * 1994-01-13 2010-09-29 ローム株式会社 誘電体キャパシタおよびその製造方法
US6150684A (en) * 1998-05-25 2000-11-21 Nec Corporation Thin-film capacitor and method of producing same
US6323057B1 (en) 1998-05-25 2001-11-27 Nec Corporation Method of producing a thin-film capacitor
JP2011176313A (ja) * 2010-02-25 2011-09-08 Samsung Electronics Co Ltd 電極構造体を具備するキャパシタ、その製造方法及び電極構造体を含む半導体装置

Also Published As

Publication number Publication date
US5343353A (en) 1994-08-30
KR100322821B1 (ko) 2002-07-02

Similar Documents

Publication Publication Date Title
JPH0555514A (ja) 半導体装置およびその製造方法
US5973911A (en) Ferroelectric thin-film capacitor
US7862857B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
KR100297210B1 (ko) 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어
US5527567A (en) Metalorganic chemical vapor deposition of layered structure oxides
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US6451646B1 (en) High-k dielectric materials and processes for manufacturing them
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
US6323057B1 (en) Method of producing a thin-film capacitor
KR20010033553A (ko) 비스무스-기질 강유전성 박막의 선택적인 증착 방법
JPH08204156A (ja) ホルミウム・ドナーのドーピングによる、チタン酸バリウム・ストロンチウム（ｂｓｔ）薄膜の改良
US5625587A (en) Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
US6864146B2 (en) Metal oxide integrated circuit on silicon germanium substrate
US6573150B1 (en) Integration of CVD tantalum oxide with titanium nitride and tantalum nitride to form MIM capacitors
US20030175425A1 (en) Vapor phase deposition method for metal oxide dielectric film
KR100269320B1 (ko) 유전체막의형성방법및이를이용한캐패시터의제조방법
JP2002076292A (ja) 金属酸化物誘電体膜
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
KR100438769B1 (ko) 화학 기상증착 방법을 이용한 반도체장치의 금속 산화물 박막 형성방법 및 이를 이용한 커패시터 형성방법
Cho et al. Low temperature MOCVD of BST thin film for high density DRAMs
JPH10152398A (ja) 強誘電体薄膜の形成方法
JP2002270787A (ja) 半導体装置とその製造方法
Chen et al. Dielectric properties of (Ba, Sr) TiO/sub 3/thin films deposited on Ni/TiN/Si substrate by photo-assisted metal organic chemical vapor deposition