JP4554631B2 - 誘電体キャパシタおよびその製造方法 - Google Patents

誘電体キャパシタおよびその製造方法 Download PDF

Info

Publication number
JP4554631B2
JP4554631B2 JP2007062301A JP2007062301A JP4554631B2 JP 4554631 B2 JP4554631 B2 JP 4554631B2 JP 2007062301 A JP2007062301 A JP 2007062301A JP 2007062301 A JP2007062301 A JP 2007062301A JP 4554631 B2 JP4554631 B2 JP 4554631B2
Authority
JP
Japan
Prior art keywords
layer
iridium
lower electrode
ferroelectric
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007062301A
Other languages
English (en)
Other versions
JP2007194655A (ja
Inventor
孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007062301A priority Critical patent/JP4554631B2/ja
Publication of JP2007194655A publication Critical patent/JP2007194655A/ja
Application granted granted Critical
Publication of JP4554631B2 publication Critical patent/JP4554631B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は誘電体キャパシタおよびその製造方法に関するものであり、特にその強誘電性の向上に関するものである。
従来の強誘電体キャパシタを、図29に示す。シリコン基板2の上に、酸化シリコン層4が形成されている。その上に、白金からなる下部電極6が設けられている。下部電極6の上には、強誘電体層であるPZT(PbZrXTi1-XO3)膜8が設けられ、さらにその上には、
白金からなる上部電極10が設けられている。このようにして、下部電極6、PZT膜8、上部電極10により、強誘電体キャパシタが形成される。
なお、ここで、下部電極6として白金を用いているのは、次のような理由によるものである。PZT膜8は、配向膜の上に形成しなければならない。アモルファス膜の上に形成すると、配向しないため強誘電性が損なわれてしまうからである。一方、下部電極6は、シリコン基板2から絶縁した状態で形成しなければならない。このため、シリコン基板2上に酸化シリコン層4を形成している。この酸化シリコン層4はアモルファスである。一般に、アモルファスの上に形成した膜は無配向膜となるが、白金はアモルファスの上においても、配向膜となる性質を有している。このような理由から、下部電極として白金が用いられている。
しかしながら、上記のような従来の強誘電体キャパシタには、次のような問題点があった。
白金は酸素を透過しやすいため、強誘電体(PZT)内の酸素の抜け出し、経年変化および分極反転の繰り返しによって強誘電性が低下するという問題があった。つまり、図30に示すように、白金の柱状結晶の間から、強誘電体中の酸素が抜け出すおそれがあった。
また、このような問題は高誘電率を有する誘電体を用いたキャパシタにおいても同様に生じていた。
この発明は、上記の問題点を解決して、経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供することを目的とする。
本発明の誘電体キャパシタは、基板と、前記基板上に形成された酸化シリコン膜と、前記酸化シリコン膜上に形成された柱状多結晶からなるイリジウム層と前記柱状多結晶からなるイリジウム層の結晶間に形成された酸化イリジウムを有する下部電極と、前記下部電極上に形成された酸化物誘電体層と、前記酸化物誘電体層上に形成された上部電極と、を備え、前記柱状多結晶からなるイリジウム層の上に白金層が形成されていることを特徴とする。
また、本発明の誘電体キャパシタの製造方法は、基板上に酸化シリコン膜を形成するステップと、前記酸化シリコン膜上に柱状多結晶からなるイリジウム層を形成した後、その上に白金層を設けて熱処理することにより、前記柱状多結晶からなるイリジウム層の結晶間に酸化イリジウムを形成して下部電極を形成するステップと、前記下部電極上に酸化物誘電体層を形成するステップと、前記酸化物誘電体層上に上部電極を形成するステップとを備えたことを特徴とする。
なお、この発明において、「キャパシタ」とは絶縁体の両側に電極が設けられた構造を指すものであり、電気の蓄積に用いられると否とにかかわらず、この構造を有するものを含む概念である。
望ましくは、少なくとも酸化イリジウム層を有する下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成された上部電極、を備えている。
望ましくは、前記下部電極は、スパッタリングによって形成された酸化イリジウム層によって構成されていることを特徴としている。
望ましくは、前記酸化イリジウム層の上に結晶配向性の良い導電体層が形成されて下部電極が構成されており、当該導電体層の上に強誘電体層が形成されていることを特徴としている。
望ましくは、前記導電体層は、白金層であることを特徴としている。
望ましくは、前記導電体層は、イリジウム層であることを特徴としている。
望ましくは、前記導電体層は、白金とイリジウムの合金層であることを特徴としている。
望ましくは、前記下部電極は、基板の上に形成された酸化シリコン層の上に形成されており、前記下部電極は、前記酸化シリコン層に接する接合層を有していることを特徴としている。
望ましくは、前記下部電極は、イリジウム層およびその上に形成された酸化イリジウム層によって構成されていることを特徴としている。
望ましくは、前記下部電極は、イリジウム層の表面を酸化して形成されたものであることを特徴としている。
望ましくは、前記酸化イリジウム層の上に結晶配向性の良い導電体層が形成されて下部電極が構成されており、当該導電体層の上に強誘電体層が形成されていることを特徴としている。
望ましくは、前記導電体層は、白金層であることを特徴としている。
望ましくは、前記導電体層は、イリジウム層であることを特徴としている。
望ましくは、前記導電体層は、白金とイリジウムの合金層であることを特徴としている。
望ましくは、前記下部電極は、基板の上に形成された酸化シリコン層の上に形成されており、前記下部電極は、前記酸化シリコン層に接する接合層を有していることを特徴としている。
望ましくは、下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成された上部電極、を備えた誘電体キャパシタにおいて、前記下部電極は、イリジウム層の表面に結晶配向性の良い導電性薄膜を形成した後、酸化して形成したものであることを特徴としている。
望ましくは、前記導線性薄膜は、白金であることを特徴としている。
望ましくは、前記導線性薄膜は、イリジウムおよび白金の合金であることを特徴としている。
望ましくは、下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成され、少なくとも酸化イリジウム層を有する上部電極、を備えている。
望ましくは、前記上部電極は、スパッタリングによって形成された酸化イリジウム層によって構成されていることを特徴としている。
望ましくは、前記上部電極は、イリジウム層およびその上に形成された酸化イリジウム層によって構成されていることを特徴としている。
望ましくは、前記上部電極は、イリジウム層の表面を酸化して形成されたものであることを特徴としている。
望ましくは、少なくとも酸化イリジウム層を有する下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成され、少なくとも酸化イリジウム層を有する上部電極、を備えている。
本発明の誘電体キャパシタは、下部電極に酸化イリジウム層とイリジウムとを有している。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。
すなわち、酸化イリジウム層は下地層が配向しているか否かにかかわらず配向性を有しないが、この酸化イリジウム層上に更にイリジウム層を設けて形成した場合、イリジウム層が配向性をもつため、この上層に形成される誘電体層は良好に配向し、電流積分値がほとんど変化せず良好な特性を得ることが出来る。
また、酸化イリジウム層上にイリジウムを形成しているため、酸素の抜け出しを防止しつつ、強誘電体層の配向性を良好にすることができる。
さらにまた、強誘電体層中の鉛成分が下部電極の方に浸透することがないため、インプリント特性が向上する。
また、望ましくは、下部電極が、基板表面に酸化シリコン膜を介して形成されたイリジウム層およびその上に形成された酸化イリジウム層によって構成されている。
したがって、誘電体層が下部電極上に形成されているため、誘電体層は下層側表面全体を下部電極と接しており、誘電体層からの酸素の透過が問題となるが、かかる電極構造により、イリジウムの柱状結晶の結晶間を埋めるように酸化イリジウムが形成される。したがって、誘電体層からの酸素の透過を極めて良好に防止することができる。
またこのため、酸素の透過防止を図ることが可能となり、残留分極特性に優れた誘電体キャパシタを提供することが可能となる。
また本発明の誘電体キャパシタでは、基板と、前記基板の上に絶縁化された表面に形成された柱状結晶からなるイリジウム層と、前記イリジウム層の酸化により、前記柱状結晶間に形成された酸化イリジウム層とで構成された下部電極を有しているため、イリジウムの柱状結晶の結晶間を埋めるように酸化イリジウムが形成される。したがって、誘電体層からの酸素の透過を極めて良好に防止することができる。
またこのため、酸素の透過防止を図ることが可能となり、残留分極特性に優れた誘電体キャパシタを提供することが可能となる。
本発明の誘電体キャパシタでは、上部電極が柱状結晶からなるイリジウム層と、前記イリジウム層の酸化により、前記柱状結晶間に形成された酸化イリジウム層とで構成された上部電極を有しているため、イリジウムの柱状結晶の結晶間を埋めるように酸化イリジウムが形成される。したがって、誘電体層からの酸素の透過を極めて良好に防止することができる。
またこのため、酸素の透過防止を図ることが可能となり、残留分極特性に優れた誘電体キャパシタを提供することが可能となる。
本発明の誘電体キャパシタは、酸化イリジウム層の上に結晶配向性の良い導電層を設け、この導電層の上に誘電体層を設けている。したがって、誘電体層の配向性が良くなり、誘電特性の経年変化を抑えることができる。
本発明の誘電体キャパシタは、酸化イリジウム層の上にイリジウム層を設け、このイリジウム層の上に誘電体層を設けている。したがって、誘電体層の配向性がさらに良くなり、誘電特性の経年変化を抑えることができる。
本発明の誘電体キャパシタは、イリジウム表面に結晶配向性の良い薄膜導電体を設けた後、酸化処理を行って形成している。したがって、誘電体層の酸素の抜け出しを防止できるとともに、良好な配向性を持つ誘電体層を得ることができる。したがって、誘電特性の経年変化を極めてかなり抑えることができる。
本発明の誘電体キャパシタは、上部電極に酸化イリジウム層を有している。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。
本発明の誘電体キャパシタは、上部電極および下部電極の双方に酸化イリジウム層を有している。したがって、誘電体層からの酸素の抜け出しを確実に防止することができ、誘電特性の経年変化を抑えることができる。
すなわち、強誘電性、高誘電性の良好な誘電体キャパシタを提供することができる。
図1に、この発明の一実施例による強誘電体キャパシタの構図を示す。シリコン基板2の上に、酸化シリコン層4、下部電極12、強誘電体膜(強誘電体層)8、上部電極15が設けられている。下部電極12は酸化イリジウムによって形成されており、上部電極15も酸化イリジウムによって形成されている。
図2に、白金とイリジウムの物性を比較して掲げる。この表からも明らかなように、酸化イリジウムの抵抗率は、49×10-6Ωcmであって、電極材料として問題はない。
従来例の図30に示すように、白金は柱状の結晶であるため、強誘電体膜8中の酸素を透過してしまう。この実施例では、酸化イリジウムを下部電極12として用いている。この酸化イリジウム層12は、柱状結晶でないため酸素を透過しにくい。したがって、強誘電体膜8の酸素の欠乏を防ぐことができる。上部電極15についても同様である。これにより、強誘電体膜8の強誘電性が向上した。この点については、後に実験データとともに詳述する。
なお、上記実施例では、下部電極12、上部電極15の双方を酸化イリジウムによって形成しているので、酸素の透過を確実に防止することができる。しかし、何れか一方だけでも、ある程度の効果を得ることができる。この点についても、後述する。
上記のような強誘電体キャパシタは、たとえば、図3に示すように、トランジスタ24と組み合わせて、不揮発性メモリとして用いることができる。
図4に、この発明の一実施例による強誘電体キャパシタの製造工程を示す。シリコン基板2の表面を熱酸化し、酸化シリコン層4を形成する(図4A)。ここでは、酸化シリコン層4の厚さを600nmとした。次に、イリジウムをターゲットとして用いて、反応性スパッタリングにより酸化イリジウムを、酸化シリコン層4の上に形成し、これを下部電極12とする(図4B)。ここでは、200nmの厚さに形成した。
次に、この下部電極12の上に、ゾルゲル法によって、強誘電体層8としてPZT膜を形成する(図4C)。出発原料として、Pb(CH3COO)2・3H2O,Zr(tーOC4H9)4、Ti(i-OC3H7)
4の混合溶液を用いた。この混合溶液をスピンコートした後、150度(摂氏、以下同じ
)で乾燥させ、ドライエアー雰囲気において400度で30秒の仮焼成を行った。これを5回繰り返した後、O2雰囲気中で、700度以上の熱処理を施した。このようにして、
250nmの強誘電体層8を形成した。なお、ここでは、PbZrxTi1-xO3において、xを0
.52として(以下PZT(52・48)と表わす)、PZT膜を形成している。
さらに、強誘電体層8の上に、反応性スパッタリングにより酸化イリジウムを形成し、上部電極15とする(図4D)。ここでは、200nmの厚さに形成した。このようにして、強誘電体キャパシタを得ることができる。
図5および図6に、強誘電体膜8としてPZT(52/48)を用いて、強誘電体キャパシタを形成した場合の、残留分極Prの疲労を示す。試験は、図8のような構造で、a点とb点間に電圧を印加することによって行った。図7に示すような5Vと−5Vの電圧を、上部電極15と下部電極12の間に印加して、残留分極Prの劣化を測定した。なお、5Vと−5Vの電圧の印加を1サイクルとした。また、電圧は、500KHzの周波数で印加した。
図5および図6の縦軸は、最初の残留分極をPoとし、疲労後の残留分極をPrとしたとき、Pr/Poの値を表わしている。つまり、この値が大きいほど劣化が著しいことになる。横軸は、図7の電圧を、何サイクル繰り返して印加したかを表わしている。図中、曲線50は、上部電極15、下部電極12ともに酸化イリジウムで構成した場合、曲線52は上部電極15を白金で、下部電極12を酸化イリジウムで構成した場合、曲線54は上部電極15を酸化イリジウムで、下部電極12を白金で構成した場合、上部電極15、下部電極12ともに白金で構成した場合の特性変化である。
この図からも明らかなように、上部電極15または下部電極12のいずれかを酸化イリジウムで構成すると、残留分極Prの劣化がかなり改善されることが明らかである。特に、上部電極15および下部電極12の双方を酸化イリジウムで構成すると、1010サイクルまで劣化がほとんど生じないことが明らかである。
ところで、酸化イリジウムは、下地層が配向しているか否かにかかわらず配向性を有しない。このため、酸化イリジウムの上に形成される強誘電体膜8も、配向しないこととなる。
酸化イリジウムが下地層の配向いかんにかかわらず、配向性をもたないことを検証するため、次のような試験を行った。シリコン基板2上に、直接、酸化イリジウムを下部電極12として形成した強誘電体キャパシタと、酸化シリコン層4上に酸化イリジウムを下部電極12として形成した強誘電体キャパシタとの特性の比較を行った。図9に、そのヒステリシス特性を示す。図9Aが、酸化シリコン層4上に下部電極12を形成した場合であり、図9Bがシリコン基板2上に、直接、酸化イリジウムを下部電極12として形成した場合である。このグラフから明らかなように、酸化イリジウムの下地層が、シリコンであるか酸化シリコンであるかにかかわらず、強誘電体膜8の特性が同じであることが示されている。これは、酸化イリジウムが、下地層が配向しているか否かにかかわらず、配向性を持たないためであると思われる。
下部電極12の酸化イリジウム層が配向していないと、その上に形成される強誘電体膜8の配向性も悪くなる。したがって、酸化イリジウム層を用いつつ、強誘電体層8の配向性を向上させれば、さらに残留分極Prの疲労特性が向上する。
これのためには、酸化イリジウム層の上に白金層を形成して下部電極12を構成すればよい。このようにした場合の、特性の変化を図10Aに示す。このグラフは、縦軸が分極の大きさを表わしており、横軸が図6と同じ電圧の印加サイクルを表わしている。また、このグラフでは、図10Bに示すヒステリシス特性の特徴量Pr、Pmax、P、Nの変化を示している。グラフから明らかなように、酸化イリジウム層の上に白金層を設けることにより、特性の劣化がさらに改善されている。つまり、1011サイクルまで、劣化がほ
とんど生じていない。
なお、白金層に代えて、イリジウム層や白金とイリジウムの合金等の、配向性の良い導電体層を設けてもよい(後述のように、図27の構造のものを用いてもよい)。特に、白金とイリジウムの合金は、配合比を変えることで格子定数を選択することができ、強誘電体層との格子定数のマッチングをとりやすい。
図11に、強誘電体層8としてPZT(52/48)を用い、下部電極12としてPtxI
r1-xを用いて、白金とイリジウムの組成比xを変化させた場合の、残留分極Prと抗電界
Ecの変化をグラフで示す。この図からも明らかなように、下部電極12として、白金のみを用いた場合(x=1.0の場合)に比べて、イリジウムとの合金を用いた場合の方が、残留分極Prが高い値を示すことが明らかである。すなわち、強誘電性が向上しているといえる。白金0%〜50%の範囲において顕著な特性の改善が得られており、特に白金25%程度をピークとして、20%〜30%の混合比において、極めて優れた特性が得られている。したがって、酸化イリジウム層の上に上記合金を形成すれば、優れた特性の強誘電体膜8を得ることができる。
なお、酸化イリジウム層の上に導電層を形成して電極として用いる場合においても、図5、図6の場合と同様に、上下双方の電極15、12に酸化イリジウム層を有するように形成するのが好ましい。
図12、図13に、上部電極15に酸化イリジウム層とイリジウム層を用いた場合のヒステリシス特性(図12A、図13A)と、上部電極15にイリジウム層のみを用いた場合のヒステリシス特性(図12B、図13B)を示す。なお、下部電極は、両方の場合ともに、酸化イリジウム層とイリジウム層によって形成した。初期特性(図12A、図12B)は双方とも変わらないが、108回(サイクル)にわたってパルスを印加した後の特性(図13A、図13B)は、明らかに、上部電極15にも酸化イリジウム層とイリジウム層を用いた場合の方が優れている。これも、やはり、酸化イリジウム層による酸素の抜け出しの防止による効果であると思われる。
なお、酸化イリジウム層の上に、白金を設けた場合と、イリジウムを設けた場合とでは、上記のような残留分極Pr、抗電界Ecの経年変化特性に違いはなかった。しかしながら、強誘電体層8に一定方向のパルスを連続的に印加したり、一定方向の分極状態のまま長時間保持すると分極特性がかたよってしまうインプリント特性において差が生じた。
図14に、酸化イリジウム層の上に白金を設けて下部電極12を形成した場合の、強誘電体キャパシタの特性を示す。このグラフは、分極状態にある強誘電体キャパシタ(強誘電体膜8)に、分極方向とは異なる電圧を印加した場合(図15Aに示す反転モード)と、分極方向と同じ電圧を印加した場合(図15Bに示す非反転モード)の電流(単位面積当りの電流)の時間的変化を示したものである。反転モードとなった場合のほうが大きな電流が流れることがわかる。
この特性は、強誘電体キャパシタをメモリとして用いたときに利用される。つまり、電圧を印加したときの電流の積分値をしきい値と比べて大小を判断し、記録されていた情報を読み出すのに用いられる。したがって、使用期間の経過とともに、反転モードQPの場
合の電流積分値が減少したり(つまり、しきい値に近づく)、非反転モードの場合の電流積分値が増加したり(つまり、しきい値に近づく)すると、誤読み出しを生じるおそれがある。
図16に、強誘電体膜8(上部電極15、下部電極12ともに、酸化イリジウム層の上に白金を設けて形成した場合)に、同方向のパルスを3×109回印加した後の、反転、
非反転モードにおける電流を示す。この実験結果からも明らかなように、反転モードQP+の際の電流積分値が減少し、ほとんど、最初の非反転モードQU-の積分値に等しくなるところまで近づいている。
図17に、上記の場合の電流積分値の変化を示す。横軸はパルスの印加サイクル(回数)であり、縦軸は電流積分値である。グラフからもわかるように、104回を越えたあたりから、電流積分値が大きく変化しているのがわかる。
図18に、上部電極15、下部電極12ともに、酸化イリジウム層の上にイリジウム層を設けて形成した場合の、強誘電体膜8の電流積分値の変化を示す。グラフからも明らかなように、電流積分値がほとんど変化せず、良好な特性が選られている。つまり、上記のようなインプリント特性に関して、酸化イリジウムの上に白金を形成した電極よりも、酸化イリジウムの上にイリジウムを形成した電極の方が優れていることが明らかとなった。
図19に、上記の実験に用いた強誘電体キャパシタの各層における元素の含有量を分析した結果を示す。図19Aが酸化イリジウムの上に白金を形成した場合であり、図19Bが酸化イリジウムの上にイリジウムを形成した場合である。横軸は上部電極の表面からの深さを示し、縦軸は各元素の含有量を示している。
このグラフから明らかなことは、図19Aの場合には、強誘電体層8中の鉛(Pb)成分が、下部電極の白金(Pt)のところまで浸透していることである。これに対し、図19Bの場合には、強誘電体中8の鉛(Pb)成分は、ほとんど下部電極のほうに浸透していない。これが、上記のような、インプリント特性に影響を与えているものと思われる。
図20に、この発明の他の実施例による強誘電体キャパシタの構造を示す。この実施例では、下部電極12と酸化シリコン層4との間に、チタン層(5nm)を接合層30として設けている。一般に、酸化イリジウムと酸化シリコンとの密着性はあまり良くない。このため、部分的に合金層がはがれ、強誘電特性を劣化させるおそれがある。特に、合金中のイリジウムの比率が高くなるほど、このことが顕著となる。そこで、この実施例では、酸化シリコン層4と密着性のよいチタン層を接合層30として設けている。これにより、強誘電特性を改善している。なお、チタン層は、スパッタリングによって形成すればよい。
なお、上記実施例では、接合層30としてチタン層を用いたが、接合性を改善する材料であれば、どのようなものでもよい。例えば、白金層を用いてもよい。
上記各実施例では、強誘電体膜8としてPZTを用いているが、酸化物強誘電体であれば、どのようなものを用いてもよい。たとえば、Ba4Ti3O12を用いてもよい。
この発明の他の実施例によるキャパシタを図21に示す。この実施例では、強誘電体層8に代えて、高誘電率を有する誘電体層90を用いている。酸化シリコン層4の上に、酸化イリジウムの下部電極12を設け、その上にSrTiO3,(Sr,Ba)TiO3のペロブスカイト構造
を有する高誘電率薄膜を誘電体層90として形成した。この場合も、強誘電体の場合と同様、誘電性の改善が図られた。つまり、強誘電体層について述べたことが、高誘電率を有する誘電体層にも適用できることが明らかとなった。
図22に、この発明の他の実施例による強誘電体キャパシタの構造を示す。シリコン基板2の上に、酸化シリコン層4、下部電極12、強誘電体膜(強誘電体層)8、上部電極15が設けられている。下部電極12は、イリジウム層11とその上に形成された酸化イリジウム層13によって形成されている。また、上部電極15は、イリジウム層7とその上に形成された酸化イリジウム層9によって形成されている。
下部電極12近傍の拡大図を、図23に示す。イリジウム層11は、柱状の結晶であるため、強誘電体膜8中の酸素を透過してしまう。この実施例では、イリジウム層11の上部表面に酸化イリジウム層13を形成している。前述のように、この酸化イリジウム層13によって強誘電体膜8の酸素の欠乏を防ぐことができる。上部電極15についても同様である。
上記実施例では、下部電極12、上部電極15の双方に酸化イリジウム層を形成しているので、経年変化の少ない優れた特性の強誘電体キャパシタを得ることができる。なお、下部電極12、上部電極15の何れか一方を、上記の構造にしても、ある程度の効果は得られる。この点についても、後述する。
図24に、この強誘電体キャパシタの製造工程を示す。シリコン基板2の表面を熱酸化し、酸化シリコン層4を形成する(図24A)。ここでは、酸化シリコン層4の厚さを600nmとした。次に、イリジウムをターゲットとして用いて、イリジウム層11を、酸化シリコン層4の上に形成する(図24B)。次に、O2雰囲気中で800度、1分の熱処理を行い、イリジウム層11の表面に酸化イリジウム層13を形成する。このイリジウム層11と酸化イリジウム層13を、下部電極12とする。ここでは、下部電極を、200nmの厚さに形成した。
次に、この下部電極12の上に、ゾルゲル法によって、強誘電体層8としてPZT膜を形成する(図24C)。出発原料として、Pb(CH3COO)2・3H2O,Zr(tーOC4H9)4、Ti(i-OC3H
7)4の混合溶液を用いた。この混合溶液をスピンコートした後、150度(摂氏、以下同
じ)で乾燥させ、ドライエアー雰囲気において400度で30秒の仮焼成を行った。これを5回繰り返した後、O2雰囲気中で、700度以上の熱処理を施した。このようにして
、250nmの強誘電体層8を形成した。なお、ここでは、PbZrXTi1-XO3において、xを
0.52として(以下PZT(52・48)と表わす)、PZT膜を形成している。
さらに、強誘電体層8の上に、スパッタリングによりイリジウム層7を形成する。次に、O2雰囲気中で800度、1分の熱処理を行い、イリジウム層7の表面に酸化イリジウム層9を形成する(図24D)。このイリジウム層7と酸化イリジウム層9を、上部電極15とする。ここでは、上部電極15を、200nmの厚さに形成した。このようにして、強誘電体キャパシタを得ることができる。
図25、図26に、このようにして得られた強誘電体キャパシタの残留分極Prの疲労特性を示す。このグラフの測定は、図5、図6と同様の方法によって行った。
図25、図26の縦軸は、最初の残留分極をPoとし、疲労後の残留分極をPrとしたとき、Pr/Poの値を表わしている。横軸は、図7の電圧を、何サイクル繰り返して印加したかを表わしている。図中、曲線αは、下部電極12のみを、上記実施例のように製造した場合である。ここでは、酸化シリコン層4を600nmとし、下部電極12(イリジウム層11の表面を酸化したもの)を200nmとし、強誘電体膜8(PZT(52/48))を250nmとし、上部電極を白金で構成した。曲線βは、下部電極12のイリジウム層の表面を酸化しなかった場合である(他の条件は曲線αと同じ)。また、曲線γは、下部電極12を白金によって形成した場合である(他の条件は曲線αと同じ)。
この図からも明らかなように、イリジウム層11の表面を酸化して酸化イリジウム層13を形成した場合には、残留分極Prの劣化はかなり改善されている。なお、白金(曲線γ)に比べて、イリジウム(酸化しない場合)(曲線β)の方が優れているのは、特別に酸化処理をしなくとも、他の工程等でイリジウムが酸化されるためであると考えられる。
なお、この実施例についても、図20で説明したような接合層30を設けることが好ましい。
また、ここで説明したイリジウムの表面を酸化するという実施例は、強誘電体膜だけでなく前述の高誘電率を有する誘電体膜にも適用でき、同様の効果を得ることができる。
上記のように、イリジウム層の表面を酸化することにより強誘電体膜の酸素の抜け出しを防止できるが、表面に酸化イリジウムが形成されて、強誘電体膜の配向性が悪くなる。これは、既に述べたように、酸化イリジウム層13の上に、イリジウム層、白金層、これらの合金層等を設けることにより解決できる(図10参照)。しかし、次のようにして、下部電極を形成しても解決できる。
まず、図27に示すように、イリジウム層11の上に白金層80(薄膜導電体)をごく薄く設ける。ここでは、30nmとした。次に、この状態で熱処理を行う。表面の白金層80は酸素と反応しないので、酸化されない。また、白金層80は、薄く形成されているので、その下のイリジウム層11の結晶間が酸化され、酸化イリジウムが形成されて酸素の透過を防ぐ。したがって、表面は配向性に優れたままでありながら、酸素の透過を防ぐことのできる下部電極12を形成することができる。なお、薄膜導電体としては、配向性が良く、酸化しにくい導電体であれば、どのようなものを使用してもよい。
なお、このような薄膜白金層80を形成したのち酸化したイリジウム層11は、単独で下部電極12として使用できる。しかし、スパッタリングで形成した酸化イリジウム層の上に配向性の良い導電層(イリジウム層、白金層等)を設けて配向性を改善した実施例(図10参照)においての、配向性の良い導電層として用いることもできる。
図28Bに、酸化イリジウム(50nm)の上に、図27の構造のイリジウム層(200nm)および白金層(30nm)を設けて酸化処理したものを下部電極12とした場合の、強誘電体8のヒステリシス特性を示す。また、図28Aに、酸化イリジウム層(50nm)の上にイリジウム層(200nm)を設けて酸化処理した場合の、強誘電体8のヒステリシス特性を示す。図から明らかなように、図27の構造のものを用いた場合のほうが、ヒステリシス特性が優れている。
また、ここで説明した実施例は、強誘電体膜だけでなく前述の高誘電率を有する誘電体膜にも適用でき、同様の効果を得ることができる。
この発明の一実施例による強誘電体キャパシタの構図を示す図である。 白金とイリジウムの物性を表わす図である。 強誘電体キャパシタ22を用いた不揮発性メモリを示す図である。 強誘電体キャパシタの製造工程を示す図である。 電極材料を変えた場合の残留分極の経年変化を示すグラフである。 電極材料を変えた場合の残留分極の経年変化を示すグラフである。 疲労試験を行う際に、印加した電圧を示す図である。 疲労試験のための構造を示す図である。 酸化イリジウムが下地層の影響を受けないことを検証した結果を表わすグラフである。 酸化イリジウムの上に白金を設けた場合の残留分極Prの変化を示すグラフである。 白金とイリジウムの合金の混合比を変えた場合の残留分極Prと抗電界Ecの変化を示す図である。 下部電極と上部電極の双方に酸化イリジウム層を設けた場合と、下部電極のみに設けた場合とを比較するグラフである。 下部電極と上部電極の双方に酸化イリジウム層を設けた場合と、下部電極のみに設けた場合とを比較するグラフである。 強誘電体に電圧を印加した場合に生じる電流の時間的変化を示すグラフである。 図14のグラフにおいて、電圧の印加方向を示す図である。 インプリント特性によって図14の特性が変化した状態を示すグラフである。 インプリント特性を示すグラフである。 インプリント特性を示すグラフである。 インプリント特性に差が生じることの原因を説明するための図である。 接合層30を設けた実施例を示す図である。 高誘電率を有する誘電体90を用いた場合の実施例を示す図である。 他の実施例による強誘電体キャパシタの構造を示す図である。 酸化イリジウム層が酸素の抜け出しを防止するメカニズムを示す図である。 図22の強誘電体キャパシタの製造工程を示す図である。 残留分極の経年変化を比較して示す図である。 残留分極の経年変化を比較して示す図である。 イリジウムの表面に薄膜白金を設けて酸化を行う実施例を示す図である。 図27の電極を用いた場合の効果を比較して示すグラフである。 従来の強誘電体キャパシタの構造を示す図である。 白金による下部電極6から酸素が抜け出す状態を示す図である。
符号の説明
2 シリコン基板
4 酸化シリコン層
8 強誘電体層
12 下部電極
15 上部電極
90 高誘電率を有する誘電体層

Claims (2)

  1. 基板と、
    前記基板上に形成された酸化シリコン膜と、
    前記酸化シリコン膜上に形成された柱状多結晶からなるイリジウム層と前記柱状多結晶からなるイリジウム層の結晶間に形成された酸化イリジウムを有する下部電極と、
    前記下部電極上に形成された酸化物誘電体層と、
    前記酸化物誘電体層上に形成された上部電極と、を備え
    前記柱状多結晶からなるイリジウム層の上に白金層が形成されている、
    誘電体キャパシタ。
  2. 基板上に酸化シリコン膜を形成するステップと、
    前記酸化シリコン膜上に柱状多結晶からなるイリジウム層を形成した後、その上に白金層を設けて熱処理することにより、前記柱状多結晶からなるイリジウム層の結晶間に酸化イリジウムを形成して下部電極を形成するステップと、
    前記下部電極上に酸化物誘電体層を形成するステップと、
    前記酸化物誘電体層上に上部電極を形成するステップと、を備えた
    誘電体キャパシタの製造方法。
JP2007062301A 1994-01-13 2007-03-12 誘電体キャパシタおよびその製造方法 Expired - Fee Related JP4554631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007062301A JP4554631B2 (ja) 1994-01-13 2007-03-12 誘電体キャパシタおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP224594 1994-01-13
JP224794 1994-01-13
JP2007062301A JP4554631B2 (ja) 1994-01-13 2007-03-12 誘電体キャパシタおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006194588A Division JP3954635B2 (ja) 1994-01-13 2006-07-14 誘電体キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2007194655A JP2007194655A (ja) 2007-08-02
JP4554631B2 true JP4554631B2 (ja) 2010-09-29

Family

ID=38450039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007062301A Expired - Fee Related JP4554631B2 (ja) 1994-01-13 2007-03-12 誘電体キャパシタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4554631B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493326B2 (ja) * 2008-10-01 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102782846B (zh) * 2010-06-10 2015-05-20 松下电器产业株式会社 非易失性存储元件和具有其的非易失性存储装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214717A (ja) * 1989-07-17 1991-09-19 Natl Semiconductor Corp <Ns> 電気的セラミック酸化物装置用電極
JPH0555514A (ja) * 1991-08-28 1993-03-05 Hitachi Ltd 半導体装置およびその製造方法
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
WO1993021637A1 (en) * 1992-04-13 1993-10-28 Ceram, Inc. Multilayer electrodes for ferroelectric devices
JPH07245236A (ja) * 1994-01-13 1995-09-19 Rohm Co Ltd 誘電体キャパシタおよびその製造方法
JP3247023B2 (ja) * 1994-01-13 2002-01-15 ローム株式会社 誘電体キャパシタ、不揮発性メモリおよびその製造方法
JP2002141483A (ja) * 2000-08-24 2002-05-17 Rohm Co Ltd 半導体装置およびその製造方法
JP2004349712A (ja) * 1999-11-09 2004-12-09 Seiko Epson Corp 強誘電体薄膜素子
JP2006319358A (ja) * 1994-01-13 2006-11-24 Rohm Co Ltd 強誘電体キャパシタおよびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214717A (ja) * 1989-07-17 1991-09-19 Natl Semiconductor Corp <Ns> 電気的セラミック酸化物装置用電極
JPH0555514A (ja) * 1991-08-28 1993-03-05 Hitachi Ltd 半導体装置およびその製造方法
WO1993021637A1 (en) * 1992-04-13 1993-10-28 Ceram, Inc. Multilayer electrodes for ferroelectric devices
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
JPH07245236A (ja) * 1994-01-13 1995-09-19 Rohm Co Ltd 誘電体キャパシタおよびその製造方法
JP3247023B2 (ja) * 1994-01-13 2002-01-15 ローム株式会社 誘電体キャパシタ、不揮発性メモリおよびその製造方法
JP2006319358A (ja) * 1994-01-13 2006-11-24 Rohm Co Ltd 強誘電体キャパシタおよびその製造方法
JP2004349712A (ja) * 1999-11-09 2004-12-09 Seiko Epson Corp 強誘電体薄膜素子
JP2002141483A (ja) * 2000-08-24 2002-05-17 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2007194655A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
JP3929513B2 (ja) 誘電体キャパシタおよびその製造方法
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
JP3461398B2 (ja) 誘電体キャパシタおよびその製造方法
KR100268453B1 (ko) 반도체 장치 및 그것의 제조 방법
JP3247023B2 (ja) 誘電体キャパシタ、不揮発性メモリおよびその製造方法
JP3810391B2 (ja) 誘電体キャパシタ
JP3349612B2 (ja) 誘電体キャパシタおよびその製造方法
JP2005303324A (ja) 誘電体キャパシタ
JP3689674B2 (ja) 誘電体キャパシタおよびその製造方法
JP4554631B2 (ja) 誘電体キャパシタおよびその製造方法
JP3954635B2 (ja) 誘電体キャパシタの製造方法
JP3954339B2 (ja) 誘電体キャパシタ
JP3689703B2 (ja) 誘電体キャパシタおよびその製造方法
JP3689702B2 (ja) 誘電体キャパシタの製造方法
JP3981142B2 (ja) 強誘電体キャパシタおよびその製造方法
JP3954390B2 (ja) 誘電体キャパシタ
JPH10214947A (ja) 薄膜誘電体素子
JP4931292B2 (ja) 強誘電体メモリおよびその製造方法
JP4255495B2 (ja) 誘電体キャパシタ
JP2007184623A (ja) 誘電体キャパシタ
JP2001048645A (ja) 強誘電体薄膜及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees