CN102782846B - 非易失性存储元件和具有其的非易失性存储装置 - Google Patents

非易失性存储元件和具有其的非易失性存储装置 Download PDF

Info

Publication number
CN102782846B
CN102782846B CN201180011853.XA CN201180011853A CN102782846B CN 102782846 B CN102782846 B CN 102782846B CN 201180011853 A CN201180011853 A CN 201180011853A CN 102782846 B CN102782846 B CN 102782846B
Authority
CN
China
Prior art keywords
electrode
volatile memory
resistance
memory device
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180011853.XA
Other languages
English (en)
Other versions
CN102782846A (zh
Inventor
米田慎一
三河巧
早川幸夫
二宫健生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102782846A publication Critical patent/CN102782846A/zh
Application granted granted Critical
Publication of CN102782846B publication Critical patent/CN102782846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明提供非易失性存储元件和具有其的非易失性存储装置，能够减小初始击穿所需的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差。其具有：第一电极（103）；第二电极（105）；和电阻变化层（104），其介于第一电极（103）与第二电极（105）之间，基于在第一电极（103）与第二电极（105）之间提供的电信号，电阻值可逆地变化，电阻变化层（104）具有：与第一电极（103）接触，包含缺氧型的过渡金属氧化物的第一区域（106）；和与第二电极（105）接触，包含比所述第一区域（106）的缺氧度小的过渡金属氧化物的第二区域（107）。第二电极（105）由铱和具有比铱低的杨氏模量的至少一种贵金属的合金构成，铱的含有率为50atm%以上。

Description

非易失性存储元件和具有其的非易失性存储装置
技术领域
本发明涉及通过电压脉冲的施加，电阻值发生变化的电阻变化型的非易失性半导体存储元件和具有其的非易失性存储装置。
背景技术
近年来，伴随数字技术的发展，便携型信息设备和信息家电等的电子设备进一步高功能化。因此，电阻变化元件的大容量化、写入电力的降低、写入/读出时间的高速化和长寿命化的要求提高。
对于这些要求，可以说在使用现有的浮置栅极（floating gate）的闪存（flash memory）的精细化方面有所限制。另一方面，在将电阻变化层作为存储部的材料使用的电阻变化元件（电阻变化型存储器）的情况下，由于能够以具有电阻变化元件的简单的结构的存储元件构成，所以能够期待进一步的精细化、高速化和低消耗电力化。
在将电阻变化材料作为存储部使用的情况下，例如，通过电脉冲的输入等，使其电阻值从高电阻向低电阻变化，或者从低电阻向高电阻变化。在这种情况下，必须将低电阻和高电阻的2值明确地区别，且高速稳定地在低电阻与高电阻之间变化，将这2值非易失性地保持。以这样的存储器特性的稳定和存储元件的精细化为目的，一直以来提出了各种提案。
作为这样的提案之一，在专利文献1中公开有具有2个电极和夹着这些电极的电阻变化层，电极的一方由铂（Pt）等的贵金属材料形成的非易失性存储元件。该非易失性存储元件通过由作为易于引起电阻变化的电极材料的铂和不易引起电阻变化的电极材料（例如钨等）夹着电阻变化层，能够在电阻变化层的意图的一个电极侧（高浓度层侧）引发电阻变化能够使其稳定地工作。
先行技术文献
专利文献
专利文献1：国际公开WO2009/050833号
发明内容
发明的内容
发明要解决的课题
但是，上述的现有的非易失性存储元件中，存在以下的问题。
首先，作为电阻变化层使用缺氧型的钽氧化物层等的过渡金属氧化物的情况下，通过由氧含有率高的层（高浓度层）和氧含有率低的层（低浓度层）的层叠结构构成电阻变化层，能够得到稳定的工作。在此，所谓缺氧型的金属氧化物是指，含氧量比具有化学计量学组成（stoichiometric composition）的金属氧化物少的金属氧化物，上述钽氧化物的情况下，当以TaOx表示该组成时，由于具有化学计量学组成（stoichiometry）的钽氧化物为TaO2.5（即Ta2O5），所以缺氧型的钽氧化物的x的值成为0＜x＜2.5。x的范围根据金属具有的价数的值而不同。通常，具有化学计量学组成（stoichiometry）的金属氧化物显示绝缘性，缺氧型的金属氧化物显示半导体的特性。
在电阻变化层由这样的高浓度层（高电阻层）和低浓度层（低电阻层）的层叠结构构成的情况下，最初施加电信号时的初始的电阻值比通常的电阻变化时的高电阻状态的电阻值高，维持这样的状态，即使赋予电信号电阻也不变化。为了得到电阻变化特性，需要对初始状态的电阻变化层施加电脉冲，在高电阻层内形成电脉冲（使高电阻层击穿（break down））。这样的处理称为初始击穿。该电脉冲的电压（初始击穿电压）比作为存储器为了使电阻变化层从低电阻状态向高电阻状态、或者从高电阻状态向低电阻状态变化所需的电脉冲的电压高，所以存在需要用于产生这样的高电压的特别的电路的问题。通过使电阻变化层的高浓度层的膜厚薄，能够使初始击穿所需要的电脉冲的电压降低，但是从可靠性的观点来看，并不希望电阻变化层的高浓度层的膜厚变薄。
另外，为了产生稳定的电阻变化现象，优选将铂等易于产生电阻变化的电极材料配置在高电阻层一侧，但是铂的热膨胀系数（coefficientof thermal expansion）高（8.8×10-6（℃-1）），杨氏模量（Young's modulus）也低（152×109（N/m2））。根据这些物理特性，铂由于热、机械性的应力而易于产生塑性变形，也易于产生突起（hillock）。当在电极产生突起时，易于产生向电极的电阻变化层的迁移，电极材料侵入到高浓度层侧，电阻变化层的高浓度层的有效的膜厚减少。因此，电阻变化层的电阻值容易变得偏差。另外，关于具有与铂同样的物理特性的钯也容易产生突起，所以认为电阻值容易产生偏差。
本发明鉴于上述的问题而完成，其目的在于提供一种能够减小初始击穿所需要的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差的非易失性存储元件和具有其的非易失性存储装置。
用于解决课题的方法
为了解决上述课题，本发明的一个方面（aspect）的非易失性存储元件具有：第一电极；第二电极；和电阻变化层，其介于上述第一电极与上述第二电极之间，基于在上述第一电极与上述第二电极之间提供的电信号，电阻值可逆地变化，上述电阻变化层具有：与上述第一电极接触，包含缺氧型的过渡金属氧化物的第一区域；和与上述第二电极接触，包含缺氧度比上述第一区域的缺氧度小的过渡金属氧化物的第二区域，上述第二电极由铱和具有比铱低的杨氏模量的至少一种贵金属的合金构成（comprise），铱的含有率为50atm%以上。
上述合金可以为能够减小上述电阻变化层的初始击穿所需的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差的合金。
也可以上述第一电极由铱和铂的合金构成，铂的含有率为20atm%以上50atm%以下。
也可以上述第一电极由铱和钯的合金构成，钯的含有率为20atm%以上50atm%以下。
也可以上述电阻变化层为由构成电阻变化层的过渡金属氧化物的氧浓度不同的多个层构成的层叠结构。
另外，本发明的另一方面（aspect）的非易失性存储装置，具有存储器阵列，该存储器阵列具备：在半导体基板上相互平行地形成的多个第一配线；在上述多个第一配线的上方在与上述半导体基板的主面平行的面内以相互平行且与上述多个第一配线立体交叉的方式形成的多个第二配线；和与上述多个第一配线和上述多个第二配线的立体交叉点对应设置的非易失性存储元件，上述非易失性存储元件的各个具有：第一电极；第二电极；和电阻变化层，其介于上述第一电极与上述第二电极之间，基于在上述第一电极与上述第二电极之间提供的电信号，电阻值可逆地变化，上述电阻变化层具有：与上述第一电极接触，包含缺氧型的过渡金属氧化物的第一区域；和与上述第二电极接触，包含缺氧度比上述第一区域的缺氧度小的缺氧型的过渡金属氧化物的第二区域，上述第二电极由铱和具有比铱低的杨氏模量的至少一种贵金属的合金构成（comprise），铱的含有率为50atm%以上。
另外，本发明的其它方面（aspect）的非易失性存储装置，具有：在半导体基板上相互平行地形成的多个第一配线；在上述多个第一配线的上方在与上述半导体基板的主面平行的面内以相互平行且与上述多个第一配线立体交叉的方式形成的多个第二配线；与上述多个第一配线和上述多个第二配线的任一方平行地排列，并相互平行地形成的多个第三配线；与上述第一配线和上述第二配线的立体交叉点分别对应设置的多个晶体管；和与上述晶体管一对一设置的多个非易失性存储元件，上述非易失性存储元件的各个具有：第一电极；第二电极；和电阻变化层，其介于上述第一电极与上述第二电极之间，基于在上述第一配线与上述第三配线之间提供的、且经由对应地设置的上述晶体管在上述第一电极与上述第二电极之间提供的电信号，电阻值可逆地变化，上述非易失性存储元件的、上述第一电极和上述第二电极的任一方，与对应的上述晶体管的源极和漏极的任一方连接，上述多个晶体管的栅极与对应的上述第一配线连接，上述非易失性存储元件的、上述第一电极和上述第二电极的另一方，与对应的上述第二配线和上述第三配线的任一方连接，上述晶体管的源极和漏极的另一方，与对应的上述第二配线和上述第三配线的另一方连接，上述电阻变化层具有：与上述第一电极接触，包含缺氧型的过渡金属氧化物的第一区域；和与上述第二电极接触，包含缺氧度比上述第一区域的缺氧度小的缺氧型的过渡金属氧化物的第二区域，上述第二电极由铱和具有比铱低的杨氏模量的至少一种贵金属的合金构成，铱的含有率为50atm%以上。
本发明的上述目的、其它目的、特征和优点能够通过参照附图在以下的优选实施方式的详细说明中变得明白。
发明的效果
本发明按照如上所述的结构构成，可以起到能够减小初始击穿所需要的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差的效果。
附图说明
图1是表示本发明的第一实施方式的非易失性存储元件的一个结构例的截面图。
图2是表示通过同时放电溅射法形成含有铂的铱合金层的情况下的、相对于对靶施加的DC功率的比的、铂含有率的计算值的图。
图3是表示本发明的第一实施方式的非易失性存储元件的相对第二电极层的铂含有率变化的、初始电阻值变化和初始击穿电压变化的图。
图4A是表示非易失性存储元件中、使用铂电极层的情况下的电极附近截面的截面图。
图4B是表示非易失性存储元件中、使用钯电极的情况下的电极附近截面的截面图。
图5A是表示图4A所示的截面图的概略图。
图5B是表示图4B所示的截面图的概略图。
图6A是表示本发明的第一实施方式的非易失性存储元件中的、使用铂电极、钯电极、铱电极的情况下各自的初始电阻值的评价结果的图。
图6B是表示本发明的第一实施方式的非易失性存储元件中的、使用铂电极、钯电极、铱电极的情况下各自的初始击穿电压的评价结果的图。
图7是表示本发明的第一实施方式的非易失性存储元件中的、电阻变化层的电阻值与脉冲施加次数的关系的图。
图8是表示相对第二电极层的铂含有率的电阻变化层的电阻值变化的图。
图9是表示本发明的第一实施方式的非易失性存储元件中写入信息的情况下的动作例的图。
图10是表示本发明的第一实施方式的非易失性存储元件中读出信息的情况下的动作例的图。
图11是表示本发明的第一实施方式的非易失性存储元件的其它结构例的截面图。
图12是表示应用本发明的第一实施方式的非易失性存储元件的非易失性存储装置的结构的框图。
图13是表示图12中所示的非易失性存储装置的A部的结构（4位的量结构）的立体图。
图14是表示图12中所示的非易失性存储装置的第一应用例的非易失性存储元件的结构的截面图。
图15是表示图12中所示的非易失性存储装置的第一应用例形成多层化的结构中的、存储器阵列的结构的立体图。
图16表示应用本发明的第一实施方式的非易失性存储元件的非易失性存储装置的第二应用例的结构的框图。
图17是表示图16所示的非易失性存储装置的C部的结构（2位的量结构）的截面图。
图18A表示第二应用例中非易失性存储装置的非易失性存储元件中，第二电极层的铱与铂的比率为100:0的情况下，在非易失性存储元件中流动的单元电流的评价结果的图。
图18B表示第二应用例中非易失性存储装置的非易失性存储元件中，第二电极层的铱与铂的比率为80:20的情况下，在非易失性存储元件中流动的单元电流的评价结果的图。
图18C表示第二应用例中非易失性存储装置的非易失性存储元件中，第二电极层的铱与铂的比率为70:30的情况下，在非易失性存储元件中流动的单元电流的评价结果的图。
图19A表示第二应用例中非易失性存储装置的非易失性存储元件中，第二电极层的铱与铂的比率为60:40的情况下，在非易失性存储元件中流动的单元电流的评价结果的图。
图19B表示第二应用例中非易失性存储装置的非易失性存储元件中，第二电极层的铱与铂的比率为50:50的情况下，在非易失性存储元件中流动的单元电流的评价结果的图。
图19C表示第二应用例中非易失性存储装置的非易失性存储元件中，第二电极层的铱与铂的比率为40:60的情况下，在非易失性存储元件中流动的单元电流的评价结果的图。
图20表示第二应用例中非易失性存储装置的非易失性存储元件中，相对第二电极层的铂含有率变化的单元电流变化的图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。此外，关于全部的附图存在对相同或者相当的要素标注相同的符号，省略说明的情况。
（第一实施方式）
［非易失性存储元件的结构］
图1是表示本发明的第一实施方式的非易失性存储元件的一个结构例的截面图。
如图1所示，非易失性存储元件100具有：基板101；在该基板101上形成的作为绝缘层的氧化物层102；在该氧化物层102上形成的第一电极层（第一电极）103；第二电极层（第二电极）105；和被第一电极层103和第二电极层105夹着的电阻变化层104（由后述的第一过渡金属氧化物层106和第二过渡金属氧化物层107的层叠结构构成）。
在驱动该非易失性存储元件100的情况下，通过外部电源将满足规定的条件的电压（电信号）施加在第一电极层103与第二电极层105之间。按照电压施加的方向（电压的极性），非易失性存储元件100的电阻变化层104的电阻值增加或者减少。例如，在被施加比规定的阈值电压大的脉冲电压的情况下，电阻变化层104的电阻值增加或者减少，另一方面，在被施加比阈值电压小的脉冲电压的情况下，电阻变化层104的电阻值不变化。
电阻变化层104由过渡金属氧化物构成，是具有与第一电极层103接触，包含缺氧型的过渡金属氧化物的第一区域106（第一过渡金属氧化物层）；和与第二电极层105接触，包含比第一区域106氧含有率高的过渡金属氧化物的第二区域107（第二过渡金属氧化物层）的层叠结构。本实施方式中，过渡金属氧化物由钽氧化物构成。在此，第一区域106的钽氧化物（第一钽氧化物）在表示为TaOx的情况下满足0＜x＜2.5。另外，第二区域107的钽氧化物（第二钽氧化物）在表示为TaOy的情况下满足x＜y。尤其是，作为电阻变化元件为了实现稳定的动作，优选TaOx满足0.8≤x≤1.9，TaOy满足2.1≤y≤2.5。
所谓缺氧型的过渡金属氧化物是指，与具有化学计量学组成的氧化物相比氧的含有量（原子比：占总原子数的氧原子数的比例）少的氧化物。通常，具有化学计量学组成的氧化物是绝缘体或者具有非常高的电阻值。
由第二钽氧化物构成的第二区域107的氧含有率，比由第一钽氧化物构成的第一区域106的氧含有率高。例如，作为化学计量学组成的Ta2O5的氧含有率为占总原子数的氧的比率（O/（Ta+O））、即71.4%。因此，所谓缺氧型的钽氧化物的氧含有率大于0%小于71.4%。在此，在电阻变化元件中使用的过渡金属氧化物的电阻值为氧含有率越大越高。
另外，关于上述内容，换句话说，也能够表达为第二区域107的缺氧度比第一区域106的缺氧度小。
所谓缺氧度是指，在各个过渡金属中，相对于构成其化学计量学组成的氧化物的氧的量，不足的氧的比率。例如，在过渡金属为钽（Ta）的情况下，化学计量的氧化物的组成为Ta2O5，能够表现为TaO2.5。TaO2.5的缺氧度为0%。例如，TaO1.5的组成的缺氧型的钽氧化物的缺氧度为：缺氧度=(2.5-1.5)/2.5＝40％。
另外，构成第一和第二电阻变化层的金属也可以使用钽以外的过渡金属。作为过渡金属，能够使用钽（Ta）、钛（Ti）、铪（Hf）、锆（Zr）、铌（Nb）和钨（W）等。由于过渡金属能够采用多种氧化状态，所以能够通过氧化还原反应实现不同的电阻状态。例如，在使用钽氧化物的情况下，使构成第一区域106的第一钽氧化物层的组成为TaOx时，x为0.8以上1.9以下，并且，使构成第二区域107的第二钽氧化物层的组成为TaOy时，y比x的值大时，可以确认使电阻变化层104的电阻值稳定地高速变化。在这种情况下，优选第二钽氧化物层的膜厚为1nm以上8nm以下。另外，在使用铪氧化物的情况下，使构成第一区域106的第一铪氧化物层的组成为HfOx时，x为0.9以上1.6以下，并且，使构成第二区域107的第二铪氧化物层的组成为HfOy时，当y比x的值大时，可以确认能够使电阻变化层104的电阻值稳定地高速变化。在这种情况下，优选第二铪氧化物层的膜厚为3nm以上4nm以下。另外，在使用锆氧化物的情况下，使构成第一区域106的第一锆氧化物层的组成为ZrOx时，x为0.9以上1.4以下，并且，使构成第二区域107的第二锆氧化物层的组成为ZrOy时，当y比x的值大时，可以确认能够使电阻变化层104的电阻值稳定地高速变化。在这种情况下，优选第二锆氧化物层的膜厚为1nm以上5nm以下。如上所述，由电阻高膜厚薄的第二区域（第二过渡金属氧化物层）107、与电阻低膜厚厚的第一区域（第一过渡金属氧化物层）106的层叠结构构成电阻变化层104，由此施加于电阻变化元件的电压中，更多的电压被分配到电阻高的第二区域，能够使在第二区域107中更加容易产生氧化还原反应。
并且，构成第一区域106的第一过渡金属，与构成第二区域107的第二过渡金属可以使用不同的材料。在这种情况下，相比第一区域106，第二区域107的缺氧度小，即电阻高的一方优选。通过形成这样的结构，当电阻变化时，施加于第一电极103与第二电极105之间的电压中，更多的电压被分配到第二区域107，能够使在第二区域107中产生的氧化还原反应更容易发生。另外，在第一过渡金属和第二过渡金属使用相互不同的材料的情况下，优选第二过渡金属的标准电极电位比第一过渡金属的标准电极电位小。可以认为电阻变化现象，在电阻高的第二区域107中形成的微小的细丝（filament）中产生氧化还原反应，其电阻值变化，而发生上述电阻变化现象。例如，在第一区域106中使用缺氧型的钽氧化物，在第二区域107中使用钛氧化物（TiO2），由此能够得到稳定的电阻变化动作。钛（标准电极电位=-1.63eV）是比钽（标准电极电位=-0.6eV）标准电极电位低的材料。标准电极电位表示该值越大越不易氧化的特性。通过在第二区域107中配置比第一区域106的标准电极电位小的金属的氧化物，在第二区域107中更易于产生氧化还原反应。
此外，作为基板101，能够使用硅单晶基板或者半导体基板，但是并不仅限于此。另外，氧化物层102只要能够作为绝缘层发挥功能也并无特别的限定，例如能够举例硅氧化物层（SiO2）等。由于电阻变化层104（第一区域106）能够以比较低的基板温度形成，所以能够形成在树脂材料等上。
与电阻变化层104中缺氧度小的第二区域107接触的第二电极层105，由铱（Ir）与具有比铱低的杨氏模量的至少一种贵金属（Pt、Pd、Ag、Cu、Au、Rh、Ru，本实施方式中为铂（Pt））的合金构成（comprise）。这样的合金，如后文所述，是能够使电阻变化层104的初始击穿所需要的电脉冲的电压小，并且能够降低非易失性存储元件100的电阻值的偏差的合金。此外，与铱组合的其它的贵金属，只要杨氏模量比铱低的金属，可以是一种也可以是2种。即，作为第二电极层105能够适用以铱为主要成分的2组分（component）以上的合金。另外，在第一电极层103的电极材料中，并无特别的限定，例如能够举例W、Ni、Ta、Ti、Al、TaN等（本实施方式中为氮化钽（TaN））。优选第一电极层103的电极材料的标准电极电位，比第二电极层105的电极材料的标准电极电位小的材料。通过形成这样的结构，在第二电极层105附近的电阻变化层中产生电阻变化现象，能够得到更加稳定的电阻变化特性。
根据上述结构，电阻变化层104中，产生电阻变化一侧的电极（第二电极层105）由包含铂等的铱合金形成，由此能够减小初始击穿所需要的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差。
此外，在本说明书和权利要求的范围中所谓“第二电极（第二电极层105）由铱与具有比铱低的杨氏模量的至少1种的贵金属的合金构成（comprise）”，只要该合金能够减小电阻变化层104的初始击穿所需的电脉冲的电压，并且能够降低非易失性存储元件100的电阻值的偏差，则可以在该合金中也可以包括添加有用于其特性提高等的某些元素的物质。这样的用于特性提高等的追加元素的添加是本领域技术人员的常用技术方法，进行这样的方法当然是可行的。另外，第二电极层105的合金在铱和其它的贵金属以外当然还包含某些杂质，这样的物质，只要能够减小电阻变化层104的初始击穿时所需要的电脉冲的电压，并且能够降低非易失性存储元件100的电阻值的偏差，当然也包括在本发明的范围中。关于第一电极（第一电极层103）和电阻变化层104也是同样的。
［电阻变化现象和标准电极电位］
在此，对在电阻变化层中产生的电阻变化现象进行说明。用2个电极夹着过渡金属氧化物的结构的电阻变化层中的电阻变化现象，如下列的公式所表示，推测是由构成电极层界面附近的高浓度层（第二区域107）的钽氧化物的氧化还原反应引起。
2TaO2＋O2 －→Ta2O5＋2e－
在对电极施加负电压的情况下，通过注入电子，进行还原反应，成为TaO2存在于电阻变化层的电极附近的状态。其结果是，认为显现低电阻状态。另一方面，在对电极施加正电压的情况下，通过氧离子的移动，进行氧化反应，成为Ta2O5存在于电阻变化层的电极附近的状态。其结果是，认为显现高电阻状态。另外，上述电阻现象并不是在电极与电阻变化层的整个界面产生，而认为是在高浓度层中形成的细微的电通道（pass）中产生。
为了上述公式表示的氧化还原反应能够高效地进行，显现电阻变化现象一侧的电极层（第二电极层105）中使用的材料的标准电极电位比构成电阻变化层金属（这里为Ta）高是非常重要的。在第二电极层105使用铂（Pt）的情况下，Ta和铂的标准电极电位分别为-0.6（V）和1.19（V），存在1V以上的电位差。因此，认为上述的反应高效地进行。
通常，标准电极电位作为氧化难度的一个指标使用，该值越大表示越难以氧化，越小表示越容易氧化。电极的标准电极电位比电阻变化层的标准电极电位越大，在电阻变化层一侧越容易产生电阻变化，随着其差变小，电阻变化变得不易发生，所以推测构成电阻变化层的金属被氧化的容易性对于电阻变化现象的机理起到很大的作用。因此，在电阻变化层的显现电阻变化现象一侧（高浓度层侧）的电极材料中，标准电极电位高的铂、钯、铱等的贵金属元素是有效的。
［非易失性存储元件的制造方法］
接着，说明本实施方式的非易失性存储元件100的制造方法。
在本实施方式中，电阻变化层104形成为由构成电阻变化层104的过渡金属氧化物的氧浓度不同的多个层（第一区域106和第二区域107）构成（comprise）的层叠结构。
首先，在基板101上，使用热氧化法或者CVD法形成例如厚度为200nm的氧化物层（包含SiO2的绝缘层）102。然后，作为第一电极层103在氧化物层102上形成例如厚度为100nm的TaN薄膜。
接着，在第一电极层103上形成第一钽氧化物层作为电阻变化层104（第一区域106）。第一钽氧化物层的膜厚例如为20~100nm左右。电阻变化层的形成，例如使用利用Ta靶的反应性RF溅射法。这时，根据氧流量比控制Ta氧化物中的氧含有率，由此能够形成缺氧型的Ta氧化物层。此外，在电阻变化层的形成中，通过将钽氧化物作为靶，也可以利用不使用O2等反应性气体的溅射法。
接着，对第一钽氧化物层进行氧化处理，在最表面层以膜厚2~12nm的范围形成第二钽氧化物层作为氧含有率更高的第二区域107。最后，在电阻变化层104上利用DC溅射法形成厚度50nm的含有铂的铱合金层作为第二电极层105。可以使用由铱构成的靶和由铂构成的靶同时进行溅射，也可以使用由铱与铂的合金构成的靶进行溅射。
像这样，通过将电阻变化层104预先分开形成为氧含有率低的第一区域106和氧含有率高的第二区域107，能够形成电阻变化动作稳定地进行的非易失性存储元件100。
[铱-铂合金电极膜的组成控制]
这里对含有铂的铱合金层的形成方法进行说明。含有铂的铱合金层通过基于铱和铂的同时放电的DC-溅射法形成。例如，形成时的真空度为1.0Pa，所施加的DC-功率在铱靶和铂靶的各靶为50~300W，Ar流量为10sccm，成膜时间为20分钟。在图2中表示相对施加于各靶的DC功率的比的铂含有率（atm%）的计算值的图。如图2所示，能够通过调整各靶的功率控制铱和铂的组成比。基于以上所述的铱-铂合金的第二电极层105的制作方法，通过控制各靶的功率比，能够控制为所希望的铂含有率。
另外，也能够通过使用铱-铂合金靶的DC-溅射法形成第二电极层105。在这种情况下，由于铱和铂的组成比由靶自身的组成比决定，所以与上述的基于使用单独的靶的同时放电溅射法的第二电极层105的形成方法相比，比较不易产生DC-溅射时的设备参数的不一致导致的组成比变动。但是，在这种情况下，不能够通过DC功率比控制铂含有率。
此外，本说明书和权利要求的范围的“合金”，不只是如上所述，将铱和铂等其它贵金属预先合金化而成的物质在基板101（氧化物层102）上形成的合金，也包括将铱和其它的贵金属在基板101（氧化物层102）上形成时利用溅射法混合而合金化的形态。
[非易失性存储元件的初始电阻值和初始击穿电压]
接着，对本实施方式的非易失性存储元件100的初始电阻值与第二电极层105的铂含有率的关系进行说明。图3是表示本发明的第一实施方式的非易失性存储元件中的、相对第二电极层的铂含有率的初始电阻值变化和初始击穿电压变化的图。图3中表示使第二电极层105的电极尺寸为边长0.5μm的四边形（面积为0.25μm2）时的、相对第二电极层105的铂含有率变化的初始电阻值变化和初始击穿电压变化。在第二电极层的铂含有率为60atm%的情况下，可知初始击穿电压降低，初始电阻值也降低而且偏差也变大。并且，在第二电极层的铂含有率为0atm%的情况，即第二电极层为铱单体的情况下，初始电阻值高且偏差也稳定，而初始击穿电压升高为3.3V左右，也考虑其偏差时，可知作为一般的电源使用，不能达成在大多的电路所要求的3.3V以下的电压。
推测这是因为铂和铱的物理特性（热膨胀系数和杨氏模量）的不同而导致的。铂热膨胀系数（coefficient of thermal expansion）高，为8.8×10-6（℃-1），比铱的6.4×10-6（℃-1）大。另外，铂的杨氏模量低，为152×109（N/m2），比铱的529×109（N/m2）小。根据这些物理特性，铂与铱相比，容易发生热、机械性应力导致的塑性变形，容易产生突起。图4A和图4B是表示非易失性存储元件中使用铂电极层和钯电极的情况的电极附近截面的截面图。图4A表示使用铂电极的情况的截面，图4B表示使用钯电极的情况的截面。另外，图5A和图5B表示图4A和图4B的截面图的概略图。如图4A和图5A所示，在电极中使用铂的情况下，朝向电阻变化层的高浓度层（Ta2O5）产生突起（图中的圆圈中）。当在电极中产生突起时向电极的电阻变化层产生迁移（migration），电阻变化层的高浓度层的有效的膜厚减少。因此，电阻值易于产生偏差。另外，关于与铂具有同样的物理特性（热膨胀系数和杨氏模量近似的值）的钯，如图4B和图5B所示，由于易于产生突起，所以认为电阻值容易变得偏差。
图6A和图6B是表示在使用铂电极、钯电极和铱电极的情况下的、对各自的初始电阻值的偏差和初始击穿电压的评价结果的图。图6A表示关于初始电阻值的偏差的评价结果，图6B表示关于初始击穿电压的评价结果。如图6A所示，在铂电极和钯电极的情况下初始电阻值的偏差大（相对垂直方向的倾斜大），而在铱电极的情况下初始电阻值的偏差小（相对垂直方向的倾斜小）。另外，如图6B所示，可知在铂电极和钯电极的情况下初始击穿电压整体较低，在铱电极的情况下初始击穿电压与它们相比整体较高。
根据这样的见解，本发明为了能够得到采用铂电极和钯电极的优点（能够降低初始击穿电压）和采用铱电极的优点（能够减小初始电阻值的偏差）这两者，所以采用将两者合金化而形成的电极。
即，作为第二电极层105的电极材料在铂等的贵金属中添加比该贵金属的杨氏模量高（具有高刚性）的铱，由此电极整体的杨氏模量提高（热膨胀系数降低），能够提高机械强度。因此，能够抑制第二电极层105的突起的发生。而且，由于将即使单体也能够作为电极材料使用的、具有高导电性的铱添加在具有高导电性的铂等的其它贵金属中，所以作为电极整体能够得到高导电性。另外，将即使是单体也具有为了使由缺氧型的过渡金属构成的电阻变化层容易地进行电阻变化所需要的高标准电极电位的铱，添加在具有高标准电极电位的铂等的贵金属中，所以作为电极整体能够得到高标准电极电位。另外，由于添加铱导致的作用效果是机械强度的提高，所以当然与铱合金化的贵金属的种类是2种以上也可以。根据上述内容，通过将铱和具有比铱低的杨氏模量的至少1种贵金属进行合金化，从而使电阻变化容易发生，而且能够得到机械强度高的电极材料。
如图3所示，通过使第二电极层105的铂含有率为50atm%以下的组成，非易失性存储元件100的初始电阻值稳定，而且偏差变小。另一方面，关于初始击穿电压，在第二电极层105的铂含有率的增加的同时降低，铂含有率为20atm%以上的区域中即使考虑偏差也能够满足作为一般的电源使用的3.3V以下的电压。即，通过使第二电极层105的铂含有率为20atm%以上50atm%以下的组成，能够抑制初始电阻值的降低和偏差，并且能够抑制初始击穿电压。
在此，以下表示各贵金属的杨氏模量和热膨胀系数的值。
[表1]
  贵金属  杨氏模量（×109N/m2） 热膨胀系数（℃-1） 熔点（℃）
  Au   78.0   14.2×10-6   1064
  Pt   152   8.8×10-6   1770
  Ag   82.9   18.9×10-6   2210
  Pd   110   11.8×10-6   1550
  Rh   460   9.6×10-6   1970
  Ru   414   6.75×10-6   2310
  Cu   130   16.5×10-6   1085
  Ir   529   6.4×10-6   2410
  Os   550   4.7×10-6   3045
如上所示，铱（Ir）以外的贵金属中，除了锇（Os）以外的贵金属（Au、Pt、Ag、Pd、Rh、Ru、Cu）比铱的杨氏模量低，热膨胀系数高（熔点低）。因此，认为这些贵金属，代替能够降低初始击穿电压，而易于产生由热、机械性应力导致的塑性变形，容易发生突起。根据以上内容，将铱（Ir）和上述贵金属（Au、Pt、Ag、Pd、Rh、Ru、Cu）的至少一种的合金作为第二电极层105的电极材料使用，由此能够得到与使用铱和铂的合金的情况下（图3）同样的效果。
[非易失性存储元件的电阻变化特性]
接着，说明对本实施方式的非易失性存储元件100施加电脉冲的情况下的电阻变化特性。
图7是表示本发明的第一实施方式的非易失性存储元件的电阻变化层104的电阻值与脉冲施加次数的关系的图。构成第二电极层105的铱-铂合金材料的铂含有率为50atm%。图7中表示在第一电极层103与第二电极层105之间施加脉冲宽度为100ns且极性不同的2种电脉冲时的电阻值变化。
像这样，通过在电极间交替地施加2种电脉冲，电阻变化层104的电阻值可逆地变化。具体而言，在图7中，在电极间施加负电压脉冲（电压-1.5V，脉冲宽度100ns）的情况下，电阻变化层104的电阻值减少成为10000Ω（1E+04Ω、低电阻值），在电极间施加正电压脉冲（电压+2.4V，脉冲宽度100ns）的情况下，电阻变化层104的电阻值增加成为100000Ω（1E+05Ω、高电阻值）。此外，这时，将以第一电极层103为基准对第二电极层105施加正的电压的情况称为“正电压”，将以第一电极层103为基准对第二电极层105施加负的电压的情况称为“负电压”。在下文中也是同样的定义。
此外，如图7所示的结果，电阻变化层104的膜厚约为50nm（其中第二区域107的膜厚为5nm），是直径0.5μm的图案的层。在以下的说明中，如没有特别说明时，电阻变化层104的尺寸就是如此。
图8是表示相对第二电极层的铂含有率的电阻变化层的电阻值变化的图。在铱-铂合金的铂含有率为50atm%以下的情况下，在电阻变化层中低电阻状态（10000Ω）和高电阻状态（100000Ω）的差能够非常明确地区别，但当铂含有率超过50atm%时，电阻变化层不能维持高电阻状态，偏差变大，低电阻状态与高电阻状态之差变小，所以明确地区别两者变得困难。
［铂含有率的范围］
根据以上的电阻变化层的电阻变化特性的结果判断，构成第二电极层105的含有铂的铱合金电极材料中的铂含有率优选为20atm%以上50atm%以下。
此外，根据上述说明可知，铂与钯的电特性等同，在图5中表示的突起的现象、在图6中说明过的初始电阻的偏差和初始击穿电压，在使用铂和钯的情况下等同。因此认为在用含有钯的铱合金电极材料构成第二电极层105时的钯含有率，与含有铂的铱合金的情况同样地优选为20atm%以上50atm%以下。而且，认为关于上述其它的贵金属（Au、Ag、Rh、Ru、Cu）也是同样的。
[非易失性存储元件的动作例]
接着，参照附图说明本实施方式的非易失性存储元件100的作为存储器的动作例，即进行信息的写入/读出的情况下的动作例。
图9表示本发明的第一实施方式的非易失性存储元件中写入信息时的动作例。
如图9所示，在第一电极层103与第二电极层105之间交替地施加振幅为规定的阈值电压以上、脉冲宽度为100ns、极性不同的2种电脉冲时，电阻变化层的电阻值变化。即，在电极间施加负电压脉冲（电压E1、脉冲宽度100ns）时，电阻变化层的电阻值从高电阻值Rb向低电阻值Ra减少。另一方面，在电极间施加正电压脉冲（电压E2、脉冲宽度100ns）时，电阻变化层的电阻值从低电阻值Ra向高电阻值Rb增加。电压E1例如为-1.5V，电压E2例如为+2.4V。
在图9所示的例子中，将高电阻值Rb分配信息“0”，将低电阻值Ra分配信息“1”。因此，以使电阻变化层的电阻值成为高电阻值Rb的方式对电极间施加正电压脉冲，由此写入信息“0”，另外，以使电阻变化层的电阻值成为低电阻值Ra的方式对电极间施加负电压脉冲，由此写入信息“1”。
图10是表示本发明的第一实施方式的非易失性存储元件中读出信息的情况下的动作例的图。
如图10所示，在进行信息的读出的情况下，在电极间施加比使电阻变化层的电阻值变化时所施加的电脉冲振幅充分小的不引起电阻变化的读出用电压E3（｜E3｜＜｜E1｜、｜E3｜＜｜E2｜、例如0.5V）。其结果是，输出与电阻变化层的电阻值对应的电流，通过检测该输出电流值，能够实现写入的信息的读出。
在图10所示的例子中，由于输出电流值Ia与电阻值Ra对应，输出电流值Ib与电阻值Rb对应，所以在检测出输出电流值Ia的情况下读出信息“1”，在检测出输出电流值Ib的情况下读出信息“0”。
如上所述，在被第一电极层103和第二电极层105夹着的区域中，电阻变化层作为存储部发挥功能，由此非易失性存储元件100作为存储器进行动作。
（第一实施方式的变形例）
图11是表示本发明的第一实施方式的非易失性存储元件的其它的结构例的截面图。本例的非易失性存储元件500与图1所示例子的不同点在于，非易失性存储元件上下反转。即，图11所示的非易失性存储元件500包括：形成在基板501上的氧化物层502；形成在该氧化物层502上的第二电极层503；形成在第二电极层503上的电阻变化层504；和形成在电阻变化层504上的第一电极层505，电阻变化层504具有：与第一电极层505接触，含有缺氧型的过渡金属氧化物的第一区域506；和与第二电极层505接触，含有与第一区域506相比氧含有率高的过渡金属氧化物的第二区域507。并且，第二电极层503由含有铂的铱合金（铱-铂合金）构成。
此外，在本例子中，由于第二区域507不能用氧化第一区域506的方法形成，所以例如在反应性溅射中，使用过渡金属或者过渡金属氧化物靶，调整堆积时的溅射气体气氛中包含的含氧量，由此形成氧含有率更高的第二区域507。
（非易失性存储元件的第一应用例）
上述的第一实施方式的非易失性存储元件能够应用于各种形态的非易失性半导体装置。作为本实施方式的非易失性存储元件的第一应用例，举例在字线与位线的交点（立体交叉点）设置有非易失性存储元件（有源层（active layer））的、所谓的交叉点型的非易失性存储装置。以下，关于该例子进行说明。
[第一应用例的非易失性存储装置的结构]
图12是表示应用本发明的第一实施方式的非易失性存储元件的、非易失性存储装置的第一应用例的结构的框图。另外，图13是表示图12所示的非易失性存储装置的A部的结构（4位的量结构）的立体图。
如图12所示，本例的非易失性存储装置200，在半导体基板上具有存储器主体部201，该存储器主体部201具有：存储器阵列202；行选择电路/驱动器203；列选择电路/驱动器204；用于进行信息的写入的写入电路205；检测在选择位线中流动的电流量，判定数据“1”或者“0”的读出放大器（sense amplifier）206；和经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路207。另外，非易失性存储装置200还具有：接收从外部输入的地址信号的地址输入电路208；和基于从外部输入的控制信号，控制存储器主体部201的动作的控制电路209。
如图12和图13所示，存储器阵列202具有：在半导体基板上相互平行地形成的多个字线（第一配线）WL0、WL1、WL2、……；在该多个字线WL0、WL1、WL2、……上方在与该半导体基板的主面平行的面内相互平行且与多个字线WL0、WL1、WL2、……立体地交叉的方式形成的多个位线（第二配线）BL0、BL1、BL2、…。
另外，在存储器阵列202中，与多个字线（第一配线）WL0、WL1、WL2、……和多个位线BL0、BL1、BL2、……的立体交叉点对应矩阵状地设置有多个存储单元M111、M112、M113、M121、M122、M123、M131、M132、M133、……（以下，表示为“存储单元M111、M112，……”）。
在此，存储单元M111、M112，……分别包括：第一实施方式的非易失性存储元件100；和与它们串联连接的电流控制元件，各个非易失性存储元件具有层叠结构的由缺氧型的过渡金属氧化物构成的电阻变化层。
此外，图12的存储单元M111、M112，……在图13中由符号210表示。
[第一应用例的非易失性存储装置中的非易失性存储元件的结构]
图14是表示图12所示的非易失性存储装置的第一应用例的非易失性存储元件的结构的截面图。此外，图14中表示图13的B部的结构。
如图14所示，在本应用例的非易失性存储装置中，非易失性存储元件210，介于作为铜配线的下部配线212（相当于图13的字线WL1）和上部配线211（相当于图13的位线BL1）之间，依次层叠有下部电极217、电流控制层216、内部电极215、电阻变化层214和上部电极213。
在此，内部电极215、电阻变化层214和上部电极213分别相当于图1所示的第一实施方式的非易失性存储元件100中的第一电极层103、电阻变化层104和第二电极层105。因此，本应用例的结构也形成为与第一实施方式同样的结构。
在此，用含有铂的铱合金形成以与电阻变化层214接触的方式形成的上部电极213，由此，可以构成非易失性存储元件，其能够减小初始击穿所需要的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差。
电流控制元件216，通过由TaN构成的内部电极215与电阻变化层214串联连接，电流控制层216与电阻变化层214电连接。由该下部电极217、电流控制层216、内部电极215构成的电流控制元件，是以MIM（Metal-Insulator-Metal；金属-绝缘体-金属）二极管或者MSM（Metal-Semiconductor-Metal；金属-半导体-金属的意思）二极管为代表的元件，相对于电压显示非线性的电流特性。MSM二极管能够流动更多的电流。作为电流控制层216，能够使用缺氮型的氮化硅（SiNx）或非晶Si等。另外，该电流控制元件相对于电压具有双向性的电流特性，以按规定的阈值电压Vf（以一个电极为基准例如+1V以上或者-1V以下）导通的方式构成。
此外，钽及其氧化物是在半导体工艺中通常使用的材料，可以说亲和性非常高。因此，能够容易地组合在现有的半导体制造工艺中。
[多层化结构的非易失性存储装置的结构例]
通过将图12和图13所示的本应用例的非易失性存储装置的存储器阵列三维地层叠，能够实现多层化结构的非易失性存储装置。
图15是表示将图12所示的非易失性存储装置的第一应用例多层化的结构中的存储器阵列的结构的立体图。如图15所示，该非易失性存储装置具有将多个存储器阵列层叠而成的多层化存储器阵列，该存储器阵列具有：在未图示的半导体基板上相互平行地形成的多个下部配线（第一配线）212；在这些多个下部配线212的上方在与该半导体基板的主面平行的面内以相互平行且与多个下部配线212立体交叉的方式形成的多个上部配线（第二配线）211；以及与这些多个下部配线212和多个上部配线211的立体交叉点对应、矩阵状地设置的多个存储单元210。
此外，在图15所示的例子中，形成为配线层为5层，配置在该立体交叉点的非易失性存储元件为4层的结构，但是当然也可以根据需要增减这些层数。
通过设置这样构成的多层化存储器阵列，能够实现超大容量非易失性存储器。
此外，如在第一实施方式中所述，本发明的电阻变化层能够在低温下形成。因此，即使在进行本实施方式所示的配线工序中的层叠化的情况下，也不会对在下层工序形成的晶体管和硅化物等的配线材料造成影响，所以能够容易地实现多层化存储器阵列。即，通过使用本发明的含有钽氧化物的电阻变化层，能够容易地实现多层化结构的非易失性存储装置。
（非易失性存储元件的第二应用例）
作为本实施方式的非易失性存储元件的第二应用例，能够举例具有1晶体管-1非易失性存储元件（1T1R结构）结构的非易失性存储装置。
[第二应用例的非易失性存储装置的结构]
图16是表示应用本发明的第一实施方式的非易失性存储元件的非易失性存储装置的第二应用例的结构的框图。另外，图17是表示图16中所示的非易失性存储装置的C部的结构（2位的量结构）的截面图。
如图16所示，本应用例的非易失性存储装置300在半导体基板上具有存储器主体部301，该存储器主体部301具备：存储器阵列302；行选择电路/驱动器303；列选择电路/驱动器304；用于进行信息的写入的写入电路305；检测在选择位线中流动的电流量，判定数据“1”或者“0”的读出放大器306；和经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路307。另外，非易失性存储装置300还具有：单元板（cell plate）电源（VCP）电源308；接收从外部输入的地址信号的地址输入电路309；和基于从外部输入的控制信号，控制存储器主体部301的动作的控制电路310。
存储器阵列302具有：在半导体基板上形成的相互交叉地排列的多个字线（第一配线）WL0、WL1、WL2、……和位线（第二配线）BL0、BL1、BL2、……；与这些字线WL0、WL1、WL2、……和位线BL0、BL1、BL2、……的交点对应分别设置的多个晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33、……（以下表示为“晶体管T11、T12、……”）；以及与晶体管T11、T12、……一对一地设置的多个存储单元M211、M212、M213、M221、M222、M223、M231、M232、M233、……（以下表示为“存储单元M211、M212、……”）。
另外，在存储器阵列302中，具有与字线WL0、WL1、WL2、……平行地排列的多个板（plate）线（第三配线）PL0、PL1、PL2、……。如图17所示，在字线WL0、WL1的上方配置有位线BL0，在该字线WL0、WL1与位线BL0之间配置有板线PL0、PL1。
在此，存储单元M211、M212，……分别与第一实施方式的非易失性存储元件100相当，各个非易失性存储元件具有层叠结构的由缺氧型的过渡金属氧化物构成的电阻变化层。更具体而言，图17中的非易失性存储元件313相当于图16的存储单元M211、M212，该非易失性存储元件313包括上部电极314、层叠结构的由缺氧型的过渡金属氧化物构成的电阻变化层315、以及下部电极316。上部电极314和下部电极316的任一方由含有铂的铱合金（铱-铂合金）形成，由此能够形成非易失性存储元件，该非易失性存储元件能够减小初始击穿所需要的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差。
此外，图17的317表示插头（plug）层，318表示金属配线层，319表示源极或者漏极区域。
如图16所示，晶体管T11、T12、T13、……的漏极与位线BL0连接，晶体管T21、T22、T23、……的漏极与位线BL1连接，晶体管T31、T32、T33、……的漏极与位线BL2连接。
另外，晶体管T11、T21、T31、……的栅极与字线WL0连接，晶体管T12、T22、T32、……的栅极与字线WL1连接，晶体管T13、T23、T33、……的栅极与字线WL2连接。
并且，晶体管T11、T12、……的源极分别与存储单元M211、M212、……连接。
另外，存储单元M211、M221、M231……与板线PL0连接，存储单元M212、M222、M232……与板线PL1连接，存储单元M213、M223、M233……与板线PL2连接。
地址输入电路309从外部电路（未图示）接收地址信号，基于该地址信号向行选择电路/驱动器303输出行地址信号，并且向列选择电路304输出列地址信号。在此，地址信号是表示多个存储单元M211、M212、……中被选择的特定的存储单元的地址的信号。另外，行地址信号是地址信号所表示的地址中表示行的地址的信号，列地址信号是地址信号所表示的地址中表示列的地址的信号。
控制电路310，在信息的写入周期中，根据被输入到数据输入输出电路307的输入数据Din，向写入电路305输出指示写入用电压的施加的写入信号。另一方面，在信息的读出周期中，控制电路310向列选择电路304输出指示读出用电压的施加的读出信号。
行选择电路/驱动器303接收从地址输入电路309输出的行地址信号，根据该行地址信号，选择多个字线WL0、WL1、WL2、……中的任意个，对该被选择的字线施加规定的电压。
另外，列选择电路304接收从地址输入电路309输出的列地址信号，根据该列地址信号，选择多个位线BL0、BL1、BL2、……中的任意个，对该被选择的位线施加写入用电压或者读出用电压。
写入电路305在接收到从控制电路310输出的写入信号的情况下，对列选择电路304输出对所选择的位线指示写入用电压的施加的信号。
另外，读出放大器306，在信息的读出周期中，检测成为读出对象的选择位线中流动的电流量，判定数据为“1”或者“0”。其结果是，所得到的输出数据DO经由数据输入输出电路307向外部电路输出。
此外，具有1晶体管-1非易失性存储元件的结构的本应用例的情况下，与第一应用例的交叉点型的非易失性存储元件的结构相比，存储容量变小。但是，由于不需要二极管这样的电流控制元件，所以能够容易地与CMOS工序组合，另外，具有动作的控制也容易的优点。
另外，与第一应用例的情况同样地，由于本发明的电阻变化层能够以低温形成，所以即使在进行本应用例所示的配线工序中的层叠化的情况下，具有不会对在下层工序中形成的晶体管和硅化物等的配线材料造成影响的优点。
并且，与第一应用例的情况相同，钽及其氧化物的形成，能够容易地组合到现有的半导体制造工艺中，所以能够容易地制造本应用例的非易失性存储装置。
[第二应用例的非易失性存储装置的测定结果]
测定本应用例的非易失性存储装置的由电阻变化层和晶体管构成的非易失性存储元件的电阻变化特性，研讨基于第二电极层的铂含有率的依赖性。图18A~图18C和图19A~图19C，是表示在第二应用例的非易失性存储装置的非易失性存储元件中流动的单元电流的评价结果的标准期望值分布图，图20是表示相对第二应用例的非易失性存储装置的非易失性存储元件中的第二电极层的铂含有率变化的单元电流变化的图。图18A~图18C和图19A~图19C的各图，表示相对垂直方向的倾斜越大单元电流的偏差就越大（没有良好地动作），倾斜越小单元电流的偏差就越小（良好地动作）。此外，在图18A~图18C和图19A~图19C的的例子中，晶体管使用1.8V系列且栅极宽度为0.44μm的晶体管，为了使电阻变化特性稳定化而在设计电路的初始击穿处理后，施加1.8V的脉冲。其结果是，如图18A~图18C和图19A~图19B所示，能够确认铂含有率在50atm%以下则低电阻状态的电流值（LR电流值）和高电阻状态的电流值（HR电流值）的双方都良好地动作。相对于此，如图19C所示，可以确认铂含有率为60atm%的元件中，LR电流值、HR电流值的偏差都增加。
图20是表示在第二应用例的非易失性存储装置的非易失性存储元件中，相对第二电极层的铂含有率变化的单元电流的变化的图。如图20所示，可以确认第二电极层的铂含有率为60atm%的情况下LR电流值的最小值与HR电流值的最大值之差（window，窗口，上下限）降低。由于在这样的狭窄的窗口（window，上下限）的情况下，伴随有电阻值的读出时的误判，所以并不优选。
根据上述的结果，表示为了制作偏差特性良好的非易失性存储元件，优选铂含有率为50atm%以下。
在上述的实施方式中，过渡金属氧化物层形成为由钽氧化物的层叠结构构成，但也可以代替该结构，例如，形成为铪（Hf）氧化物的层叠结构或锆（Zr）氧化物的层叠结构。
在采用铪氧化物的层叠结构的情况下，在将层叠结构中的第一区域表示为HfOx，将第二区域表示为HfOy的情况下，优选满足0＜x＜2.0，x＜y，第二铪氧化物的膜厚优选为3nm以上4nm以下。
另外，在采用锆氧化物的层叠结构的情况下，在将第一区域表示为ZrOx，将第二区域表示为ZrOy的情况下，优选满足0＜x＜2.0，x＜y，第二区域的膜厚优选为1nm以上5nm以下。
另外，在铪氧化物的情况下，使用Hf靶，利用在氩气和氧气中进行溅射的所谓的反应性溅射法，在下部电极上形成第一区域。在形成该第一区域之后，通过将第一区域的表面暴露在氩气和氧气的等离子体中能够形成第二区域。第一区域的氧含有率，与上述的钽氧化物的情况相同，通过改变相对反应性溅射中的氩气的氧气的流量比，能够容易地进行调整。此外，基板温度不必特别加热，可以为室温。
另外，在将第一区域形成为铪氧化物的情况下，第一区域的膜厚能够通过在氩气和氧气的等离子体的暴露时间容易地进行调整。在将第一区域的组成表示为HfOx，将第二区域的组成表示为HfOy的情况下，满足0.9≤x≤1.6，1.8＜y＜2.0，第二区域的膜厚在3nm以上4nm以下的范围中能够实现稳定的电阻变化特性。
在锆氧化物的情况下，使用Zr靶，利用在氩气和氧气中进行溅射的所谓的反应性溅射法，在下部电极上形成第一区域。在形成该第一区域之后，通过将第一区域的表面暴露在氩气和氧气的等离子体中能够形成第二区域。第一区域的氧含有率，与上述的钽氧化物的情况相同，通过改变相对反应性溅射中的氩气的氧气的流量比，能够容易地进行调整。此外，基板温度不必特别加热，可以为室温。
另外，在锆氧化物的情况下，第二区域的膜厚能够通过在氩气和氧气的等离子体的暴露时间容易地进行调整。在将第一区域的组成表示为ZrOx，将第二区域的组成表示为ZrOy的情况下，满足0.9≤x≤1.4，1.9＜y＜2.0，第二区域的膜厚在1nm以上5nm以下的范围中能够实现稳定的电阻变化特性。
此外，在上述的实施方式中，作为电阻变化层的过渡金属氧化物，说明了钽氧化物、铪氧化物、锆氧化物的情况，但是夹在第一电极与第二电极间的过渡金属氧化物层，作为显现电阻变化主要的电阻变化层，只要包含钽、铪、锆等的氧化物层，也可以含有除此以外的例如微量的其它元素。通过电阻值的微调整等，也能够少量、有意地包含其它元素，这样的情况也包含在本发明的范围中。例如，如果在电阻变化层中添加氮，电阻变化层的电阻值上升，能够改善电阻变化的反应性。
另外，在利用溅射形成电阻变化层时，由于残留气体或从真空容器壁释放出气体等，无意地在电阻变化层中混入微量的元素，但这样的微量的元素混入在电阻膜的情况当然也包含在本发明的范围中。
由以上说明可知，对于本领域技术人员而言，本发明的众多的改良和其他的实施方式是显而易见的。因此，上述说明仅应该作为例示解释，是为了将执行本发明的最好的方式教给本领域技术人员而提供的。能够不脱离本发明的精神地对其结构和/或功能的详细内容进行实质的变更。
产业上的可利用性
本发明提供电阻变化型的半导体存储元件和具有其的非易失性存储装置，能够实现稳定地动作、可靠性高的非易失性存储器，所以能够用于使用非易失性存储器的各种电子设备。
符号的说明
100非易失性存储元件
101基板
102氧化物层
103第一电极层（第一电极）
104电阻变化层
105第二电极层（第2电极）
106第一区域（电阻变化层）
107第二区域（电阻变化层）
200非易失性存储装置
201存储器主体部
202存储器阵列
203行选择电路/驱动器
204列选择电路/驱动器
205写入电路
206读出放大器
207数据输入输出电路
208地址输入电路
209控制电路
210非易失性存储元件
211上部配线
212下部配线
213上部电极
214电阻变化层
215内部电极
216电流控制层
217下部电极
218欧姆电阻层
219第二电阻变化层
300非易失性存储装置
301存储器主体部
302存储器阵列
303行选择电路/驱动器
304列选择电路
305写入电路
306读出放大器
307数据输入输出电路
308单元板电源
309地址输入电路
310控制电路
313非易失性存储元件
314上部电极
315电阻变化层
316下部电极
BL0、BL1、……位线
M11、M12、……存储单元
T11、T12、……晶体管
WL0、WL1、……字线
500非易失性存储元件
501基板
502氧化物层
503第二电极层
504电阻变化层
505第一电极层
506第一区域
507第二区域

Claims (6)

1.一种非易失性存储元件，其特征在于，包括：
第一电极；第二电极；和电阻变化层，其介于所述第一电极与所述第二电极之间，基于在所述第一电极与所述第二电极之间提供的电信号，电阻值可逆地变化，
所述电阻变化层为具有第一区域和第二区域的层叠结构，其中，所述第一区域与所述第一电极接触，包含缺氧型的过渡金属氧化物，所述第二区域与所述第二电极接触，包含与所述第一区域相比缺氧度小、电阻高、膜厚小的过渡金属氧化物，
所述第一电极的电极材料的标准电极电位，比所述第二电极的电极材料的标准电极电位小，
所述第二电极，为所述电阻变化层中的产生电阻变化一侧的电极，由铱和具有比铱低的杨氏模量的至少一种贵金属的合金构成，铱的含有率为50atm％以上，
所述合金为能够减小所述电阻变化层的初始击穿所需的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差的合金。
2.如权利要求1所述的非易失性存储元件，其特征在于：
所述第二电极由铱和铂的合金构成，铂的含有率为20atm％以上50atm％以下。
3.如权利要求1所述的非易失性存储元件，其特征在于：
所述第二电极由铱和钯的合金构成，钯的含有率为20atm％以上50atm％以下。
4.如权利要求1所述的非易失性存储元件，其特征在于：
所述电阻变化层为由构成电阻变化层的过渡金属氧化物的氧浓度不同的多个层构成的层叠结构。
5.一种非易失性半导体装置，其特征在于：
具有存储器阵列，该存储器阵列具备：在半导体基板上相互平行地形成的多个第一配线；在所述多个第一配线的上方在与所述半导体基板的主面平行的面内以相互平行且与所述多个第一配线立体交叉的方式形成的多个第二配线；和与所述多个第一配线和所述多个第二配线的立体交叉点对应设置的非易失性存储元件，
所述非易失性存储元件的各个具有：第一电极；第二电极；和电阻变化层，其介于所述第一电极与所述第二电极之间，基于在所述第一电极与所述第二电极之间提供的电信号，电阻值可逆地变化，
所述电阻变化层为具有第一区域和第二区域的层叠结构，其中，所述第一区域与所述第一电极接触，包含缺氧型的过渡金属氧化物，所述第二区域与所述第二电极接触，包含与所述第一区域相比缺氧度小、电阻高、膜厚小的缺氧型的过渡金属氧化物，
所述第一电极的电极材料的标准电极电位，比所述第二电极的电极材料的标准电极电位小，
所述第二电极，为所述电阻变化层中的产生电阻变化一侧的电极，由铱和具有比铱低的杨氏模量的至少一种贵金属的合金构成，铱的含有率为50atm％以上，
所述合金为能够减小所述电阻变化层的初始击穿所需的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差的合金。
6.一种非易失性半导体装置，其特征在于，包括：
在半导体基板上相互平行地形成的多个第一配线；在所述多个第一配线的上方在与所述半导体基板的主面平行的面内以相互平行且与所述多个第一配线立体交叉的方式形成的多个第二配线；与所述多个第一配线和所述多个第二配线的任一方平行地排列，并相互平行地形成的多个第三配线；与所述第一配线和所述第二配线的立体交叉点分别对应设置的多个晶体管；和与所述晶体管一对一设置的多个非易失性存储元件，
所述非易失性存储元件的各个具有：第一电极；第二电极；和电阻变化层，其介于所述第一电极与所述第二电极之间，基于在所述第一配线与所述第三配线之间提供的、且经由对应地设置的所述晶体管在所述第一电极与所述第二电极之间提供的电信号，电阻值可逆地变化，
所述非易失性存储元件的、所述第一电极和所述第二电极的任一方，与对应的所述晶体管的源极和漏极的任一方连接，
所述多个晶体管的栅极与对应的所述第一配线连接，
所述非易失性存储元件的、所述第一电极和所述第二电极的另一方，与对应的所述第二配线和所述第三配线的任一方连接，
所述晶体管的源极和漏极的另一方，与对应的所述第二配线和所述第三配线的另一方连接，
所述电阻变化层为具有第一区域和第二区域的层叠结构，其中，所述第一区域与所述第一电极接触，包含缺氧型的过渡金属氧化物，所述第二区域与所述第二电极接触，包含与所述第一区域相比缺氧度小、电阻高、膜厚小的缺氧型的过渡金属氧化物，
所述第一电极的电极材料的标准电极电位，比所述第二电极的电极材料的标准电极电位小，
所述第二电极，为所述电阻变化层中的产生电阻变化一侧的电极，由铱和具有比铱低的杨氏模量的至少一种贵金属的合金构成，铱的含有率为50atm％以上，
所述合金为能够减小所述电阻变化层的初始击穿所需的电脉冲的电压，并且能够降低非易失性存储元件的电阻值的偏差的合金。
CN201180011853.XA 2010-06-10 2011-06-09 非易失性存储元件和具有其的非易失性存储装置 Active CN102782846B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-132885 2010-06-10
JP2010132885 2010-06-10
PCT/JP2011/003270 WO2011155210A1 (ja) 2010-06-10 2011-06-09 不揮発性記憶素子およびそれを備えた不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN102782846A CN102782846A (zh) 2012-11-14
CN102782846B true CN102782846B (zh) 2015-05-20

Family

ID=45097825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180011853.XA Active CN102782846B (zh) 2010-06-10 2011-06-09 非易失性存储元件和具有其的非易失性存储装置

Country Status (4)

Country Link
US (1) US20120326113A1 (zh)
JP (1) JP5174282B2 (zh)
CN (1) CN102782846B (zh)
WO (1) WO2011155210A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094169A1 (ja) * 2011-12-19 2013-06-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法
US20140056056A1 (en) * 2012-02-17 2014-02-27 Panasonic Corporation Method for reading data from nonvolatile memory element, and nonvolatile memory device
JP2013187256A (ja) * 2012-03-06 2013-09-19 Toshiba Corp 不揮発性抵抗変化素子
JP5655173B2 (ja) * 2012-03-29 2015-01-14 パナソニックＩｐマネジメント株式会社 クロスポイント型不揮発性記憶装置とその駆動方法
JP2014103326A (ja) * 2012-11-21 2014-06-05 Panasonic Corp 不揮発性記憶素子およびその製造方法
US9111941B2 (en) * 2013-03-15 2015-08-18 Globalfoundries Singapore Pte. Ltd. Non-volatile memory device with TSI/TSV application
US8975610B1 (en) 2013-12-23 2015-03-10 Intermolecular, Inc. Silicon based selector element
US10740435B2 (en) * 2015-05-29 2020-08-11 Nec Corporation Programmable logic integrated circuit, design support system, and configuration method
US9666797B1 (en) * 2015-12-22 2017-05-30 Macronix International Co., Ltd. Memory structure having material layer made from a transition metal on interlayer dielectric
JP6817888B2 (ja) * 2016-05-27 2021-01-20 ヌヴォトンテクノロジージャパン株式会社 不揮発性メモリ装置
WO2017221544A1 (ja) * 2016-06-20 2017-12-28 ソニー株式会社 アナログデジタル変換装置、固体撮像素子および撮像装置
US10262715B2 (en) * 2017-03-27 2019-04-16 Micron Technology, Inc. Multiple plate line architecture for multideck memory array
US10727401B2 (en) * 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
CN110311036A (zh) * 2018-03-20 2019-10-08 旺宏电子股份有限公司 电阻式存储器元件及其制作方法
US11948625B2 (en) 2021-09-09 2024-04-02 Winbond Electronics Corporation Systems on chips, memory circuits, and methods for accessing data in a memory circuit directly using a transistor-level operation signal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501851A (zh) * 2006-12-28 2009-08-05 松下电器产业株式会社 电阻变化型元件和电阻变化型存储装置
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554631B2 (ja) * 1994-01-13 2010-09-29 ローム株式会社 誘電体キャパシタおよびその製造方法
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
JP2002329786A (ja) * 2001-04-27 2002-11-15 Furuya Kinzoku:Kk 容量素子及びその製造方法
US7098043B2 (en) * 2004-01-15 2006-08-29 Sharp Laboratories Of America, Inc. PCMO spin-coat deposition
JP2008060091A (ja) * 2005-01-14 2008-03-13 Matsushita Electric Ind Co Ltd 抵抗変化素子
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
KR100790882B1 (ko) * 2006-07-10 2008-01-03 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP4655021B2 (ja) * 2006-10-12 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
JP4643767B2 (ja) * 2009-04-15 2011-03-02 パナソニック株式会社 抵抗変化型不揮発性記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501851A (zh) * 2006-12-28 2009-08-05 松下电器产业株式会社 电阻变化型元件和电阻变化型存储装置
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Also Published As

Publication number Publication date
WO2011155210A1 (ja) 2011-12-15
US20120326113A1 (en) 2012-12-27
CN102782846A (zh) 2012-11-14
JP5174282B2 (ja) 2013-04-03
JPWO2011155210A1 (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
CN102782846B (zh) 非易失性存储元件和具有其的非易失性存储装置
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
CN103270592B (zh) 非易失性存储元件以及非易失性存储装置
JP6391009B2 (ja) 抵抗変化型不揮発性記憶素子の製造方法
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
US8854864B2 (en) Nonvolatile memory element and nonvolatile memory device
CN102292814B (zh) 非易失性存储元件、非易失性存储装置、非易失性半导体装置和非易失性存储元件的制造方法
CN102742011B (zh) 非易失性存储元件及其制造方法
JP5650855B2 (ja) 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
US9105332B2 (en) Variable resistance nonvolatile memory device
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2014075159A (ja) 不揮発性記憶装置及び不揮発性記憶装置の駆動方法
CN113228254A (zh) 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150825

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150825

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200618

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.