JP5650855B2 - 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置 - Google Patents

不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置 Download PDF

Info

Publication number
JP5650855B2
JP5650855B2 JP2014020207A JP2014020207A JP5650855B2 JP 5650855 B2 JP5650855 B2 JP 5650855B2 JP 2014020207 A JP2014020207 A JP 2014020207A JP 2014020207 A JP2014020207 A JP 2014020207A JP 5650855 B2 JP5650855 B2 JP 5650855B2
Authority
JP
Japan
Prior art keywords
metal oxide
oxide layer
layer
nonvolatile memory
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014020207A
Other languages
English (en)
Other versions
JP2014170930A (ja
Inventor
慎一 米田
慎一 米田
伊藤　理
理 伊藤
藤井　覚
覚 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014020207A priority Critical patent/JP5650855B2/ja
Publication of JP2014170930A publication Critical patent/JP2014170930A/ja
Application granted granted Critical
Publication of JP5650855B2 publication Critical patent/JP5650855B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置に関する。より詳しくは、本発明は、抵抗変化型の不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置に関する。
近年、デジタル技術の進展に伴い、携帯型情報機器及び情報家電などの電子機器が、より一層高機能化している。そのため、抵抗変化素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、及び長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲート（floating gate）を用いたフラッシュメモリ（flash memory）の微細化には限界があると言われている。他方、抵抗変化層を記憶部の材料として用いる抵抗変化素子（抵抗変化型メモリ）の場合、抵抗変化素子から成る単純な構造の記憶素子で構成することができるため、さらなる微細化、高速化、及び低消費電力化が期待されている。
抵抗変化材料を記憶部として用いる場合、例えば、電気的パルスの入力などによって、その抵抗値を高抵抗から低抵抗へ、または低抵抗から高抵抗へと変化させることになる。この場合、低抵抗及び高抵抗の２値を明確に区別し、且つ低抵抗と高抵抗との間を高速に安定して変化させ、これら２値が不揮発的に保持されることが必要になる。このようなメモリ特性の安定及び記憶素子の微細化を目的として、従来から、種々の提案がなされている。
そのような提案の一つとして、２つの電極（上部電極、下部電極）と、それらの電極に挟まれた抵抗変化層とを備え、抵抗変化層を、酸素含有量の低い第１のタンタル酸化物層と、酸素含有量の高い第２のタンタル酸化物層との積層構造にて構成した不揮発性記憶素子が、特許文献１に開示されている。下部電極の上には第１のタンタル酸化物層が配置され、この第１のタンタル酸化物層と上部電極との間には第２のタンタル酸化物層が配置されている。この不揮発性記憶素子に、下部電極を基準にしたときに正の電圧を有する電気的パルスを上部電極に印加すると、酸素原子が第１のタンタル酸化物層から第２のタンタル酸化物層と上部電極との界面へ移動することで、高抵抗化が起こりやすくなる。逆に、下部電極を基準にしたときに負の電圧を有する電気的パルスを上部電極に印加すると、第２のタンタル酸化物層と上部電極との界面に存在する酸素原子が第１のタンタル酸化物層へ移動することで、低抵抗化が起こりやすくなる。
国際公開第２００８／１４９４８４号
本発明は、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させた不揮発性記憶素子及び不揮発性記憶装置を提供することを目的の一つとする。
本発明の不揮発性記憶素子の製造方法の一態様（ａｓｐｅｃｔ）は、第１電極を形成し、前記第１電極の上に抵抗変化層を形成し、前記抵抗変化層の上に第２電極を形成し、前記抵抗変化層は、第３金属酸化物で構成される第３金属酸化物層を形成し、前記第３金属酸化物層の上に第２金属酸化物で構成される第２金属酸化物層を形成し、前記第２金属酸化物層の上に第１金属酸化物で構成される第１金属酸化物層を形成する方法であって、前記抵抗変化層は、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化するものであり、前記第１金属酸化物の酸素不足度は前記第３金属酸化物の酸素不足度よりも小さく、前記第２金属酸化物の酸素不足度は前記第３金属酸化物の酸素不足度よりも小さく、前記第３金属酸化物は酸素不足型の金属酸化物であり、前記第１金属酸化物層の密度と前記第２金属酸化物層の密度とが異なっており、前記第２金属酸化物層と前記第１金属酸化物層とが別個に堆積される。
本発明の不揮発性記憶素子の一態様（ａｓｐｅｃｔ）は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と、を備え、前記抵抗変化層は、第３金属酸化物で構成される第３金属酸化物層と、第２金属酸化物で構成される第２金属酸化物層と、第１金属酸化物で構成される第１金属酸化物層とが、この順で積層された構造を備え、前記第１金属酸化物の酸素不足度は前記第３金属酸化物の酸素不足度よりも小さく、前記第２金属酸化物の酸素不足度は前記第３金属酸化物の酸素不足度よりも小さく、前記第３金属酸化物は酸素不足型の金属酸化物であり、前記第１金属酸化物層の密度と前記第２金属酸化物層の密度とが異なっており、前記第１金属酸化物層の密度と前記第２金属酸化物層の密度との差が０．２５ｇ／ｃｍ３以上である。
本発明の一態様によれば、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させた不揮発性記憶素子及び不揮発性記憶装置を提供することができる、という効果を奏する。
図１は、第１実施形態にかかる不揮発性記憶素子の概略構成の一例を示す断面図である。 図２は、第１比較例にかかる不揮発性記憶素子の概略構成を示す断面図である。 図３は、第１比較例にかかる不揮発性記憶素子の抵抗変化動作を示すグラフである。 図４は、第１比較例にかかる不揮発性記憶素子の抵抗変化動作における低抵抗状態の抵抗値の変動を示すグラフである。 図５は、第１実施例と比較例とでブレークダウン時間を比較したグラフである。 図６は、実施例と比較例とでブレークダウン時間とＨＲ電流変動量とを比較したグラフである。 図７は、製造条件による金属酸化物の密度の違いを示すグラフである。 図８は、製造条件によるブレークダウン時間の違いを示すグラフである。 図９は、製造条件によるＨＲ電流変動量の違いを示すグラフである。 図１０は、製造条件によるＸＰＳスペクトルの違いを示すグラフである。 図１１は、第１実施例と第４実施例と第１比較例とでブレークダウン時間を比較したグラフである。 図１２は、実施例と比較例とでブレークダウン時間とＨＲ電流変動量とを比較したグラフである。 図１３は、第１実施例と第４実施例と第１比較例と第２比較例とで初期抵抗値を比較したグラフである。 図１４は、第３実施形態の不揮発性記憶装置の概略構成の一例を示すブロック図である。 図１５は、図１４のＡ部の概略構成の一例を模式的に示す斜視図である。 図１６は、第３実施形態の不揮発性記憶装置におけるメモリセルの概略構成の一例を示す断面図である。 図１７は、第３実施形態の不揮発性記憶装置の変形例におけるメモリセルの概略構成の一例を示す模式図である。 図１８は、第４実施形態の不揮発性記憶装置の概略構成の一例を示すブロック図である。 図１９は、第４実施形態の不揮発性記憶装置におけるメモリセルの概略構成の一例を示す断面図である。
不揮発性記憶素子及び不揮発性記憶装置において、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させるべく、鋭意検討を行った。その結果、以下の知見を得た。
抵抗変化層として酸素不足型のタンタル酸化物層などの遷移金属酸化物を用いた場合、抵抗変化層を酸素含有率の高い層(高濃度層)と酸素含有率の低い層(低濃度層)の積層構造で構成することにより、安定した動作が得られる。ここで、酸素不足型の金属酸化物とは、化学量論的組成（ストイキオメトリ：stoichiometric composition）を有する金属酸化物より酸素含有量が少ない金属酸化物を指す。上述のタンタル酸化物の場合は、その組成をＴａＯｘで表すと、化学量論的組成（ストイキオメトリ）を有するタンタル酸化物はＴａＯ２．５（つまりＴａ２Ｏ５）となるので、酸素不足型のタンタル酸化物のｘの値は０＜ｘ＜２．５となる。ｘの範囲は金属が有する価数の値により異なる。一般的に化学量論的組成（ストイキオメトリ）を有する金属酸化物は絶縁性を示し、酸素不足型の金属酸化物は半導体的な特性を示すことがある。
抵抗変化層がこのような高濃度層（高抵抗層）と低濃度層(低抵抗層)との積層構造で構成される場合、最初に電気信号を印加する時の初期の抵抗値は通常の抵抗変化時の高抵抗状態の抵抗値よりも高く、そのままでは、電気信号を与えても抵抗変化しない。抵抗変化特性を得るためには、初期の状態の抵抗変化層に電気的パルスを印加して、電気的なパスを高抵抗層内に形成する（高抵抗層をブレークダウン（break down）させる）必要がある。このような処理は初期ブレークダウンと呼ばれている。
初期ブレークダウンにおいて印加された電気的パルスのパルス幅の合計（以下、ブレークダウン時間）は、メモリとして抵抗変化層を低抵抗状態から高抵抗状態へあるいは高抵抗状態から低抵抗状態へ変化させるために必要な電気的パルスの印加時間に比べて長いという問題がある。抵抗変化層の高濃度層の膜厚を薄くすることで初期ブレークダウンに必要な電気的パルスの印加時間を短くすることも可能ではあるが、抵抗変化層の高濃度層の膜厚を薄くすることは信頼性の観点から望ましくない。
そこで更に検討を行った結果、高抵抗層を密度の異なる複数の層で構成することで、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立できることが判明した。
以下、添付図面を参照しつつ、本発明の実施形態について説明する。
以下で説明する実施形態は、いずれも本発明の望ましい一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、あくまで一例であり、本発明を限定するものではない。また、以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より望ましい形態を構成する任意の構成要素として説明される。また、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法比等については正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等を変更でき、かつ、他の公知の工程を追加できる。
（第１実施形態）
第１実施形態の不揮発性記憶素子の製造方法は、第１電極を形成し、第１電極の上に抵抗変化層を形成し、抵抗変化層の上に第２電極を形成し、前記抵抗変化層は、第３金属酸化物で構成される第３金属酸化物層を形成し、前記第３金属酸化物層の上に第２金属酸化物で構成される第２金属酸化物層を形成し、前記第２金属酸化物層の上に第１金属酸化物で構成される第１金属酸化物層を形成する方法であって、抵抗変化層は、第１電極と第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化するものであり、第１金属酸化物の酸素不足度は第３金属酸化物の酸素不足度よりも小さく、第２金属酸化物の酸素不足度は第３金属酸化物の酸素不足度よりも小さく、第３金属酸化物は酸素不足型の金属酸化物であり、第１金属酸化物層の密度と第２金属酸化物層の密度とが異なっており、第２金属酸化物層と第１金属酸化物層とが別個に堆積される。
かかる構成では、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させた不揮発性記憶素子を提供することができる。
上記不揮発性記憶素子の製造方法において、第２金属酸化物層と第１金属酸化物層のうち、密度が相対的に低い層を、圧力が０．１Ｐａ以上１Ｐａ以下の条件で行われるスパッタリングにより堆積してもよい。
上記不揮発性記憶素子の製造方法において、第２金属酸化物層と第１金属酸化物層のうち、密度が相対的に低い層を、ＡＬＤにより堆積してもよい。
第１実施形態の不揮発性記憶素子は、第１電極と、第２電極と、第１電極と第２電極との間に介在し、第１電極と第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と、を備え、抵抗変化層は、第３金属酸化物で構成される第３金属酸化物層と、第２金属酸化物で構成される第２金属酸化物層と、第１金属酸化物で構成される第１金属酸化物層とが、この順で積層された構造を備え、第１金属酸化物の酸素不足度は第３金属酸化物の酸素不足度よりも小さく、第２金属酸化物の酸素不足度は第３金属酸化物の酸素不足度よりも小さく、第３金属酸化物は酸素不足型の金属酸化物であり、第１金属酸化物層の密度と第２金属酸化物層の密度とが異なっており、第１金属酸化物層の密度と第２金属酸化物層の密度との差が０．２５ｇ／ｃｍ３以上である。
かかる構成では、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させた不揮発性記憶素子を提供することができる。
上記不揮発性記憶素子において、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの低い方が７．７ｇ／ｃｍ３以下であってもよい。
上記不揮発性記憶素子において、第１金属酸化物層の密度と第２金属酸化物層の密度との差が、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの高い方の３％以上であってもよい。
上記不揮発性記憶素子において、第１金属酸化物、第２金属酸化物、及び第３金属酸化物がいずれも金属Ｍの酸化物であり、第３金属酸化物は金属Ｍの酸化物の化学量論的組成よりも酸素含有率が少なく、第１金属酸化物、第２金属酸化物、及び第３金属酸化物をそれぞれＭＯｚ、ＭＯｙ、ＭＯｘと表記したとき、ｘ＜ｙ、かつ、ｘ＜zを満足してもよい。
上記不揮発性記憶素子において、第２金属酸化物層は、第１金属酸化物層よりも密度が大きくてもよい。
上記不揮発性記憶素子において、第２金属酸化物層は、第１金属酸化物層よりも厚くてもよい。
上記不揮発性記憶素子において、第１金属酸化物、第２金属酸化物、及び第３金属酸化物がいずれもタンタル酸化物であり、第１金属酸化物をＴａＯｚ、第２金属酸化物をＴａＯｙ、第３金属酸化物をＴａＯｘと表したときに、１．９＜ｙ、かつ、１．９＜ｚ、かつ、０＜ｘ≦１．９を満足してもよい。
［素子構成］
図１は、第１実施形態にかかる不揮発性記憶素子の概略構成の一例を示す断面図である。
図１に示す例において、不揮発性記憶素子１００は、第１電極１０３と、第２電極１０５と、抵抗変化層１０４とを備えている。
抵抗変化層１０４は、第１電極１０３と第２電極１０５との間に介在し、第１電極１０３と第２電極１０５との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する。より具体的には、例えば、抵抗変化層１０４は、第１電極１０３と第２電極１０５との間に与えられる電圧の極性に応じて、高抵抗状態と、高抵抗状態よりも抵抗値の低い低抵抗状態と、の間を可逆的に遷移する。例えば、所定の閾値電圧よりも大きなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値が増加または減少してもよい。一方で、上記閾値電圧よりも小さなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値は変化しなくてもよい。
抵抗変化層１０４は、第３金属酸化物層１０６と、第２金属酸化物層１０７と、第１金属酸化物層１０８とがこの順で積層された構造を備えている。すなわち、第２金属酸化物層１０７は、第３金属酸化物層１０６と第１金属酸化物層１０８との間に設けられる。
第３金属酸化物層１０６は、第３金属酸化物で構成される。第２金属酸化物層１０７は、第２金属酸化物で構成される。第１金属酸化物層１０８は、第１金属酸化物で構成される。
第１金属酸化物の酸素不足度は第３金属酸化物の酸素不足度よりも小さい。第２金属酸化物の酸素不足度は第３金属酸化物の酸素不足度よりも小さい。第３金属酸化物は酸素不足型の金属酸化物である。
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
第１金属酸化物層の密度と第２金属酸化物層の密度とは異なっている。第２金属酸化物層は、第１金属酸化物層よりも密度が大きくてもよい。第２金属酸化物層は、第１金属酸化物層よりも厚くてもよい。
本実施形態において、第１金属酸化物層の密度と第２金属酸化物層の密度との差が０．２５ｇ／ｃｍ３以上であってもよい。また、第１金属酸化物層の密度と第２金属酸化物層の密度との差が０．３０ｇ／ｃｍ３以上であってもよい。また、第１金属酸化物層の密度と第２金属酸化物層の密度との差が０．３５ｇ／ｃｍ３以上であってもよい。
本実施形態において、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの低い方が７．７ｇ／ｃｍ３以下であってもよい。また、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの低い方が７．６５ｇ／ｃｍ３以下であってもよい。また、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの低い方が７．６ｇ／ｃｍ３以下であってもよい。また、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの低い方が７．５５ｇ／ｃｍ３以下であってもよい。
本実施形態において、第１金属酸化物層の密度と第２金属酸化物層の密度との差が、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの高い方の３％以上であってもよい。また、第１金属酸化物層の密度と第２金属酸化物層の密度との差が、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの高い方の３．５％以上であってもよい。また、第１金属酸化物層の密度と第２金属酸化物層の密度との差が、第１金属酸化物層の密度および第２金属酸化物層の密度のうちの高い方の４％以上であってもよい。
「密度」とは、単位体積あたりの質量をいう。第１金属酸化物層の密度と第２金属酸化物層の密度との違いは、例えば、ＸＲＲ（Ｘ線反射率法：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）により測定することができる。
かかる構成では、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させた不揮発性記憶素子を提供することができる。
「ブレークダウン」とは、製造後、抵抗値が高い初期状態にある不揮発性記憶素子に電気的ストレスを印加して、抵抗変化が生じる状態へと不揮発性記憶素子を変化させることをいう。
第１電極１０３は、酸素不足度がより大きい第３金属酸化物で構成される第３金属酸化物層１０６に接続されていてもよい。第２電極１０５は、酸素不足度がより小さい第１金属酸化物で構成される第１金属酸化物層１０８に接続されていてもよい。
第１電極１０３は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１金属酸化物を構成する金属と比べて標準電極電位がより低い材料で構成してもよい。
第２電極１０５は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第１金属酸化物を構成する金属及び第１電極１０３を構成する材料と比べて標準電極電位がより高い材料で構成してもよい。
すなわち、第２電極１０５を構成する材料の標準電極電位をＶ２、第１金属酸化物を構成する金属の標準電極電位をＶｒ２、第３金属酸化物を構成する金属の標準電極電位をＶｒ１、第１電極１０３の標準電極電位をＶ１とするとき、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１なる関係を満足してもよい。
上記の構成とすることにより、第２電極と第２金属酸化物の界面近傍の第２金属酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
第１電極１０３と、第３金属酸化物層１０６と、第２金属酸化物層１０７と、第１金属酸化物層１０８と、第２電極１０５とが、この順に積層されていてもよい。
第３金属酸化物層１０６は、低抵抗層としてもよい。第２金属酸化物層１０７は、第３金属酸化物層１０６よりも抵抗値の大きい第２高抵抗層としてもよい。第１金属酸化物層１０８は、第３金属酸化物層１０６よりも抵抗値の大きい第１高抵抗層としてもよい。
第１金属酸化物、第２金属酸化物、及び第３金属酸化物がいずれも金属Ｍの酸化物であってもよい。このとき、第３金属酸化物は金属Ｍの酸化物の化学量論的組成よりも酸素含有率が少なく、第１金属酸化物、第２金属酸化物、及び第３金属酸化物をそれぞれＭＯｚ、ＭＯｙ、ＭＯｘと表記したとき、ｘ＜ｙ、かつ、ｘ＜zを満足してもよい。
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１金属酸化物層を構成する金属と、第２金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。この場合、第２金属酸化物の酸素含有率が第１金属酸化物の酸素含有率よりも大きければ、第２金属酸化物の酸素不足度は第１金属酸化物の酸素不足度より小さくなる。
第３金属酸化物層１０６は、単一の金属酸化物層であってもよいし、酸素不足度の異なる複数層で構成された積層構造であってもよい。また、第１金属酸化物、第２金属酸化物、及び、第３金属酸化物を構成する金属元素は、同一の金属元素でもよいし、互いに異なる金属元素であってもよい。
第３金属酸化物層１０６は第１電極１０３と物理的に接触していてもよい。第２金属酸化物層１０７は、第３金属酸化物層１０６と物理的に接触していてもよい。第１金属酸化物層１０８は、第２金属酸化物層１０７と物理的に接触していてもよい。第２電極１０５は、第１金属酸化物層１０８と物理的に接触していてもよい。
第１金属酸化物、第２金属酸化物、及び、第３金属酸化物は、タンタル酸化物であってもよい。このとき、第３金属酸化物、第２金属酸化物、及び、第１金属酸化物を、ＴａＯｘ、ＴａＯｙ、及び、ＴａＯzと表した場合に、０＜ｘ＜２．５、かつ、ｘ＜ｙ、かつ、ｘ＜zを満足してもよい。０＜ｘ≦１．９、かつ、１．９＜ｙ、かつ１．９＜zを満足してもよい。後者の場合には、抵抗変化素子として特に安定した動作を実現できる。第１金属酸化物層１０８及び第２金属酸化物層１０７の厚さの合計は、３ｎｍ以上８ｎｍ以下としてもよい。層の厚さは、例えば、分光エリプソメトリー法により測定されうる。
抵抗変化層を構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
抵抗変化層を構成する金属としてハフニウムを採用する場合は、第３金属酸化物、第２金属酸化物、及び、第１金属酸化物を、ＨｆＯｘ、ＨｆＯｙ、及び、ＨｆＯｚと表した場合に、０＜ｘ＜２．０、かつ、ｘ＜ｙ、かつｘ＜ｚとしてもよい。第１金属酸化物層１０８及び第２金属酸化物層１０７の厚さの合計は、３ｎｍ以上４ｎｍ以下としてもよい。
抵抗変化層を構成する金属としてジルコニウムを採用する場合は、第３金属酸化物、第２金属酸化物、及び、第１金属酸化物を、ＺｒＯｘ、ＺｒＯｙ、及び、ＺｒＯｚと表した場合に、０＜ｘ＜２．０、かつ、ｘ＜ｙ、かつｘ＜ｚとしてもよい。第１金属酸化物層１０８及び第２金属酸化物層１０７の厚さの合計は、１ｎｍ以上、５ｎｍ以下としてもよい。
上述の説明においては、抵抗変化層を構成する金属として、タンタル、ハフニウム、及び、ジルコニウムを用いる場合について詳細に説明した。この場合においても、第１電極と第２電極間に挟まれる金属酸化物層としては、抵抗変化を発現する主たる抵抗変化材料として、タンタル、ハフニウム、ジルコニウム等の酸化物が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本実施形態の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
スパッタリング等にて抵抗変化層を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗変化層に混入することがある。このような微量の元素が抵抗膜に混入した場合も本実施形態の範囲に含まれることは当然である。
第１金属酸化物を構成する金属元素と第２金属酸化物を構成する金属元素とを同じとし、該金属元素と第３金属酸化物を構成する金属元素とを異ならせてもよい。この場合、第１金属酸化物及び第２金属酸化物は、第３金属酸化物よりも酸素不足度が小さくてもよい。このような構成とすることにより、抵抗変化時に第１電極１０３と第２電極１０５との間に電圧が印加されると、第１金属酸化物層１０８及び第２金属酸化物層１０７により多くの電圧が分配される。よって、第１金属酸化物層１０８及び第２金属酸化物層１０７の内部で発生する酸化還元反応をより起こし易くすることができる。
また、第１金属酸化物を構成する金属元素と第２金属酸化物を構成する金属元素とを同じとし、該金属元素と第３金属酸化物を構成する金属元素とを異ならせる場合、第１金属酸化物及び第２金属酸化物を構成する金属元素の標準電極電位は、第３金属酸化物を構成する金属元素の標準電極電位より小さくてもよい。
抵抗変化現象は、以下のようなメカニズムで発生すると考えられる。すなわち、第１金属酸化物層１０８及び第２金属酸化物層１０７は、抵抗が高く、その内部には微小な局所領域が形成される。該微小領域中で酸化還元反応が起こると、フィラメント（導電パス）が変化し、抵抗値（酸素不足度）が変化する。
つまり、第１金属酸化物層１０８に接続する第２電極１０５に、第１電極１０３を基準として正の電圧を印加したとき、抵抗変化層１０４中の酸素イオンが第１金属酸化物層１０８側に引き寄せられる。これによって、第１金属酸化物層１０７及び第１金属酸化物層１０８の内部に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
逆に、第１金属酸化物層１０８に接続する第２電極１０５に、第１電極１０３を基準として負の電圧を印加したとき、抵抗変化層１０４中の酸素イオンが第３金属酸化物層１０６側に押しやられる。これによって、第１金属酸化物層１０７及び第１金属酸化物層１０８の内部に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
標準電極電位は、その値が大きいほど酸化しにくい特性を表す。第１金属酸化物及び第２金属酸化物を構成する金属元素の標準電極電位を、第３金属酸化物を構成する金属元素の標準電極電位よりも小さくすることにより、第１金属酸化物層１０８及び第２金属酸化物層１０７の内部でより酸化還元反応が発生しやすくなる。
例えば、第３金属酸化物層１０６に、酸素不足型のタンタル酸化物を用い、第１金属酸化物層１０８及び第２金属酸化物層１０７にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。
同様に、第３金属酸化物層１０６に、酸素不足型のタンタル酸化物を用い、第１金属酸化物層１０８及び第２金属酸化物層１０７にアルミニウム酸化物を用いてもよい。
第１電極１０３は、基板上に絶縁層として形成された酸化物層の上に形成されていてもよい。基板としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。また、酸化物層も絶縁層として機能する限り特に限定されないが、例えばシリコン酸化物層（ＳｉＯ２）等が挙げられる。抵抗変化層１０４（第３金属酸化物層１０６）は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に形成することができる。
なお、積層の順序を逆にして、第１金属酸化物層１０８が最も下側に設けられ、第１金属酸化物層１０８の上に第２金属酸化物層１０７が設けられ、第２金属酸化物層１０７の上に第３金属酸化物層１０６が設けられてもよい。
［製造方法］
本実施形態では、第２金属酸化物層と第１金属酸化物層とが別個に堆積される。「別個に堆積される」とは、両方の層が独立して形成されることを意味する。すなわち、一方の層をプラズマ酸化およびプラズマ改質等により処理することで他方の層が形成されるような態様を含まないということを意味する。
すなわち、第２金属酸化物層の上に第１金属酸化物層が配置される場合には、第２金属酸化物層が堆積された後、第１金属酸化物層が別個の層として新たに堆積される。別の言い方をすれば、本実施形態では、第２金属酸化物層の上に第１金属酸化物層が配置される場合において、第２金属酸化物層の上層部分をプラズマ酸化およびプラズマ改質等により処理することで第１金属酸化物層が形成される態様は含まれない。
本実施形態において、第１金属酸化物層の上に第２金属酸化物層が配置される場合には、第１金属酸化物層が堆積された後、第２金属酸化物層が別個の層として新たに堆積される。別の言い方をすれば、本実施形態では、第１金属酸化物層の上に第２金属酸化物層が配置される場合において、第１金属酸化物層の上層部分をプラズマ酸化およびプラズマ改質等により処理することで第２金属酸化物層が形成される態様は含まれない。
本実施形態では、第２金属酸化物層と第１金属酸化物層のうち、密度が相対的に低い層を、圧力が０．１Ｐａ以上の条件で行われるスパッタリングにより堆積してもよい。また、第２金属酸化物層と第１金属酸化物層のうち、密度が相対的に低い層を、圧力が０．１Ｐａ以上の１Ｐａ以下の条件で行われるスパッタリングにより堆積してもよい。また、第２金属酸化物層と第１金属酸化物層のうち、密度が相対的に低い層を、圧力が０．２Ｐａ以上１Ｐａ以下の条件で行われるスパッタリングにより堆積してもよい。また、第２金属酸化物層と第１金属酸化物層のうち、密度が相対的に低い層を、圧力が０．３Ｐａ以上１Ｐａ以下の条件で行われるスパッタリングにより堆積してもよい。スパッタリング時のチャンバ内部における圧力を高くすることで、低密度の金属酸化物層が形成できる。
本実施形態では、第２金属酸化物層と第１金属酸化物層のうち、密度が相対的に低い層を、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により堆積してもよい。
ＡＬＤでは、例えば、炭素および窒素等の不純物を金属酸化物層に含有させるように金属酸化物層を堆積させることで、金属酸化物層の密度を低くすることができる。ＡＬＤにより低密度の金属酸化物層を堆積する方法については、例えばＷＯ２０１３／１２５１７２に開示されているように公知の事実であるので、詳細な説明を省略する。なお、ＷＯ２０１３／１２５１７２に対応する国際出願ＰＣＴ／ＪＰ２０１３／０００７５３は、その全体を参照することにより本件出願の一部となすものとして引用する。
次に、本実施形態の不揮発性記憶素子１００の製造方法の一例について説明する。
まず、基板上に、例えば厚さ２００ｎｍの酸化物層（ＳｉＯ２からなる絶縁層）を熱酸化法またはＣＶＤ法により形成する。得られた酸化物層の上に、第１電極層１０３として、例えば、厚さ１００ｎｍの窒化タンタル層（ＴａＮ層）を形成する。窒化タンタル層の形成には、例えば、ＤＣスパッタ法を用いることができる。
次に、第１電極層１０３の上に、第３金属酸化物層１０６としてタンタル酸化物層を形成する。第３金属酸化物層１０６の厚さは、例えば、２０〜１００ｎｍ程度とすることができる。タンタル酸化物層の形成には、例えば、金属タンタルのターゲットを用いた反応性ＲＦスパッタ法を用いることができる。このとき、タンタル酸化物中の酸素含有率を酸素流量比によって制御することにより酸素不足型のタンタル酸化物層を形成することができる。なお、抵抗変化層の形成において、タンタル酸化物をターゲットとし、Ｏ２等の反応性ガスを使用しない、スパッタ法を用いてタンタル酸化物層を形成してもよい。
次に、第３金属酸化物層１０６の表面に、酸素含有率が第３金属酸化物層１０６よりも高くなるように、第２金属酸化物層１０７を構成するタンタル酸化物層を形成する。第２金属酸化物層１０７の形成方法は、例えば、第３金属酸化物層１０６と同様に、反応性ＲＦスパッタ法を用いてもよいし、スパッタ法を用いてもよいし、ＡＬＤ法を用いてもよい。酸素含有率を制御する方法としては、上記に加え、上記方法で形成された金属酸化物層をプラズマ酸化する方法が挙げられる。
次に、第２金属酸化物層１０７の表面に、酸素含有率が第３金属酸化物層１０６よりも高く、かつ、第２金属酸化物層１０７と密度が異なるように（例えば、第２金属酸化物層１０７よりも密度が小さくなるように）、第１金属酸化物層１０８を構成するタンタル酸化物層を形成する。第１金属酸化物層１０８の形成方法は、例えば、第３金属酸化物層１０６と同様に、反応性ＲＦスパッタ法を用いてもよいし、スパッタ法を用いてもよいし、ＡＬＤ法を用いてもよい。酸素含有率を制御する方法としては、上記に加え、上記方法で形成された金属酸化物層をプラズマ酸化する方法が挙げられる。
第１金属酸化物層１０８の密度を、第２金属酸化物層１０７の密度と異ならせる方法は、特に限定されない。具体的には例えば、第１金属酸化物層１０８と第２金属酸化物層１０７とを反応性ＲＦスパッタ法で堆積させることとした上で、第１金属酸化物層１０８と第２金属酸化物層１０７とで堆積時のチャンバ内の圧力を異ならせることとしうる。この場合、例えば第１金属酸化物層１０８を堆積させる際の圧力（全圧）を相対的に高くすることで、第１金属酸化物層１０８の密度を第２金属酸化物層１０７の密度よりも小さくすることができる。
あるいは例えば、第１金属酸化物層１０８と第２金属酸化物層１０７とで、形成方法を異ならせてもよい。この場合、例えば第２金属酸化物層１０７をＡＬＤ法で形成し、第１金属酸化物層１０８を反応性ＲＦスパッタ法及やスパッタ法等で形成することで、第１金属酸化物層１０８の密度を第２金属酸化物層１０７の密度よりも小さくすることができる。
第１金属酸化物層１０８及び第２金属酸化物層１０７の厚さの合計は、３〜８ｎｍ程度とすることができる。最後に、第１金属酸化物層１０８の上に、第２電極層１０５として、例えば、厚さ５０ｎｍのイリジウム層（Ｉｒ層）を形成する。イリジウム層の形成には、例えば、ＤＣスパッタ法を用いることができる。
上記のような方法で不揮発性記憶素子１００を製造することができる。
抵抗変化層を構成する金属としてハフニウムを採用する場合は、例えば、以下のような方法で金属酸化物層を形成することができる。Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、第１電極（下部電極）の上に第３金属酸化物層（第３ハフニウム酸化物層）を形成する。第３金属酸化物層を形成後に、第３ハフニウム酸化物層の形成方法と同様のスパッタ法により、第３金属酸化物層の表面に第３ハフニウム酸化物層よりも酸素含有率が高い第２金属酸化物層（第２ハフニウム酸化物層）を形成する。次に、第２金属酸化物層の表面に、第３ハフニウム酸化物層の形成方法と同様のスパッタ法により、第２ハフニウム酸化物層と密度が異なる第１金属酸化物層（第１ハフニウム酸化物層）を形成する。
抵抗変化層を構成する金属としてジルコニウムを採用する場合は、例えば、以下のような方法で金属酸化物層を形成することができる。Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、第１電極（下部電極）の上に第３金属酸化物層（第３ジルコニウム酸化物層）を形成する。第３金属酸化物層を形成後に、第３ジルコニウム酸化物層の形成方法と同様のスパッタ法により、第３金属酸化物層の表面に第３ジルコニウム酸化物層よりも酸素含有率が高い第２金属酸化物層（第２ジルコニウム酸化物層）を形成する。次に、第２金属酸化物層の表面に、第３ジルコニウム酸化物層の形成方法と同様のスパッタ法により、第２ジルコニウム酸化物層と密度が異なる第１金属酸化物層（第１ジルコニウム酸化物層）を形成する。
［第１比較例］
図２は、第１比較例にかかる不揮発性記憶素子の概略構成を示す断面図である。
図に示すように、比較例にかかる不揮発性記憶素子８００は、第１電極８０３と、第２電極８０５と、抵抗変化層８０４とを備えている。抵抗変化層８０４は、第２金属酸化物層８０６（低抵抗層）と、第１金属酸化物層８０７（高抵抗層）とがこの順で積層された構造を備えている。比較例の不揮発性記憶素子８００は、低抵抗層と高抵抗層とを備えている点では第１実施形態の不揮発性記憶素子１００と同様であるが、高抵抗層が単一の層のみからなる点で不揮発性記憶素子１００と異なっている。
第１電極８０３は、ＤＣスパッタ法で形成され、厚さが１００ｎｍである、窒化タンタル層（ＴａＮ層）とした。
第２金属酸化物層８０６は、ＤＣスパッタ法で形成され、厚さが４４ｎｍであり、酸素含有率が６４．１ａｔｍ％である、タンタル酸化物層とした。
第１金属酸化物層８０７は、厚さが６ｎｍであり、酸素含有率が７１．４ａｔｍ％である、タンタル酸化物層とした。形成方法は、チャンバ内圧力を０．０５Ｐａとした反応性スパッタ法とし、Ｔａターゲットを用いた酸素ガス雰囲気中でＡｒ／０２流量を２０ｓｃｃｍ／５〜３０ｓｃｃｍに設定した（条件Ｂ：高密度）。層の厚さは、分光エリプソメトリ法により測定された（以下、全ての比較例及び実施例について同様）。
第２電極８０５は、ＤＣスパッタ法で形成され、厚さが５０ｎｍである、イリジウム層（Ｉｒ層）とした。
なお、不揮発性記憶素子８００の素子サイズは０．５μｍ×０．５μｍの大きさである。
得られたサンプルについて、第１電極８０３を基準として第２電極８０５に、電圧が＋３．３Ｖでありパルス幅が１００ｎｓである電圧パルスを、抵抗値が大きく低下するまでパルス幅を拡張しながら繰り返し印加した（ブレークダウン）。抵抗値が大きく低下するまでに印加された累積パルス数とパルス幅との積を、ブレークダウン時間とした。不揮発性記憶素子８００のブレークダウン時間の平均値は、約１ｍｓであった。ブレークダウンが完了すると、不揮発性記憶素子８００は、抵抗変化動作が可能になった。
図３は、第１比較例にかかる不揮発性記憶素子の抵抗変化動作を示すグラフである。図４は、第１比較例にかかる不揮発性記憶素子の抵抗変化動作における低抵抗状態の抵抗値の変動を示すグラフである。
第１電極８０３を基準として第２電極８０５に、電圧が−１．５Ｖでありパルス幅が１００ｎｓである電圧パルス（負電圧パルス、低抵抗化パルス）を印加すると、不揮発性記憶素子８００の抵抗値は低下して、低抵抗状態となった。低抵抗化パルスの印加中、低抵抗状態に変化した後で電極間を流れる電流（以下、低抵抗電流［ＬＲ電流］とする）は、３５μＡ程度であった。
第１電極８０３を基準として第２電極８０５に、電圧が＋２．４Ｖでありパルス幅が１００ｎｓである電圧パルス（正電圧パルス、高抵抗化パルス）を印加すると、不揮発性記憶素子８００の抵抗値は増加して、高抵抗状態となった。高抵抗化パルスの印加中、高抵抗状態に変化した後で電極間を流れる電流（以下、高抵抗電流［ＨＲ電流］とする）は、１μＡ程度であった。
図４に示すように、高抵抗電流は、最小値は平均値０．９μＡの約５０％、最大値は平均値の約２００％と大きくばらついた。かかるばらつきは、比率から見ると、低抵抗電流のばらつき（〜１０％）よりも大きい。高抵抗電流がばらつくということは、高抵抗状態における抵抗値がばらついていることを意味する。
以下、ある素子について１００回測定した時の、高抵抗電流の最小値と最大値との差分（μＡ）を、ＨＲ電流変動量と呼ぶ。図４の素子については、ＨＲ電流変動量は約１．５μＡである。
［第２比較例］
第２比較例の不揮発性記憶素子は、第１金属酸化物層８０７の形成方法を、チャンバ内圧力を０．３Ｐａとした反応性スパッタ法とし、Ｔａターゲットを用いた酸素ガス雰囲気中でＡｒ／０２流量を２０ｓｃｃｍ／５〜３０ｓｃｃｍに設定した（条件Ａ：低密度）点以外は、第１比較例と同様とした。
［第１実施例］
第１実施例の不揮発性記憶素子は、図１に示す構成とした。具体的には、以下の構成とした。
第１電極は、ＤＣスパッタ法で形成され、厚さが１００ｎｍである、窒化タンタル層（ＴａＮ層）とした。
第３金属酸化物層は、反応性スパッタ法で形成され、厚さが４４ｎｍであり、酸素含有率が６４．１ａｔｍ％である、タンタル酸化物層とした。
第２金属酸化物層は、厚さが３ｎｍであり、酸素含有率が７１．４ａｔｍ％である、タンタル酸化物層とした。形成方法は、チャンバ内圧力を０．０５Ｐａとした反応性スパッタ法とし、Ｔａターゲットを用いた酸素ガス雰囲気中でＡｒ／０２流量を２０ｓｃｃｍ／５〜３０ｓｃｃｍに設定した（条件Ｂ：高密度）。
第１金属酸化物層は、厚さが３ｎｍであり、酸素含有率が７１．４ａｔｍ％である、タンタル酸化物層とした。形成方法は、チャンバ内圧力を０．３Ｐａとした反応性スパッタ法とし、Ｔａターゲットを用いた酸素ガス雰囲気中でＡｒ／０２流量を２０ｓｃｃｍ／５〜３０ｓｃｃｍに設定した（条件Ａ：低密度）。
第２電極は、ＤＣスパッタ法で形成され、厚さが５０ｎｍである、イリジウム層（Ｉｒ層）とした。
なお、素子サイズは０．５μｍ×０．５μｍの大きさである。
第２金属酸化物層と同様な方法（条件Ｂ：高密度）で堆積させた層をＸＲＲ法で解析した結果、密度は７．９４ｇ／ｃｍ３であった。第１金属酸化物層と同様な方法（条件Ａ：低密度）で堆積させた層をＸＲＲ法で解析した結果、密度は７．５６ｇ／ｃｍ３であった。すなわち、第１実施例において、第２金属酸化物層の密度は、第１金属酸化物層の密度より大きいことが確認された。
なお、ＸＲＲ法を用いた解析では、測定装置は株式会社リガク製のＡＴＸ−Ｇを用い、Ｘ線源にはＣｕＫアルファ：波長＝１.５４１８Å（８．０４ｋｅＶ）を用いた。Ｘ線反射率測定は、具体的には、Ｘ線を評価する薄膜表面に対し０．３〜６°の角度で入射させ、反射Ｘ線の強度を検出して得られる反射率データとシミュレーションモデルを比較して行うものである。シミュレーションには株式会社リガク製「Ｇｌｏｂａｌ Ｆｉｔ」ソフトを使用した。
得られたサンプルについて、第１電極を基準として第２電極に、電圧が３．３Ｖでありパルス幅が１００ｎｓである電圧パルスを、抵抗値が大きく低下するまでパルス幅を拡張させながら繰り返し印加した（ブレークダウン）。抵抗値が大きく低下するまでに印加された累積パルス数とパルス幅との積を、ブレークダウン時間とした。第１実施例の不揮発性記憶素子のブレークダウン時間の平均値は、約１２０μｓであった。ブレークダウンが完了すると、第１実施例の不揮発性記憶素子は、抵抗変化動作が可能になった。
低抵抗化パルス及び高抵抗化パルスの具体的なパラメータについては、比較例と同様としたので、詳細な説明を省略する。
［第２実施例］
第２実施例の不揮発性記憶素子は、第２金属酸化物層の厚さを２ｎｍとし、第１金属酸化物層の厚さを４ｎｍとした点以外は、第１実施例と同様とした。
［第３実施例］
第３実施例の不揮発性記憶素子は、第２金属酸化物層の厚さを４ｎｍとし、第１金属酸化物層の厚さを２ｎｍとした点以外は、第１実施例と同様とした。
［比較］
図５は、第１実施例と第１比較例とでブレークダウン時間を比較したグラフである。図５では、横軸をブレークダウン時間とし、縦軸を正規分布での期待値としている。第１実施例におけるサンプル数（Ｎ）はＮ＝１２、第１比較例におけるサンプル数（Ｎ）はＮ＝１０である。
図５に示すように、第１実施例のブレークダウン時間は、比較例のブレークダウン時間と比較して１桁程度短くなっている。すなわち、第１実施例のような構成を採用することにより、ブレークダウンのしやすさが向上することが確認された。
図６は、実施例と比較例とでブレークダウン時間とＨＲ電流変動量とを比較したグラフである。各プロットは、複数のサンプルの平均値である。第１実施例のみＮ＝１２で、第２実施例と第３実施例および第１比較例と第２比較例は、サンプル数（Ｎ）＝１０である。図６に示すように、いずれの実施例のブレークダウン時間も、第１比較例のブレークダウン時間と比較して１桁程度短くなっている。
図６に示すように、いずれの実施例のＨＲ電流変動量も、第１比較例のＨＲ電流変動量と同程度であって、第２比較例のＨＲ電流変動量よりも１μＡ以上小さくなっている。すなわち、実施例のような構成を採用することにより、高抵抗状態における抵抗値のばらつきを抑制できることが確認された。
以上のことから、第１実施例、第２実施例、及び第３実施の構成では、比較例の構成と比較して、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させることができることが確認された。
なお、さらに細かく検討すると、第３実施例（第２金属酸化物層の厚さを第１金属酸化物層よりも厚くしている例）は、第２実施例と比較して、ブレークダウン時間は同程度である一方で、ＨＲ電流変動量が最小となっている。第２金属酸化物層の厚さを第１金属酸化物層よりも厚くすることで、高抵抗状態における抵抗値のばらつきをさらに抑制できる。
［検討］
以下、上述した各実施例において、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させることができるメカニズムについて検討する。該検討のため、上述した２種類のタンタル酸化物層の形成条件を用いた第１比較例（条件Ｂ：高密度）と第２比較例（条件Ａ：低密度）とで対比を行う。
図７は、製造条件による金属酸化物の密度の違いを示すグラフである。上述の通り、第２比較例（条件Ａ：低密度）のタンタル酸化物層の密度は７．５６ｇ／ｃｍ３であった一方で、第１比較例（条件Ｂ：高密度）のタンタル酸化物層の密度は７．９４ｇ／ｃｍ３であった。
図８は、製造条件によるブレークダウン時間の違いを示すグラフである。図８では、横軸をブレークダウン時間とし、縦軸を正規分布での期待値としている。第１比較例におけるサンプル数（Ｎ）はＮ＝１０、第２比較例におけるサンプル数（Ｎ）はＮ＝７である。図８に示す通り、第２比較例（条件Ａ：低密度）は、第１比較例（条件Ｂ：高密度）よりも、ブレークダウン時間が、平均すれば１桁以上短かった。なお、上述した図７および後述する図９は、各々、この図８におけるサンプルに基づいてグラフ化したものである。
図９は、製造条件によるＨＲ電流変動量の違いを示すグラフである。図に示す通り、第１比較例（条件Ｂ：高密度）は、第２比較例（条件Ａ：低密度）よりもＨＲ電流変動量が小さかった。
図１０は、製造条件によるＸＰＳスペクトルの違いを示すグラフである。
図１０は、条件Ａ及び条件Ｂで堆積させたタンタル酸化物について測定したＸＰＳスペクトル（各元素の結合状態）を示している。横軸は、照射したＸ線を基準としたときの光電子のエネルギーであり、縦軸は観測された光電子の強度（個数）である。
ＸＰＳ法（Ｘ線光電子分光法：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析は、アルバック−ファイ社製のＱｕａｎｔｕｍ２０００を用いて実施した。
図１０に示すように、条件Ａ（低密度）の方が、Ｔａ−Ｔａ間結合ピークを示すエネルギーにおいて、条件Ｂ（高密度）よりも多くの光電子が検出されている。このことは、第２電極と第１金属酸化物層との界面（Ｉｒ−Ｔａ２Ｏ５界面）において、条件Ａ（低密度）のサンプルでは条件Ｂ（高密度）のサンプルよりも多くの酸素脱離が発生していることを示す。よって、条件Ａ（低密度）の方が第２電極と第１金属酸化物層との界面（Ｉｒ−Ｔａ２Ｏ５界面）において酸素が脱離しやすい状態となり、酸化還元反応が生じやすくなっていることが、ブレークダウン時間が短くなる要因の一つになっていると考えられる。
図８及び図９から、高抵抗層の密度が低いほど、ブレークダウン時間が短くなる一方、ＨＲ電流変動量は大きくなるという、いわゆるトレードオフ関係が存在することが分かる。
高抵抗層を高密度とすることでＨＲ電流変動量が小さくなる理由は、高抵抗層の内部にあるトラップサイト（Trap Site）が、密度が高いほど少なくなるために、抵抗値が変動する原因となる高抵抗層と母体層（第３の金属酸化物層）との間で発生するＲＴＮ（Ｒａｎｄｏｍ Ｔｅｌｅｇｒａｇｈ Ｎｏｉｓｅ）が、高抵抗状態において、より発生しにくくなることにあると推察される。
高抵抗層を低密度とすることでブレークダウン時間が短くなる理由は、ブレークダウン前の抵抗変化層の抵抗値が低くなること（後述）と、第２電極と第１金属酸化物層との界面において、酸素が脱離しやすい状態となっているため、酸化還元反応が生じやすくなることにあると推察される。
（第２実施形態）
第２実施形態の不揮発性記憶素子は、第１実施形態の不揮発性記憶素子において、第２金属酸化物層の密度を、第１金属酸化物層の密度よりも小さくしたものである。
第２金属酸化物層１０７の密度を、第１金属酸化物層１０８の密度よりも小さくする方法は、特に限定されない。具体的には例えば、第１金属酸化物層１０８と第２金属酸化物層１０７とを反応性ＲＦスパッタ法で堆積させることとした上で、第１金属酸化物層１０８と第２金属酸化物層１０７とで堆積時のチャンバ内の圧力を異ならせることとしうる。この場合、例えば第２金属酸化物層１０７を堆積させる際の圧力を相対的に高くすることで、第２金属酸化物層１０７の密度を第１金属酸化物層１０８の密度よりも小さくすることができる。
あるいは例えば、第１金属酸化物層１０８と第２金属酸化物層１０７とで、形成方法を異ならせてもよい。この場合、例えば第２金属酸化物層１０７を反応性ＲＦスパッタ法やスパッタ法等で形成し、第１金属酸化物層１０８をＡＬＤ法で形成することで、第２金属酸化物層１０７の密度を第１金属酸化物層１０８の密度よりも小さくすることができる。あるいは例えば、第２金属酸化物層１０７をプラズマ酸化法により形成した上で、この第２金属酸化物層１０７の上に第１金属酸化物層１０８を反応性ＲＦスパッタ法で堆積させることで、第２金属酸化物層１０７の密度を第１金属酸化物層１０８の密度よりも小さくすることができる。
上記の点を除けば、第２実施形態の不揮発性記憶素子は、第１実施形態の不揮発性記憶素子と同様の構成とすることができる。よって、共通する構成要素については同一の符号及び名称を付して、詳細な説明を省略する。
本第２実施形態においても、第１実施形態と同様の変形が可能である。
［第４実施例］
第４実施例の不揮発性記憶素子は、第２金属酸化物層を条件Ａ（低密度）により厚さが３ｎｍとなるように形成し、第１金属酸化物層を条件Ｂ（高密度）により厚さが３ｎｍとなるように形成した点以外は、第１実施例と同様とした。
［第５実施例］
第５実施例の不揮発性記憶素子は、第２金属酸化物層を条件Ａ（低密度）により厚さが２ｎｍとなるように形成し、第１金属酸化物層を条件Ｂ（高密度）により厚さが４ｎｍとなるように形成した点以外は、第１実施例と同様とした。
［第６実施例］
第６実施例の不揮発性記憶素子は、第２金属酸化物層を条件Ａ（低密度）により厚さが４ｎｍとなるように形成し、第１金属酸化物層を条件Ｂ（高密度）により厚さが２ｎｍとなるように形成した点以外は、第１実施例と同様とした。
［比較］
図１１は、第１実施例と第４実施例と第１比較例とでブレークダウン時間を比較したグラフである。図１１では、横軸をブレークダウン時間とし、縦軸を正規分布での期待値としている。第１実施例におけるサンプル数（Ｎ）はＮ＝１２、第４実施例におけるサンプル数（Ｎ）はＮ＝１０、第１比較例におけるサンプル数（Ｎ）はＮ＝１０である。
図に示すように、第４実施例のブレークダウン時間は、第１比較例のブレークダウン時間と比較して短くなり、かつ、ブレークダウン時間のばらつきが低減されている。すなわち、第４実施例のような構成を採用することによって、ブレークダウンのしやすさが向上し、かつ、ブレークダウン時間のばらつきが低減されることが確認された。
図１２は、実施例と比較例とでブレークダウン時間とＨＲ電流変動量とを比較したグラフである。各プロットは、複数のサンプルの平均値である。第１実施例のみＮ＝１２で、第２実施例乃至第６実施例および第１比較例と第２比較例は、サンプル数（Ｎ）＝１０である。図１２に示すように、第４実施例、第５実施例、第６実施例のいずれにおいても、ブレークダウン時間が、第１比較例の半分程度に短くなっている。
また、図１２に示すように、第４実施例、第５実施例、第６実施例のいずれのＨＲ電流変動量も、第１比較例のＨＲ電流変動量と同程度であって、第２比較例のＨＲ電流変動量よりも１μＡ以上小さくなっている。すなわち、第４実施例、第５実施例、第６実施例のような構成を採用することにより、高抵抗状態における抵抗値のばらつきを抑制できることが確認された。
以上のことから、第２実施形態の構成でも、比較例の構成と比較して、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させることができることが確認された。
なお、さらに細かく検討すると、第５実施例（第２金属酸化物層の厚さを第１金属酸化物層よりも薄くしている例）は、第４実施例及び第６実施例と比較して、ブレークダウン時間はほとんど違いがないものの、ＨＲ電流変動量が大きくなっている。
［検討］
以下、高密度の高抵抗層と低密度の高抵抗層との上下関係を逆転させても、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させることができるメカニズムについて検討する。
図１３は、第１実施例と第４実施例と第１比較例と第２比較例とで初期抵抗値を比較したグラフである。初期抵抗値とは、初期ブレークダウンが実行される前の不揮発性記憶素子の抵抗値である。
図１３に示すように、第４実施例（第２実施形態）の初期抵抗値は、第１実施例（第１実施形態）及び第２比較例とほぼ同程度であって、第１比較例よりも小さくなっている。第２実施形態の実施例（第４実施例、第５実施例、及び第６実施例）において、第１実施形態の実施例（第１実施例、第２実施例、及び第３実施例）と同様に、ブレークダウン時間が第１比較例よりも短くなっているのは、初期抵抗値が低いためと考えられる。
第１実施形態の実施例（第１実施例、第２実施例、及び第３実施例）では、第２実施形態の実施例（第４実施例、第５実施例、及び第６実施例）よりもブレークダウン時間が短くなっている。その理由は、第１実施形態では、初期抵抗値が低いという効果と、第２電極と第１金属酸化物との界面でより多くの酸素脱離が発生して酸化還元反応が生じやすくなるという効果とが足し合わさっているためと考えられる。
第２実施形態においても、第１実施形態と同様の変形が可能である。
（第３実施形態）
第３実施形態の不揮発性記憶装置は、第１平面内において互いに平行に形成された複数の第１配線と、第１平面上に平行な第２平面内において互いに平行且つ複数の第１配線に立体交差するように形成された複数の第２配線と、複数の第１配線と複数の第２配線との立体交差点のそれぞれに対応して設けられた不揮発性記憶素子とを備え、不揮発性記憶素子のそれぞれは、第１実施形態、第２実施形態、及びそれらの変形例のいずれかの不揮発性記憶素子であり、第１配線には第１電極が接続され、第２配線には第２電極が接続され、抵抗変化層は、第１配線と第２配線との間で与えられる電気的信号に基づいて可逆的に抵抗値が変化する。
第３実施形態の不揮発性記憶装置は、第１実施形態、第２実施形態、及びそれらの変形例のいずれかの不揮発性記憶素子の第１の適用例であって、ワード線とビット線との交点（立体交差点）に不揮発性記憶素子を介在させた、いわゆるクロスポイント型の不揮発性記憶装置である。
［装置構成］
図１４は、第３実施形態の不揮発性記憶装置の概略構成の一例を示すブロック図である。図１５は、図１４のＡ部の概略構成の一例を模式的に示す斜視図である。
図１４に示す例において、本実施形態の不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。
さらに不揮発性記憶装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とを備えている。
なお、半導体基板は必須ではない。
図１４及び図１５に示す例において、メモリアレイ２０２は、半導体基板の上に互いに平行に形成された複数のワード線（第１配線）ＷＬ０、ＷＬ１、ＷＬ２、…と、これらの複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…に立体交差するように形成された複数のビット線（第２配線）ＢＬ０、ＢＬ１、ＢＬ２、…とを備えている。
メモリアレイ２０２には、これらの複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…と複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、…との立体交差点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１、Ｍ１１２、Ｍ１１３、Ｍ１２１、Ｍ１２２、Ｍ１２３、Ｍ１３１、Ｍ１３２、Ｍ１３３、…（以下、「メモリセルＭ１１１、Ｍ１１２、…」と表す）が設けられている。
メモリセルＭ１１１、Ｍ１１２、…は、それぞれ第１実施形態に係る不揮発性記憶素子１００と、これらに直列に接続された電流制御素子で構成され、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層を有している。
なお、図１４におけるメモリセルＭ１１１、Ｍ１１２、…は、図１５及び図１６において符号２１０で示されている。
［第３実施形態における不揮発性記憶素子の構成］
図１６は、第３実施形態の不揮発性記憶装置におけるメモリセルの概略構成の一例を示す断面図である。図１６は、図１５のＢ部の断面図である。
図１６に示す例において、メモリセル２１０は、銅配線である下部配線２１２（図１５におけるワード線ＷＬ１に相当する）及び上部配線２１１（図１５におけるビット線ＢＬ１に相当する）の間に介在しており、下部電極２１７と、電流制御層２１６と、内部電極２１５と、抵抗変化層２１４と、上部電極２１３とが順に積層されて構成されている。
ここで、内部電極２１５、抵抗変化層２１４、及び上部電極２１３は、図１に示した第１実施形態の不揮発性記憶素子１００における第１電極層１０３、抵抗変化層１０４、及び第２電極層１０５にそれぞれ相当する。したがって、内部電極２１５、抵抗変化層２１４、及び上部電極２１３からなる不揮発性記憶素子は、第１実施形態の不揮発性記憶素子１００と同様の方法で形成されうる。なお、図１６では、抵抗変化層が有する積層構造は、図示を省略している。
電流制御層２１６は、例えば、ＴａＮで構成される内部電極２１５を介して、抵抗変化層２１４と直列接続されており、電流制御層２１６と抵抗変化層２１４とは電気的に接続されている。
下部電極２１７、電流制御層２１６、及び内部電極２１５で電流制御素子が構成される。該電流制御素子は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）ダイオード又はＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。ＭＳＭダイオードの方がより多くの電流を流すことができる。
電流制御層２１６としては、窒素不足型の窒化シリコン（ＳｉＮｘ）やアモルファスＳｉ等を用いることができる。また、この電流制御素子は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）で導通するように構成されている。
なお、抵抗変化層として利用しうるタンタル及びその酸化物は、半導体プロセスに一般的に用いられている材料であり、半導体プロセスと非常に親和性が高い。そのため、既存の半導体製造プロセスに容易に組み入れることが可能である。
［多層化構造を有する不揮発性記憶装置の構成例］
図１７は、第３実施形態の不揮発性記憶装置の変形例におけるメモリセルの概略構成の一例を模式的に示す斜視図である。本変形例では、図１４及び図１５に示したメモリアレイを、３次元的に複数積み重ねることによって、多層化構造を有する大容量の不揮発性記憶装置を実現することができる。
図１７に示す例において、不揮発性記憶装置は、図示しない半導体基板の上に互いに平行に形成された複数の下部配線（第１配線）２１２と、これらの複数の下部配線２１２の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数の下部配線２１２に立体交差するように形成された複数の上部配線（第２配線）２１１と、これらの複数の下部配線２１２と複数の上部配線２１１との立体交差点に対応してマトリクス状に設けられた複数のメモリセル２１０とを備えるメモリアレイが複数積層されてなる、多層化メモリアレイを備えている。
なお、図１４に示す例では、配線層が５層であり、その立体交差点に配される不揮発性記憶素子が４層の構成となっているが、必要に応じてこれらの層数を増減してもよいことは勿論である。
このように構成された多層化メモリアレイを設けることによって、超大容量の不揮発性記憶装置を実現することが可能となる。
なお、第１実施形態において説明したように、抵抗変化層は低温で形成することが可能である。本実施形態で示すような構成を用いて積層化を行う場合であっても、製造工程において生じる熱が下層工程で形成されたトランジスタ及びシリサイドなどの配線材料に影響を与えにくい。したがって、多層化メモリアレイを容易に実現することができる。すなわち、例えばタンタル酸化物を含む抵抗変化層を用いることによって、多層化構造の不揮発性記憶装置を容易に実現することが可能となる。
第３実施形態においても、第１実施形態及び第２実施形態と同様の変形が可能である。
（第４実施形態）
第４実施形態の不揮発性記憶装置は、第１平面内において互いに平行に形成された複数の第１配線と、第１平面上に平行な第２平面内において互いに平行且つ複数の第１配線に立体交差するように形成された複数の第２配線と、第１平面上に平行な第３平面内において互いに平行且つ複数の第１配線と平行且つ複数の第１配線と１対１に対応するように形成された複数の第３配線と、第１配線及び第２配線の立体交差点のそれぞれに対応して設けられ、それぞれソースとドレインとゲートとを備える複数のトランジスタと、トランジスタと１対１に対応するように設けられた複数の不揮発性記憶素子とを備え、不揮発性記憶素子のそれぞれは、第１実施形態、第２実施形態、及びそれらの変形例のいずれかの不揮発性記憶素子であり、第１配線及び第２配線の立体交差点のそれぞれにおいて、対応するトランジスタのゲートが第１配線に接続され、対応するトランジスタのソース及びドレインの一方が第２配線に接続され、対応するトランジスタのソース及びドレインの他方が対応する不揮発性記憶素子の第１電極及び第２電極の一方に接続され、対応する不揮発性記憶素子の第１電極及び第２電極の他方が対応する第３配線に接続されている。
第４実施形態の不揮発性記憶装置は、第１実施形態、第２実施形態、及びそれらの変形例のいずれかの不揮発性記憶素子の第２の適用例であって、単位メモリセル（不揮発性記憶素子）が１トランジスタ−と１不揮発性記憶素子（１Ｔ１Ｒ構成）とで構成される構造を有する不揮発性記憶装置である。
［装置構成］
図１８は、第４実施形態の不揮発性記憶装置の概略構成の一例を示すブロック図である。図１９は、図１８のＣ部の概略構成の一例を模式的に示す断面図である。
図１８に示す例において、本実施形態の不揮発性記憶装置３００は、半導体基板上に、メモリ本体部３０１を備えており、このメモリ本体部３０１は、メモリアレイ３０２と、行選択回路／ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路３０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ３０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路３０７とを具備している。
さらに不揮発性記憶装置３００は、セルプレート電源（ＶＣＰ電源）３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０とを備えている。
なお、半導体基板は必須ではない。
図１８及び図１９に示す例において、メモリアレイ３０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線（第１配線）ＷＬ０、ＷＬ１、ＷＬ２、…及びビット線（第２配線）ＢＬ０、ＢＬ１、ＢＬ２、…と、これらのワード線ＷＬ０、ＷＬ１、ＷＬ２、…及びビット線ＢＬ０、ＢＬ１、ＢＬ２、…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１、Ｔ１２、Ｔ１３、Ｔ２１、Ｔ２２、Ｔ２３、Ｔ３１、Ｔ３２、Ｔ３３、…（以下、「トランジスタＴ１１、Ｔ１２、…」と表す）と、トランジスタＴ１１、Ｔ１２、…と１対１に設けられた複数のメモリセルＭ２１１、Ｍ２１２、Ｍ２１３、Ｍ２２１、Ｍ２２２、Ｍ２２３、Ｍ２３１、Ｍ２３２、Ｍ２３３、…（以下、「メモリセルＭ２１１、Ｍ２１２、…」と表す）とを備えている。
メモリアレイ３０２は、ワード線ＷＬ０、ＷＬ１、ＷＬ２、…に平行して配列されている複数のプレート線（第３配線）ＰＬ０、ＰＬ１、ＰＬ２、…を備えている。図１９に示すように、ワード線ＷＬ０、ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０、ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０、ＰＬ１が配されている。
なお、上記の構成例では、プレート線はワード線と平行に配置されているが、ビット線と平行に配置してもよい。また、プレート線はトランジスタに共通の電位を与える構成としているが、行選択回路／ドライバと同様の構成のプレート線選択回路／ドライバを有し、選択されたプレート線と非選択のプレート線とを異なる電圧（極性も含む）で駆動する構成としてもよい。
メモリセルＭ２１１、Ｍ２１２、…は、それぞれ第１実施形態に係る不揮発性記憶素子１００に相当し、それぞれの不揮発性記憶素子は、積層構造の金属酸化物で構成される抵抗変化層を有している。より具体的には、図１９における不揮発性記憶素子３１３が、図１５におけるメモリセルＭ２１１、Ｍ２１２、…に相当する。不揮発性記憶素子３１３は、下部電極３１６、積層構造の金属酸化物で構成される抵抗変化層３１５、及び上部電極３１４で構成されている。上部電極３１４、抵抗変化層３１５、及び下部電極３１６は、それぞれ、第１実施形態の不揮発性記憶素子１００における第１電極層１０３、抵抗変化層１０４、及び第２電極層１０５に相当する。したがって、上部電極３１４、抵抗変化層３１５、及び下部電極３１６からなる不揮発性記憶素子３１３は、第１実施形態の不揮発性記憶素子１００と同様の方法で形成されうる。なお、図１９では、抵抗変化層が有する積層構造は、図示を省略している。
図１９における３１７はプラグ層を、３１８は金属配線層を、３１９はソースまたはドレイン領域をそれぞれ示している。
図１８に示すように、トランジスタＴ１１、Ｔ１２、Ｔ１３、…のドレインはビット線ＢＬ０に、トランジスタＴ２１、Ｔ２２、Ｔ２３、…のドレインはビット線ＢＬ１に、トランジスタＴ３１、Ｔ３２、Ｔ３３、…のドレインはビット線ＢＬ２に、それぞれ接続されている。
トランジスタＴ１１、Ｔ２１、Ｔ３１、…のゲートはワード線ＷＬ０に、トランジスタＴ１２、Ｔ２２、Ｔ３２、…のゲートはワード線ＷＬ１に、トランジスタＴ１３、Ｔ２３、Ｔ３３、…のゲートはワード線ＷＬ２に、それぞれ接続されている。
トランジスタＴ１１、Ｔ１２、…のソースはそれぞれ、メモリセルＭ２１１、Ｍ２１２、…と接続されている。
メモリセルＭ２１１、Ｍ２２１、Ｍ２３１、…はプレート線ＰＬ０に、メモリセルＭ２１２、Ｍ２２２、Ｍ２３２、…はプレート線ＰＬ１に、メモリセルＭ２１３、Ｍ２２３、Ｍ２３３、…はプレート線ＰＬ２に、それぞれ接続されている。
アドレス入力回路３０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１、Ｍ２１２、…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路３０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路３０４へ出力する。
行選択回路／ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
書き込み回路３０５は、制御回路３１０から出力された書き込み信号を受け取った場合、列選択回路３０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
センスアンプ３０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路３０７を介して、外部回路へ出力される。
なお、１トランジスタ−１不揮発性記憶素子の構造を有する本実施形態の場合、第３実施形態におけるクロスポイント型の不揮発性記憶素子の構成と比べて記憶容量は小さくなる。しかしながら、ダイオードのような電流制御素子が不要であるため、ＣＭＯＳプロセスに容易に組み合わせることができ、また、動作の制御も容易であるという利点がある。
また、第３実施形態と同様に、第４実施形態でも抵抗変化層は低温で形成することが可能である。本実施形態で示すような構成を用いて積層化を行う場合であっても、製造工程において生じる熱が下層工程で形成されたトランジスタ及びシリサイドなどの配線材料に影響を与えにくい。
さらに、第３実施形態と同様に、タンタル及びその酸化物は、既存の半導体製造プロセスに容易に組み入れることが可能である。よって、タンタル酸化物を抵抗変化層に利用することで、本実施形態の不揮発性記憶装置を容易に製造することができる。
第４実施形態においても、第１実施形態、第２実施形態、及び、第３実施形態と同様の変形が可能である。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
本発明の一態様は、ブレークダウンのしやすさと高抵抗状態における抵抗値のばらつきの抑制とを両立させた不揮発性記憶素子及び不揮発性記憶装置として有用である。
１００ 不揮発性記憶素子
１０３ 第１電極
１０４ 抵抗変化層
１０５ 第２電極
１０６ 第３金属酸化物層
１０７ 第２金属酸化物層
１０８ 第１金属酸化物層
２００ 不揮発性記憶装置
２０１ メモリ本体部
２０２ メモリアレイ
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書き込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路
２１０ メモリセル
２１１ 上部配線
２１２ 下部配線
２１３ 上部電極
２１４ 抵抗変化層
２１５ 内部電極
２１６ 電流制御層
２１７ 下部電極
３００ 不揮発性記憶装置
３０１ メモリ本体部
３０２ メモリアレイ
３０３ 行選択回路／ドライバ
３０４ 列選択回路
３０５ 書き込み回路
３０６ センスアンプ
３０７ データ入出力回路
３０８ ＶＣＰ電源
３０９ アドレス入力回路
３１３ 不揮発性記憶素子
３１４ 上部電極
３１５ 抵抗変化層
３１６ 下部電極
３１７ プラグ層
３１８ 金属配線層
３１９ ソースまたはドレイン領域
３１０ 制御回路
８００ 不揮発性記憶素子
８０３ 第１電極
８０４ 抵抗変化層
８０５ 第２電極
８０６ 第２金属酸化物層
８０７ 第１金属酸化物層
ＷＬ０、ＷＬ１、ＷＬ２、… ワード線（第１配線）
ＢＬ０、ＢＬ１、ＢＬ２、… ビット線（第２配線）
Ｍ１１１、Ｍ１１２、… メモリセル
ＰＬ０、ＰＬ１、ＰＬ２、… プレート線（第３配線）
Ｔ１１、Ｔ１２、… トランジスタ

Claims (13)

  1. 第１電極を形成し、
    前記第１電極の上に抵抗変化層を形成し、
    前記抵抗変化層の上に第２電極を形成し、
    前記抵抗変化層は、第３金属酸化物で構成される第３金属酸化物層を形成し、前記第３金属酸化物層の上に第２金属酸化物で構成される第２金属酸化物層を形成し、前記第２金属酸化物層の上に第１金属酸化物で構成される第１金属酸化物層を形成する方法であって、
    前記抵抗変化層は、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化するものであり、
    前記第１金属酸化物の酸素不足度は前記第３金属酸化物の酸素不足度よりも小さく、
    前記第２金属酸化物の酸素不足度は前記第３金属酸化物の酸素不足度よりも小さく、
    前記第３金属酸化物は酸素不足型の金属酸化物であり、
    前記第１金属酸化物層の密度と前記第２金属酸化物層の密度とが異なっており、
    前記第２金属酸化物層と前記第１金属酸化物層とが別個に堆積される、
    不揮発性記憶素子の製造方法。
  2. 前記第２金属酸化物層と前記第１金属酸化物層のうち、密度が相対的に低い層を、圧力が０．１Ｐａ以上の条件で行われるスパッタリングにより堆積する、
    請求項１に記載の不揮発性記憶素子の製造方法。
  3. 前記第２金属酸化物層と前記第１金属酸化物層のうち、密度が相対的に低い層を、ＡＬＤにより堆積する、
    請求項１に記載の不揮発性記憶素子の製造方法。
  4. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と、を備え、
    前記抵抗変化層は、第３金属酸化物で構成される第３金属酸化物層と、第２金属酸化物で構成される第２金属酸化物層と、第１金属酸化物で構成される第１金属酸化物層とが、この順で積層された構造を備え、
    前記第１金属酸化物の酸素不足度は前記第３金属酸化物の酸素不足度よりも小さく、
    前記第２金属酸化物の酸素不足度は前記第３金属酸化物の酸素不足度よりも小さく、
    前記第３金属酸化物は酸素不足型の金属酸化物であり、
    前記第１金属酸化物層の密度と前記第２金属酸化物層の密度とが異なっており、
    前記第１金属酸化物層の密度と前記第２金属酸化物層の密度との差が０．２５ｇ／ｃｍ３以上である、
    不揮発性記憶素子。
  5. 前記第１金属酸化物層の密度および前記第２金属酸化物層の密度のうちの低い方が７．７ｇ／ｃｍ３以下である、請求項４に記載の不揮発性記憶素子。
  6. 前記第１金属酸化物層の密度と前記第２金属酸化物層の密度との差が、前記第１金属酸化物層の密度および前記第２金属酸化物層の密度のうちの高い方の３％以上である、請求項４に記載の不揮発性記憶素子。
  7. 前記第１金属酸化物、前記第２金属酸化物、及び前記第３金属酸化物がいずれも金属Ｍの酸化物であり、
    前記第３金属酸化物は金属Ｍの酸化物の化学量論的組成よりも酸素含有率が少なく、
    前記第１金属酸化物、前記第２金属酸化物、及び前記第３金属酸化物をそれぞれＭＯｚ、ＭＯｙ、ＭＯｘと表記したとき、ｘ＜ｙ、かつ、ｘ＜zを満足する、
    請求項４に記載の不揮発性記憶素子。
  8. 前記第２金属酸化物層は、前記第１金属酸化物層よりも密度が大きい、請求項４に記載の不揮発性記憶素子。
  9. 前記第２金属酸化物層は、前記第１金属酸化物層よりも密度が小さい、請求項４に記載の不揮発性記憶素子。
  10. 前記第２金属酸化物層は、前記第１金属酸化物層よりも厚い、請求項８に記載の不揮発性記憶素子。
  11. 前記第１金属酸化物、前記第２金属酸化物、及び前記第３金属酸化物がいずれもタンタル酸化物であり、前記第１金属酸化物をＴａＯｚ、前記第２金属酸化物をＴａＯｙ、前記第３金属酸化物をＴａＯｘと表したときに、
    １．９＜ｙ
    １．９＜ｚ
    ０＜ｘ≦１．９
    を満足する、請求項４から１０のいずれか１項に記載の不揮発性記憶素子。
  12. 第１平面内において互いに平行に形成された複数の第１配線と、
    前記第１平面上に平行な第２平面内において互いに平行且つ前記複数の第１配線に立体交差するように形成された複数の第２配線と、
    前記複数の第１配線と前記複数の第２配線との立体交差点のそれぞれに対応して設けられた不揮発性記憶素子とを備え、
    前記不揮発性記憶素子のそれぞれは、請求項４から１１のいずれか１項に記載の不揮発性記憶素子であり、
    前記第１配線には前記第１電極が接続され、
    前記第２配線には前記第２電極が接続され、
    前記抵抗変化層は、前記第１配線と前記第２配線との間で与えられる電気的信号に基づいて可逆的に抵抗値が変化する、不揮発性記憶装置。
  13. 第１平面内において互いに平行に形成された複数の第１配線と、
    前記第１平面上に平行な第２平面内において互いに平行且つ前記複数の第１配線に立体交差するように形成された複数の第２配線と、
    前記第１平面上に平行な第３平面内において互いに平行且つ前記複数の第１配線と平行且つ前記複数の第１配線と１対１に対応するように形成された複数の第３配線と、
    前記第１配線及び前記第２配線の立体交差点のそれぞれに対応して設けられ、それぞれソースとドレインとゲートとを備える複数のトランジスタと、
    前記トランジスタと１対１に対応するように設けられた複数の不揮発性記憶素子とを備え、
    前記不揮発性記憶素子のそれぞれは、請求項４から１１のいずれか１項に記載の不揮発性記憶素子であり、
    前記第１配線及び前記第２配線の立体交差点のそれぞれにおいて、
    対応する前記トランジスタのゲートが前記第１配線に接続され、
    対応する前記トランジスタのソース及びドレインの一方が第２配線に接続され、
    対応する前記トランジスタのソース及びドレインの他方が対応する前記不揮発性記憶素子の前記第１電極及び前記第２電極の一方に接続され、
    対応する前記不揮発性記憶素子の前記第１電極及び前記第２電極の他方が対応する前記第３配線に接続されている、
    不揮発性記憶装置。
JP2014020207A 2013-02-08 2014-02-05 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置 Active JP5650855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014020207A JP5650855B2 (ja) 2013-02-08 2014-02-05 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013023248 2013-02-08
JP2013023248 2013-02-08
JP2014020207A JP5650855B2 (ja) 2013-02-08 2014-02-05 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP2014170930A JP2014170930A (ja) 2014-09-18
JP5650855B2 true JP5650855B2 (ja) 2015-01-07

Family

ID=51296861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014020207A Active JP5650855B2 (ja) 2013-02-08 2014-02-05 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置

Country Status (2)

Country Link
US (1) US9142765B2 (ja)
JP (1) JP5650855B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103326A (ja) * 2012-11-21 2014-06-05 Panasonic Corp 不揮発性記憶素子およびその製造方法
US9246091B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
CN107315033B (zh) * 2016-04-26 2021-08-06 新唐科技日本株式会社 气体检测装置以及氢检测方法
KR20210083933A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 가변 저항 메모리 소자
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構
US11271040B1 (en) * 2020-10-21 2022-03-08 Western Digital Technologies, Inc. Memory device containing selector with current focusing layer and methods of making the same
CN112635668B (zh) * 2020-12-31 2022-07-08 上海集成电路装备材料产业创新中心有限公司 一种阻变存储器及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
JP5010891B2 (ja) 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
DE602008006652D1 (de) 2007-06-05 2011-06-16 Panasonic Corp Nicht flüchtiges speicherelement, verfahren zu seiner herstellung sowie nicht flüchtige halbleitervorrichtung mit dem nicht flüchtigen speicherelement
KR101060793B1 (ko) 2007-10-15 2011-08-30 파나소닉 주식회사 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
JP5198146B2 (ja) * 2008-05-22 2013-05-15 株式会社東芝 不揮発性記憶装置
JP5135373B2 (ja) * 2010-03-24 2013-02-06 株式会社東芝 不揮発性記憶装置
JP2011238696A (ja) * 2010-05-07 2011-11-24 Nec Corp 抵抗変化素子及びその製造方法、並びに半導体装置及びその製造方法
JP5270044B2 (ja) 2010-10-01 2013-08-21 パナソニック株式会社 不揮発性記憶素子の製造方法および不揮発性記憶素子
EP2626902B1 (en) 2010-10-08 2016-05-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법
WO2012120893A1 (ja) 2011-03-10 2012-09-13 パナソニック株式会社 不揮発性記憶装置の製造方法
WO2012140903A1 (ja) 2011-04-13 2012-10-18 パナソニック株式会社 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置
KR20140073919A (ko) * 2012-12-07 2014-06-17 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20140225054A1 (en) 2014-08-14
JP2014170930A (ja) 2014-09-18
US9142765B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
JP5650855B2 (ja) 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
JP6391009B2 (ja) 抵抗変化型不揮発性記憶素子の製造方法
JP5174282B2 (ja) 不揮発性記憶素子およびそれを備えた不揮発性記憶装置
EP2209139B1 (en) Non-volatile memory element and non-volatile semiconductor device using the non-volatile memory element
JP4469023B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4253038B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP5081334B2 (ja) 不揮発性記憶素子、その製造方法
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009033188A (ja) 不揮発性記憶素子の製造方法
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
US9105332B2 (en) Variable resistance nonvolatile memory device
JP2011044443A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
WO2020136974A1 (ja) 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置
JP2014075159A (ja) 不揮発性記憶装置及び不揮発性記憶装置の駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141009

TRDD Decision of grant or rejection written
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141113

R150 Certificate of patent or registration of utility model

Ref document number: 5650855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250