WO2020136974A1 - 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置 - Google Patents

抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置 Download PDF

Info

Publication number
WO2020136974A1
WO2020136974A1 PCT/JP2019/030901 JP2019030901W WO2020136974A1 WO 2020136974 A1 WO2020136974 A1 WO 2020136974A1 JP 2019030901 W JP2019030901 W JP 2019030901W WO 2020136974 A1 WO2020136974 A1 WO 2020136974A1
Authority
WO
WIPO (PCT)
Prior art keywords
nonvolatile memory
variable resistance
memory element
oxygen
metal
Prior art date
Application number
PCT/JP2019/030901
Other languages
English (en)
French (fr)
Inventor
隆太郎 安原
藤井　覚
三河　巧
敦史 姫野
憲吾 西尾
宮崎　剛英
秋永　広幸
内藤　泰久
久 島
Original Assignee
パナソニックセミコンダクターソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックセミコンダクターソリューションズ株式会社 filed Critical パナソニックセミコンダクターソリューションズ株式会社
Priority to CN201980085823.XA priority Critical patent/CN113228254A/zh
Publication of WO2020136974A1 publication Critical patent/WO2020136974A1/ja
Priority to US17/356,029 priority patent/US11889776B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Definitions

  • the present disclosure relates to a resistance change type nonvolatile memory element whose resistance value changes according to an applied electric signal and a resistance change type nonvolatile memory device using the same.
  • the resistance change element is an element which has a property that a resistance value reversibly changes by an electric signal and further can store information corresponding to the resistance value in a nonvolatile manner (for example, , Patent Document 1).
  • a perovskite material such as Pr (1-x) Ca x MnO 3 [PCMO], LaSrMnO 3 [LSMO], GdBaCo x O y [GBCO], or NiO ( Transition such as nickel oxide), V 2 O (vanadium oxide), ZnO (zinc oxide), Nb 2 O 5 (niobium oxide), TiO 2 (titanium oxide), WO 3 (tungsten oxide), or CoO (cobalt oxide).
  • a nonvolatile resistance change element using a metal oxide has been proposed. This technique is to store data by applying a voltage pulse, which is a wavy voltage having a short duration, to an oxide material to increase or decrease its resistance value and associate the data with the changing resistance value. (For example, see Patent Document 2).
  • the nonvolatile memory element including the variable resistance element generally has a deteriorated data retention characteristic as the operating current decreases.
  • the data retention characteristic is a characteristic that represents how long the information recorded in the non-volatile memory element can be stably recorded with the power being cut off thereafter.
  • It is one of the most important characteristics in a non-volatile memory because it is a characteristic that means “non-volatile”.
  • the present disclosure has been made in view of such circumstances, and a main object of the present disclosure is to provide a resistance change type nonvolatile memory element that stably stores information for a long period of time and a resistance change type nonvolatile memory device using the same. It is in.
  • a variable resistance nonvolatile memory element includes a first electrode, a second electrode, and both electrodes interposed between the first electrode and the second electrode.
  • a variable resistance nonvolatile memory element comprising: a variable resistance layer whose resistance value reversibly changes based on an electric signal applied between the variable resistance layer and the variable resistance layer, wherein the variable resistance layer comprises a first metal element and oxygen.
  • a first resistance change layer composed of an oxygen-deficient first metal oxide, a first metal element, a second metal element different from the first metal element, and oxygen.
  • a second resistance change layer composed of an oxygen-deficient composite oxide having a different oxygen deficiency, and the oxygen deficiency of the composite oxide is higher than the oxygen deficiency of the first metal oxide.
  • the oxygen diffusion coefficient at room temperature of the composite oxide is smaller than that of the second metal oxide composed of the first metal element and oxygen and having an oxygen deficiency equal to the oxygen deficiency of the composite oxide at room temperature. Smaller than.
  • a resistance change type nonvolatile memory device is a resistance change type nonvolatile memory device including a memory cell array and a voltage application circuit formed on a substrate, wherein the memory cell array has the resistance
  • a plurality of variable nonvolatile memory elements are arranged in a matrix, and the voltage application circuit writes and erases data and reads data from and to the predetermined variable resistance nonvolatile memory element.
  • variable resistance nonvolatile memory element of the present invention and the variable resistance nonvolatile memory device using the same, information can be stably stored for a long period of time.
  • FIG. 1A is a schematic diagram showing an example of the configuration of a resistance change element according to a conventional technique.
  • FIG. 1B is a schematic diagram illustrating an example of the configuration of the resistance change element according to the first embodiment.
  • 2A to 2E are process cross-sectional views showing an example of the method of manufacturing the resistance change element according to the first embodiment.
  • FIG. 3 is a schematic diagram illustrating an example of the configuration of a circuit that operates the resistance change element according to the first embodiment.
  • FIG. 4 is a schematic diagram showing changes in the resistance value of the resistance change layer according to the first embodiment.
  • FIG. 5 is a schematic diagram illustrating an example of the configuration of a circuit that operates the resistance change element according to the first embodiment.
  • FIG. 1A is a schematic diagram showing an example of the configuration of a resistance change element according to a conventional technique.
  • FIG. 1B is a schematic diagram illustrating an example of the configuration of the resistance change element according to the first embodiment.
  • 2A to 2E are process cross-sectional
  • FIG. 6A is a schematic sectional view of a resistance change element according to a conventional technique in a low resistance state.
  • FIG. 6B is a schematic sectional view of a resistance change element according to a conventional technique in a high resistance state.
  • FIG. 6C is a schematic cross-sectional view of the resistance change element according to Embodiment 1 in a low resistance state.
  • FIG. 6D is a schematic sectional view of the resistance change element according to the first embodiment in a high resistance state.
  • FIG. 7A is a diagram showing a result of resistance change voltage evaluation according to the first embodiment.
  • FIG. 7B is a diagram showing a result of the data retention characteristic evaluation according to the first embodiment.
  • FIG. 8 is a block diagram showing an example of the configuration of the nonvolatile storage device according to the second embodiment.
  • FIG. 9 is a block diagram illustrating an example of the configuration of the nonvolatile memory device according to the third embodiment.
  • constituent elements in the following embodiments the constituent elements not described in the independent claims showing the highest concept of the present invention are not necessarily required to achieve the object of the present invention, but can adopt a form that can be adopted. It is described as comprising.
  • variable resistance nonvolatile memory element will be simply referred to as a variable resistance element below.
  • the resistance change element is interposed between the first electrode, the second electrode, and the first electrode and the second electrode, and the resistance value reversibly changes based on an electric signal applied between the two electrodes.
  • the variable resistance layer has a laminated structure of a first variable resistance layer and a second variable resistance layer, and the second variable resistance layer has a second metal structure in addition to the first metal element and oxygen forming the first variable resistance layer. It is configured to include a metal element.
  • variable resistance element The details of the variable resistance element will be described below together with the embodiment as appropriate.
  • FIG. 1A is a schematic diagram showing an example of a structure of a resistance change element according to a conventional technique.
  • FIG. 1B is a schematic diagram showing an example of the configuration of the resistance change element according to the first embodiment.
  • each of the resistance change element 10 according to the related art and the resistance change element 20 according to the present embodiment includes a substrate 1, a first electrode 2 formed on the substrate 1, The resistance change layer 3 is formed on the first electrode 2, and the second electrode 4 is formed on the resistance change layer 3.
  • the first electrode 2 and the second electrode 4 are electrically connected to the resistance change layer 3.
  • the first electrode 2 may have a different size or an equivalent size to the second electrode 4, and the first electrode 2, the second electrode 4 and the resistance change layer 3 may be arranged upside down or horizontally. You may arrange for.
  • the substrate 1 is composed of, for example, a silicon substrate on which circuit elements such as transistors are formed. Further, the first electrode 2 and the second electrode 4 are formed of, for example, Au (gold), Pt (platinum), Ir (iridium), Cu (copper), W (tungsten), TaN (tantalum nitride), and TiN (nitriding). (Titanium).
  • the variable resistance layer 3 is made of a metal oxide.
  • the resistance change layer 3 in the resistance change element 10 has, for example, a structure in which a first tantalum oxide layer 3a as a first resistance change layer and a second tantalum oxide layer 3b as a second resistance change layer are stacked. Have.
  • the oxygen content of the second tantalum oxide layer 3b is higher than that of the first tantalum oxide layer 3a.
  • the “oxygen content” is the ratio of the number of oxygen atoms contained to the total number of atoms constituting the metal oxide.
  • the oxygen content of Ta 2 O 5 is the ratio of oxygen atoms to the total number of atoms (O/(Ta+O)), which is 71.4 atm %. Therefore, the oxygen-deficient tantalum oxide has an oxygen content of more than 0 and less than 71.4 atm %.
  • the oxygen content rate has a correspondence relationship with the oxygen deficiency. That is, when the oxygen content rate of the second metal oxide is higher than the oxygen content rate of the first metal oxide, the oxygen deficiency of the second metal oxide is higher than the oxygen deficiency of the first metal oxide. It will be small.
  • oxygen deficiency refers to the ratio of oxygen deficiency to the amount of oxygen constituting the stoichiometric composition of the metal oxide.
  • oxygen deficiency refers to the ratio of oxygen deficiency to the amount of oxygen constituting the stoichiometric composition of the metal oxide.
  • the metal oxide having the stoichiometric composition defined above is more stable and has a higher resistance value than the metal oxides having other compositions.
  • the oxide having a stoichiometric composition is Ta 2 O 5 , and thus can be expressed as TaO 2.5 .
  • the oxygen deficiency of TaO 2.5 is 0%.
  • the oxygen-deficient metal oxide has a negative oxygen deficiency.
  • the oxygen deficiency will be described as including a positive value, 0, and a negative value.
  • Oxides with low oxygen deficiency have higher resistivity because they are closer to stoichiometric oxides, and oxides with high oxygen deficiency have lower resistivity because they are closer to the metals that make up the oxides.
  • Oxygen-deficient metal oxide is a metal that has a lower oxygen content (atomic ratio: the ratio of the number of oxygen atoms to the total number of atoms) than a metal oxide having a stoichiometric composition. Means oxide.
  • the “metal oxide having a stoichiometric composition” refers to a metal oxide having an oxygen deficiency of 0%.
  • tantalum oxide it refers to Ta 2 O 5 which is an insulator.
  • oxygen-deficient metal oxides have conductivity.
  • the resistance change layer 3 is configured by laminating a tantalum oxide layer 3c as a first resistance change layer and a composite oxide layer 3d as a second resistance change layer.
  • the tantalum oxide layer 3c is composed of an oxygen-deficient tantalum oxide composed of Ta and O (oxygen), and the complex oxide layer 3d is composed of Ta and an additional metal element different from Ta and oxygen-deficient type. It is composed of oxide.
  • the oxygen deficiency of the composite oxide layer 3d is smaller than the oxygen deficiency of the tantalum oxide layer 3c.
  • Ta is an example of the first metal element
  • the tantalum oxide forming the tantalum oxide layer 3c is an example of the first metal oxide
  • the additional metal element is an example of the second metal element
  • Ta and the oxide of the additional metal element forming the complex oxide layer 3d are examples of the complex oxide.
  • the oxygen deficiency is more universal than the oxygen content in terms of the amount of oxygen defects in the oxide. Can be expressed. Therefore, also in the specification of the present application, the degree of oxygen deficiency is particularly described when considering the magnitude of the amount of oxygen defects in the composite oxide.
  • the composition of the tantalum oxide forming the first tantalum oxide layer 3a is TaO x
  • 0 ⁇ x ⁇ 2.5 and the second tantalum oxide layer 3b is formed.
  • the composition of the tantalum oxide to be used is TaO y
  • x ⁇ y may be satisfied.
  • the resistance value of the resistance change layer 3 can be stably and rapidly changed.
  • the degree of oxygen deficiency is expressed as p
  • the degree of oxygen deficiency of the tantalum oxide constituting the second tantalum oxide layer 3b is defined as q.
  • p degree of oxygen deficiency of the tantalum oxide constituting the second tantalum oxide layer 3b
  • q degree of oxygen deficiency of the tantalum oxide constituting the second tantalum oxide layer 3b
  • the oxygen deficiency of the tantalum oxide forming the tantalum oxide layer 3c is r and the oxygen deficiency of the composite oxide forming the complex oxide layer 3d is s, 0 is obtained.
  • the oxygen deficiency and the composition of the composite oxide are associated with each other as follows.
  • the complex oxide layer 3d is a complex oxide composed of Ta, Al (aluminum) as an additional metal element, and O, and the elemental composition ratio of Ta and Al is 1:1.
  • the thickness of the resistance change layer 3 is 1 ⁇ m or less, a change in resistance value is recognized, but it may be 40 nm or less. With a film thickness of 40 nm or less, when photolithography and etching are used as the patterning process, it is easy to process and the voltage value of the voltage pulse required to change the resistance value of the resistance change layer 3 can be lowered. it can. On the other hand, the thickness of the resistance change layer 3 may be at least 5 nm or more from the viewpoint of more reliably avoiding the breakdown at the time of applying the voltage pulse, that is, the dielectric breakdown.
  • the thickness of the complex oxide layer 3d may be about 1 nm or more and 8 nm or less from the viewpoint of reducing the possibility that the initial resistance value becomes too high and obtaining a stable resistance change.
  • the first electrode 2 and the second electrode 4 are electrically connected to different terminals of the power supply 5 via the terminals 7 and 8, respectively. ..
  • the resistance change element 20 may be electrically connected to the power supply 5 via the protection resistor 6.
  • the power supply 5 is an electric pulse applying device for driving the variable resistance element 20, and is configured to apply a voltage pulse, which is an electric pulse having a predetermined polarity, voltage and time width, to the variable resistance element 20. Has been done.
  • the voltage pulse is applied between the first terminal 7 and the second terminal 8.
  • the protection resistor 6 is for preventing the resistance change element from being destroyed by an overcurrent, and in the present embodiment, its resistance value may be 4.5 k ⁇ , for example.
  • the voltage of the voltage pulse applied between both electrodes of the resistance change element 20 is specified by the potential of the second terminal 8 with the first terminal 7 as a reference.
  • the polarity of the current when a positive voltage is applied to the second terminal 8 is defined as positive.
  • the first electrode 2 made of tantalum nitride and having a thickness of 20 nm is formed on the substrate 1 by, for example, a sputtering method.
  • a tantalum oxide layer 3c is formed on the first electrode 2 by, for example, a so-called reactive sputtering method of sputtering a metal tantalum target in argon gas and oxygen gas. ..
  • the degree of oxygen deficiency in the tantalum oxide layer 3c can be easily adjusted by changing the flow rate ratio of oxygen gas to argon gas.
  • the substrate temperature can be room temperature without heating.
  • a tantalum oxide (eg, Ta 2 O 5 ) target having a high concentration of oxygen and an aluminum oxide (eg, Al 2 O) having a high concentration of oxygen are targeted.
  • the complex oxide layer 3d having a smaller oxygen deficiency is formed by, for example, the sputtering method.
  • the complex oxide layer 3d having a smaller oxygen deficiency than the tantalum oxide layer 3c is formed on the surface of the tantalum oxide layer 3c formed earlier.
  • the resistance change layer 3 is formed by a sputtering method with simultaneous discharge using a tantalum oxide target and an aluminum oxide target, but the present invention is not limited to this example.
  • the resistance change layer 3 can also be formed by a sputtering method in which alternating layers are alternately stacked using a tantalum oxide target and an aluminum oxide target. It can also be formed by a reactive sputtering method in an oxygen gas atmosphere using a metal tantalum target and a metal aluminum target.
  • the oxygen-deficient tantalum oxide layer 3c and the complex oxide layer 3d correspond to the first variable resistance layer and the second variable resistance layer, respectively, and the oxygen-deficient tantalum oxide layer thus formed.
  • the variable resistance layer 3 is composed of 3c and the complex oxide layer 3d.
  • the oxygen-deficient tantalum oxide layer 3c and the complex oxide layer 3d are in an amorphous state, but which of the oxygen-deficient tantalum oxide layer 3c and the complex oxide layer 3d is used. One or both of them may be in a crystalline state.
  • a second electrode 4 made of Ir and having a thickness of 5 nm is formed on the resistance change layer 3 formed in FIG. 2C by, for example, a sputtering method. As a result, a laminated structure that constitutes the resistance change element 20 is obtained.
  • a noble metal such as Pt, Pd (palladium), Ru (ruthenium) may be used as the second electrode, or metal nitride such as TiN or TaN may be used. You may use a thing.
  • the first electrode 2, the oxygen-deficient tantalum oxide layer 3c, and the complex oxide layer are formed using a desired mask. 3d and the second electrode 4 are patterned.
  • the resistance change element 20 in which the resistance change layer 3 having a laminated structure including the oxygen-deficient tantalum oxide layer 3c and the complex oxide layer 3d is sandwiched between the first electrode 2 and the second electrode 4 is formed.
  • the first electrode 2, the tantalum oxide layer 3c, the complex oxide layer 3d, and the second electrode 4 may be collectively patterned using a single mask, Patterning may be performed using an individual mask for each layer.
  • the sizes and shapes of the first electrode 2, the second electrode 4, and the resistance change layer 3 can be adjusted by a photomask and photolithography.
  • the size of the second electrode 4 and the resistance change layer 3 is set to 0.1 ⁇ m ⁇ 0.1 ⁇ m (area 0.01 ⁇ m 2 ), and the size of the portion where the first electrode 2 and the resistance change layer 3 are in contact is also set. It was set to 0.1 ⁇ m ⁇ 0.1 ⁇ m (area 0.01 ⁇ m 2 ).
  • a size and shape are examples, and can be appropriately changed depending on the layout design.
  • the oxygen deficiency r of the oxygen deficient tantalum oxide layer 3c is set to 38%, and the oxygen deficiency s of the composite oxide layer 3d is set to about 1%.
  • the resistance change layer 3 has a thickness of 24 nm
  • the tantalum oxide layer 3c has a thickness of about 20 nm
  • the complex oxide layer 3d has a thickness of about 4 nm.
  • a write voltage pulse which is a negative voltage pulse
  • the resistance value of the resistance change layer 3 decreases and
  • the process in which the change layer 3 changes from the high resistance state to the low resistance state is called a writing process.
  • an erase voltage pulse which is a positive voltage pulse
  • the resistance value of the resistance change layer 3 increases, and the resistance change layer 3 changes from the low resistance state to the high resistance state.
  • the process of changing to the resistance state is called the erasing process.
  • the positive voltage pulse is a voltage pulse whose second terminal 8 is a positive voltage based on the first terminal 7, and the negative voltage pulse is the first voltage based on the second terminal 8. This is a voltage pulse in which the terminal 7 becomes a positive voltage.
  • the resistance change element 20 operates as a nonvolatile memory element.
  • the initial process is executed before the first writing process.
  • the initial process is a preparation process for realizing a stable resistance change operation in the subsequent writing process and erasing process.
  • the resistance change element 20 immediately after manufacturing has an initial resistance value higher than the high resistance state at the time of normal resistance change, and even if a write voltage pulse or an erase voltage pulse at the time of normal operation is applied in that state. No resistance change occurs.
  • first initial voltage pulse high resistance break
  • second initial voltage pulse low resistance break
  • the resistance value of the resistance change layer 3 decreases from the initial resistance value to the first resistance value when the first initial voltage pulse is applied, and when the second initial voltage pulse is applied next, the resistance value of the resistance change layer 3 decreases. The resistance value of the change layer 3 further decreases from the first resistance value to the second resistance value.
  • the resistance change element 20 repeats the resistance change between the high resistance state and the low resistance state.
  • the initial process is a process performed on the variable resistance element 20 in the initial state in which the voltage has not been applied yet after the variable resistance element 20 is manufactured.
  • first initial voltage pulse of positive polarity and the second initial voltage pulse of negative polarity are used in the above initial process, either the first initial voltage pulse or the second initial voltage pulse is used.
  • the resistance value of the resistance change layer 3 may be reduced from the initial resistance value to the resistance value during normal operation by using only one polarity.
  • a local region called a filament having an oxygen deficiency higher than the surrounding oxygen deficiency is formed in the resistance change layer 3.
  • the oxygen deficiency of the filament was set to 20% based on the past analysis result.
  • a write voltage pulse which is a negative voltage pulse
  • the resistance state changes from the low resistance state to the high resistance state by applying the erase voltage pulse, which is a positive voltage pulse, between the first terminal 7 and the second terminal 8.
  • the mechanism of the resistance change operation at this time is considered to be that the oxygen deficiency in the filament is increased by the write voltage pulse and decreased by the erase voltage pulse.
  • the oxygen deficiency in the high resistance state and the low resistance state in the resistance changing operation are NHVO and NLVO, respectively, the relationship of NHVO ⁇ NLVO is satisfied.
  • the filament is formed through the initial process, but it is not always necessary to form the filament through the initial process.
  • the filament may be substituted by providing a composite oxide layer having an oxygen deficiency degree sufficiently higher than 0% when forming the resistance change element.
  • FIG. 3 is a diagram showing an example of a configuration of a circuit that operates the resistance change element 20 and an operation example when writing data to the resistance change element 20.
  • this circuit includes a resistance change element 20, a first terminal 7 and a second terminal 8.
  • the second electrode 4 of the resistance change element 20 shown in FIG. 1B is electrically connected to the second terminal 8, and the first electrode 2 is electrically connected to the first terminal 7.
  • a transistor 13 is provided between the first electrode 2 of the resistance change element 20 and the first terminal 7. This transistor plays a role of a switching element for selecting the resistance change element 20 and a protection resistor. By applying the gate voltage Vg to the transistor 13, a predetermined voltage pulse is supplied to the resistance change element 20 via the transistor 13.
  • FIG. 4 is a schematic diagram showing changes in the resistance value of the variable resistance layer 3 in the writing process and the erasing process with respect to the variable resistance element 20.
  • the writing process is a low resistance process of writing a logical value 0 to the resistance change element 20, and the erasing process is a high resistance process of writing a logic value 1 to the resistance change element 20.
  • the resistance lowering process and the resistance increasing process as shown in FIG. 3, when the positive voltage pulse is applied, a predetermined positive voltage pulse is supplied to the second terminal 8 with reference to the first terminal 7. Then, when the negative voltage pulse is applied, a predetermined positive voltage pulse is supplied to the first terminal 7 with reference to the second terminal 8.
  • variable resistance layer 3 of the variable resistance element 20 When the variable resistance layer 3 of the variable resistance element 20 is in a high resistance state at a certain point, when a negative resistance decreasing voltage pulse (second voltage pulse: voltage value VRL) is supplied to the second terminal 8, The resistance value of the resistance change layer 3 changes from the high resistance value RH to the low resistance value RL. On the other hand, when the resistance value of the resistance change layer 3 is the low resistance value RL, when the positive resistance increasing voltage pulse (first voltage pulse: voltage value VRH) is supplied to the second terminal 8, the resistance change layer 3 The resistance value of No. 3 changes from the low resistance value RL to the high resistance value RH.
  • second voltage pulse voltage value VRL
  • first voltage pulse voltage value VRH
  • FIG. 5 is a diagram showing an example of a configuration of a circuit for operating the resistance change element 20 and an operation example in the case of reading data written in the resistance change element 20.
  • a read voltage is supplied to the second terminal 8 based on the first terminal 7.
  • This read voltage is a value that does not change the resistance of the read voltage when it is supplied to the variable resistance element 20, and is specified based on the first electrode 2 and the ground point.
  • FIG. 6A shows a schematic cross-sectional view of the resistance change element 10 in a low resistance state and FIG. 6B shows a high resistance state.
  • variable resistance element 10 both the low resistance state and the high resistance state are lower than the resistance value in the initial state. Therefore, in any resistance state, the upper electrode 4 and the tantalum oxide layer 3a are included in the tantalum oxide layer 3b. It is considered that there is a filament 3e that connects the two.
  • the resistance value of the resistance change element 10 is determined by the amount of oxygen defects 9 present in the filament 3e, and the oxygen content NLO x in the filament 3e of the resistance change element 10 in the low resistance state and the resistance value of the resistance change element in the high resistance state.
  • the oxygen content rate NHO x in the filament 3e is considered to satisfy NLO x ⁇ NHO x . This also applies to the resistance change element 20.
  • the relationship between the oxygen defects 9 in the filament 3e and the resistance values of the variable resistance elements 10 and 20 will be described more microscopically.
  • the filament 3e there is a minute conduction path in which oxygen defects are connected, and in the low resistance state, oxygen defects 9 are sufficiently large. Therefore, in the state where this minute conduction path is connected from the upper electrode 2 to the tantalum oxide 3a. It is believed that there is.
  • the high resistance state since the amount of oxygen defects 9 is small, it is considered that this minute conduction path is cut off midway.
  • the change from the low resistance state to the high resistance state in the data holding state after the resistance change is such that the connection of the minute conductive paths in the filament 3e is weak, so that the surrounding oxygen Is diffused to the minute conduction path and is associated with a certain oxygen defect 9, which is considered to correspond to the disconnection of the minute conduction path.
  • the layer in which the filament 3e is present further includes an additional metal element 11 different from Ta, and has a smaller oxygen diffusion coefficient than the tantalum oxide layer 3b.
  • the complex oxide layer 3d is used.
  • the change from the high resistance state to the low resistance state in the data holding state after the resistance change is caused by the diffusion of oxygen when the minute conduction path in the filament 3e is cut off in the middle but the number of oxygen defects is large. It is considered that a large number of oxygen defects are generated and are associated with existing oxygen defects, and thus the minute conduction paths that have been cut are connected.
  • the layer in which the filament 3e is present further includes an additional metal element 11 different from Ta, and has a smaller oxygen diffusion coefficient than the tantalum oxide layer 3b.
  • the complex oxide layer 3d is used.
  • an example of the resistance change element 20 in which tantalum oxide is used for the first resistance change layer and a complex oxide in which an additional metal element different from Ta is added to tantalum oxide is used for the second resistance change layer.
  • the present invention is not limited to this example. Also in a resistance change element in which an oxide of a metal other than Ta is used for the first resistance change layer and a composite oxide obtained by adding an additional metal element to the oxide of a metal other than Ta is used for the second resistance change layer, If the relation of the magnitude of the diffusion coefficient is satisfied, the same explanation applies.
  • a material suitable for a composite oxide was examined using computer simulation. Specifically, an additional metal element different from Ta such that the oxygen diffusion coefficient in the composite oxide becomes smaller than that of the tantalum oxide when the composite oxide is formed in addition to the tantalum oxide. The elements were extracted.
  • tantalum is referred to as the first metal element and the additional metal element is referred to as the second metal element.
  • the filament which is a local region having a large oxygen deficiency in the complex oxide layer 3d due to the initial process of the operation of the resistance change element 20, is based on the past analysis result.
  • the calculation was performed by setting the oxygen deficiency degree to 20%.
  • the oxygen diffusion coefficient of the composite oxide was calculated as follows.
  • the tantalum oxide containing no second metal element is a comparative example to be compared with the complex oxide, and corresponds to the constituent material of the second resistance change layer of the related art.
  • the tantalum oxide as a comparative example is referred to as a second metal oxide in order to distinguish it from the tantalum oxide which is the first metal oxide forming the first variable resistance layer.
  • Table 1 shows the compositions of the five types of simulated metal oxides and composite oxides.
  • the number of atoms to be simulated the number of atoms was set so that the number of tantalum elements was 54 with respect to the tantalum oxide corresponding to the conventional resistance change element. Note that the larger the number of atoms, the more accurately the simulation can be performed, but on the other hand, the time required for the simulation becomes enormous, so the above value is set. However, it is not always necessary to carry out the simulation with the above-mentioned number of atoms, and it is considered that the same result as this time can be obtained even if the simulation is carried out with other numbers of atoms.
  • the filament 3e is formed in the resistance change layer 3 through the above-described initial process.
  • the degree of oxygen deficiency of the tantalum oxide in the filament 3e is estimated to be about 20% by past quantitative analysis.
  • the composition was set so that the oxygen deficiency was 20% for each of the above-mentioned five types of metal oxides and composite oxides.
  • the composition of tantalum oxide having an oxygen deficiency of 20% is Ta 54 O 108 .
  • 12 tantalum atoms which is approximately 22% of 54 tantalum atoms (24 oxygen atoms in a tantalum oxide having an oxygen deficiency of 20%, are included). (Corresponding) was replaced by the second metal element.
  • the number of substituted second metal elements is the number of metal oxides having an oxygen deficiency of 20% composed of the second metal element and 24 oxygen atoms. Was set to 20%.
  • the tantalum-aluminum composite oxide it was set to (Ta 42 O 84 )-(Al 20 O 24 ).
  • the simulation was performed using (Ta 42 O 84 ), but it is considered that the same result as the result of this time can be obtained even when the simulation is performed with a different composition.
  • the oxygen deficiency is set to 20% in this calculation, the same result as this time is obtained as long as the oxygen deficiency is not necessarily set to 20% as long as the oxygen deficiency is set to be equal for each metal oxide. Is considered to be obtained.
  • the structure that will be the most stable state at 4000 K was obtained by first-principles calculation based on the Birch-Managan equation of state. Specifically, the structure with the minimum internal energy was obtained as an index of the structure with which the state is stable. By this calculation, the bulk elastic modulus in the structure in the most stable state is calculated.
  • the bulk elastic modulus is defined by the Helmholtz free energy, that is, the curvature of the sum of internal energy and entropy.
  • the value of the bulk elastic modulus is calculated by approximating that the Helmholtz free energy and internal energy are equal. doing. However, even if the simulation is not performed assuming that the Helmholtz free energy is equal to the internal energy, it is considered that the magnitude relationship of the bulk modulus can obtain the same result as this time.
  • the value of oxygen diffusion coefficient at 300K corresponding to room temperature was calculated from the value of oxygen diffusion coefficient in each metal oxide at 4000K and 3000K.
  • Table 1 shows the simulation results calculated in this way.
  • the two metal oxides of tantalum-aluminum composite oxide and tantalum-hafnium composite oxide have smaller oxygen diffusion coefficients than tantalum oxide.
  • the bulk modulus is larger than that of tantalum oxide in the two metal oxides of tantalum-aluminum composite oxide and tantalum-hafnium composite oxide.
  • the bulk modulus means the reciprocal of the rate at which the volume changes when a constant pressure is applied, and it is generally said that a material having a large bulk modulus is resistant to strain or hard.
  • the above simulation results can be interpreted as follows. That is, in the tantalum-aluminum composite oxide and the tantalum-hafnium composite oxide, which have a large bulk modulus, the network of the composite oxide is firmly assembled, so that the phenomenon that oxygen atoms diffuse away from the network is tantalum. Less likely to occur than oxides.
  • tantalum-silicon composite oxides since silicon is the only semiconductor and silicon oxide is a covalent bond oxide, the bulk modulus is small and the diffusion coefficient The contribution to the decrease is small.
  • a general metal element forming an ionic bond oxide is used as the second metal element, and a metal oxide having a high melting point composed of the second metal element and oxygen is mixed with tantalum oxide. It is presumed that the bulk modulus of the composite oxide is increased by using the composite oxide as a composite oxide, and as a result, the oxygen diffusion coefficient is decreased.
  • the second metal element constituting the composite oxide in the present embodiment is a metal whose oxide has a melting point higher than that of tantalum oxide, Zn (zinc), Ti (titanium), and Ga. It is considered possible to select from the group consisting of (gallium), Ni (nickel), Al, Y (yttrium), Zr (zirconium), Mg (magnesium), and Hf.
  • the above-mentioned phenomenon of the oxygen diffusion coefficient lowering may be further related to other factors that have not been studied this time, it is not always necessary for all the metallic elements whose oxides have a higher melting point than tantalum oxide. However, the bulk modulus does not always increase. Further, the oxygen diffusion coefficient does not always become smaller automatically in a composite metal oxide having a bulk modulus higher than that of tantalum oxide.
  • FIG. 7A shows the element composition dependence of the resistance change voltage of the resistance change element in which the second resistance change layer of the resistance change element is made of tantalum-aluminum composite oxide or tantalum-hafnium composite oxide.
  • the resistance change voltage means a voltage at which resistance change occurs when applied to the resistance change element.
  • the element composition ratio on the horizontal axis represents the composition ratio of the second metal element contained in the composite oxide forming the second variable resistance layer to the sum of the first metal element and the second metal element.
  • the first metal element is Ta and the second metal element is Al or Hf.
  • a composition ratio of 0 represents an oxide containing only Ta and containing no Al or Hf.
  • the resistance change voltage is increased by adding Al or Hf to the tantalum oxide.
  • the resistance change phenomenon in the resistance change element is equivalent to changing the amount of oxygen defects 9 in the filament 3e by moving oxygen ions by electric energy, so that the resistance change layer 3 having a small oxygen diffusion coefficient is used. It is considered necessary to apply a larger voltage.
  • the composition of the second metal element contained in the composite oxide with respect to the sum of the first metal element and the second metal element may be, for example, 10% or more and 50% or less.
  • variable resistance element group in which tantalum oxide, tantalum-aluminum composite oxide, or tantalum-hafnium composite oxide was used as the second variable resistance layer of the variable resistance element in the present embodiment was used.
  • the data retention characteristics were evaluated.
  • the resistance change operation conditions performed in this example will be specifically shown.
  • a normal resistance change operation as the write voltage pulse, a negative pulse voltage was set so that the current flowing through the resistance change element when the pulse was applied was 150 ⁇ A, and the pulse application time was 100 ns.
  • the erase voltage pulse had a pulse voltage set to +1.8 V and a pulse application time of 100 ns.
  • the normal resistance changing operation was repeated 1000 times under the above conditions.
  • the resistance value of the variable resistance element used in this example has such a characteristic that it hardly deteriorates for more than 10 years at a temperature of about room temperature. Therefore, the nonvolatile memory element was held in a thermostatic chamber at 210° C. to accelerate the deterioration, and the holding characteristics were evaluated. The resistance value was measured at room temperature after taking out the nonvolatile memory element from the constant temperature bath.
  • FIG. 7B is a resistance change element group of a comparative example in which the second resistance change layer of the resistance change element is made of tantalum oxide, and a resistance change of an example made of tantalum-aluminum composite oxide and tantalum-hafnium composite oxide.
  • the relative deterioration amount of the holding characteristic in the element group is shown.
  • the decrease rate of the read current due to the increase of the resistance value in the low resistance state is shown as the decrease rate of the resistance change element group of the comparative example.
  • variable resistance element group in which the second variable resistance layer is made of tantalum-aluminum composite oxide and tantalum-hafnium composite oxide the variable resistance element in which the second variable resistance layer is made of tantalum oxide is used.
  • the amount of relative deterioration (reduction rate of read current) is smaller than that of the group. That is, it can be seen that the rate of increase of the resistance value in the low resistance state is suppressed and the holding characteristic is improved.
  • the second embodiment is a 1-transistor/1 non-volatile memory unit type (1T1R type) non-volatile memory device configured using the resistance change element described in the first embodiment.
  • the configuration and operation of this nonvolatile memory device will be described below.
  • FIG. 8 is a block diagram showing an example of the configuration of the nonvolatile storage device according to the second embodiment.
  • the 1T1R non-volatile storage device 100 includes a memory body 101 on a semiconductor substrate.
  • the memory body 101 includes a memory cell array 102 including a resistance change element and an access transistor, and a voltage application circuit.
  • the access transistor is an example of a current control element.
  • the nonvolatile memory device 100 further includes a VCP (cell plate) power supply 108, an address input circuit 109, and a control circuit 110.
  • the address input circuit 109 receives an address signal input from the outside.
  • the control circuit 110 controls the operation of the memory body 101 based on a control signal input from the outside.
  • the memory cell array 102 includes a plurality of word lines WL0, WL1, WL2,... And bit lines BL0, BL1, BL2,.
  • a plurality of memory cells M111, M112, M113, M121, M122, M123, M131, M132, M133 (hereinafter referred to as “memory cells M111, M112,... ”) provided in a one-to-one relationship with T11, T12,. I have it.
  • the memory cells M111, M112,... Correspond to the resistance change element 20 of the first embodiment.
  • the drains of the access transistors T11, T12, T13,... are on the bit line BL0, the drains of the access transistors T21, T22, T23,... are on the bit line BL1, and the drains of the access transistors T31, T32, T33,. , Each connected.
  • access transistors T11, T21, T31,... are on word line WL0
  • the gates of access transistors T12, T22, T32,... are on word line WL1
  • the gates of access transistors T13, T23, T33,. Each is connected to WL2.
  • the sources of the access transistors T11, T12,... are connected to the memory cells M111, M112,.
  • the memory cells M111, M121, M131,... are connected to the plate line PL0, the memory cells M112, M122, M132,... Are connected to the plate line PL1, and the memory cells M113, M123, M133,. ing.
  • the address input circuit 109 receives an address signal from an external circuit (not shown) and outputs a row address signal to the row selection circuit/driver 103 based on this address signal. At the same time, the column address signal is output to the column selection circuit 104.
  • the address signal is a signal indicating an address of a specific memory cell selected from the plurality of memory cells M111, M112,....
  • the row address signal is a signal indicating a row address among the addresses indicated by the address signal
  • the column address signal is a signal indicating a column address among the addresses indicated by the address signal.
  • control circuit 110 writes a write signal instructing to apply the first initial voltage pulse and the second initial voltage pulse to the memory cells M111, M112,... In that order in the initial process. Output to.
  • the write circuit 105 outputs a signal instructing to apply the first initial voltage pulse and the second initial voltage pulse to all the bit lines BL0, BL1, BL2,.... Output to the selection circuit 104.
  • the column selection circuit 104 when receiving this signal, applies the first initial voltage pulse and the second initial voltage pulse to all the bit lines BL0, BL1, BL2,.... At this time, the row selection circuit/driver 103 applies a predetermined voltage to all the word lines WL0, WL1, WL2,....
  • the initial process is completed through the above operations.
  • control circuit 110 After that, the control circuit 110 outputs to the writing circuit 105 a writing signal instructing the application of the writing voltage pulse or the erasing voltage pulse according to the input data Din input to the data input/output circuit 107 in the data writing process. .. On the other hand, the control circuit 110 outputs a read signal instructing the application of the read voltage pulse to the column selection circuit 104 in the data read process.
  • the row selection circuit/driver 103 receives the row address signal output from the address input circuit 109, selects one of the plurality of word lines WL0, WL1, WL2,... In response to the row address signal, A predetermined voltage is applied to the selected word line.
  • the column selection circuit 104 receives the column address signal output from the address input circuit 109 and selects any one of the plurality of bit lines BL0, BL1, BL2,... In response to the column address signal, A write voltage pulse, an erase voltage pulse, or a read voltage pulse is applied to the selected bit line.
  • the write circuit 105 When receiving the write signal output from the control circuit 110, the write circuit 105 outputs a signal instructing the column selection circuit 104 to apply a write voltage pulse or an erase voltage pulse to the selected bit line. ..
  • the sense amplifier 106 determines the stored data by detecting the amount of current flowing through the selected bit line to be read during the data reading process.
  • the resistance states of the memory cells M111, M112,... are set to two states of high and low, and these states are associated with respective data. Therefore, the sense amplifier 106 determines which state the resistance state of the resistance change layer of the selected memory cell is, and accordingly determines which of the binary data is stored. To do.
  • the output data DO obtained as a result is output to an external circuit via the data input/output circuit 107.
  • the nonvolatile memory device 100 since the memory cells M111, M112,... Corresponding to the resistance change element 20 of the first embodiment are used, information can be stably stored for a long period of time.
  • the third embodiment is a cross-point type nonvolatile memory device configured by using the resistance change element described in the first embodiment. The configuration and operation of this nonvolatile memory device will be described below.
  • FIG. 9 is a block diagram showing an example of the configuration of the nonvolatile storage device according to the third embodiment.
  • the nonvolatile memory device 200 includes a memory body 201 on a semiconductor substrate.
  • the memory body 201 includes a memory cell array 202, a row selection circuit/driver 203, a column selection circuit/driver 204, a writing circuit 205, a sense amplifier 206, and a data input/output circuit 207.
  • the write circuit 205 controls the application of voltage to the memory cell in the initial process and the data writing process and the data reading process.
  • the sense amplifier 206 detects the amount of current flowing through the selected bit line and determines which of the binary data is stored.
  • the data input/output circuit 207 performs input/output processing of input/output data via the terminal DQ.
  • the non-volatile storage device 200 further includes an address input circuit 208 and a control circuit 209.
  • the address input circuit 208 receives an address signal input from the outside.
  • the control circuit 209 controls the operation of the memory body 201 based on a control signal input from the outside.
  • the memory array 202 has a plurality of word lines WL0, WL1, WL2,... Formed in parallel with each other on a semiconductor substrate, and above the word lines WL0, WL1, WL2,.
  • each of the memory cells M211, M212,... Is a current corresponding to an element corresponding to the resistance change element 20 of the first embodiment and an MIM (Metal-Insulator-Metal) diode or an MSM (Metal-Semiconductor-Metal) diode.
  • a control element is connected and configured.
  • the address input circuit 208 receives an address signal from an external circuit (not shown) and outputs a row address signal to the row selection circuit/driver 203 based on this address signal.
  • the column address signal is output to the column selection circuit/driver 204.
  • the address signal is a signal indicating an address of a specific memory cell selected from the plurality of memory cells M211, M212,....
  • the row address signal is a signal indicating a row address among the addresses indicated by the address signal
  • the column address signal is also a signal indicating a column address.
  • control circuit 209 in the initial process, writes a write signal instructing to apply the first initial voltage pulse and the second initial voltage pulse to each memory cell M211, M212,... In this order. Output to.
  • the write circuit 205 When receiving the write signal, the write circuit 205 outputs a signal instructing to apply a predetermined voltage to all the word lines WL0, WL1, WL2,... To the row selection circuit/driver 203.
  • a signal instructing to apply the first initial voltage pulse and the second initial voltage pulse to all the bit lines BL0, BL1, BL2,... Is output to the column selection circuit/driver 204.
  • the initial process is completed through the above operations.
  • control circuit 209 outputs a write signal instructing the application of the write voltage pulse or the erase voltage pulse to the write circuit 205 according to the input data Din input to the data input/output circuit 207 in the data write process.
  • control circuit 209 outputs a read signal instructing the application of the read voltage pulse to the column selection circuit/driver 204 in the data read process.
  • the row selection circuit/driver 203 receives the row address signal output from the address input circuit 208, selects one of the plurality of word lines WL0, WL1, WL2,... In response to the row address signal, A predetermined voltage is applied to the selected word line.
  • the column selection circuit/driver 204 receives the column address signal output from the address input circuit 208, and selects any one of the plurality of bit lines BL0, BL1, BL2,... In response to the column address signal. Then, a write voltage pulse, an erase voltage pulse or a read voltage pulse is applied to the selected bit line.
  • the write circuit 205 When the write circuit 205 receives the write signal output from the control circuit 209, the write circuit 205 outputs a signal instructing the row selection circuit/driver 203 to apply a voltage to the selected word line, and at the same time, selects the column selection circuit/driver 203.
  • the driver 204 outputs a signal instructing application of a write voltage pulse or an erase voltage pulse to the selected bit line.
  • Sense amplifier 206 detects the amount of current flowing through the selected bit line to be read in the data reading process, and determines the stored data.
  • the resistance states of the memory cells M211, M212,... are set to two states, high and low, and these states are associated with respective data. Therefore, the sense amplifier 206 determines in which state the resistance state of the resistance change layer of the selected memory cell is, and determines which of the binary data is stored accordingly. To do.
  • the output data DO obtained as a result is output to an external circuit via the data input/output circuit 207.
  • the non-volatile storage device 200 since the memory cells M211, M212, etc. including the elements corresponding to the resistance change element 20 of the first embodiment are used, it is possible to store information stably for a long period of time.
  • nonvolatile memory device having a multilayer structure by stacking the memory arrays in the nonvolatile memory device according to the present embodiment shown in FIG. 9 three-dimensionally.
  • multi-layered memory array configured in this way, it becomes possible to realize an ultra-high capacity nonvolatile memory device.
  • variable resistance nonvolatile memory element provides the first electrode, the second electrode, and the first electrode and the second electrode that are interposed between the two electrodes.
  • a variable resistance nonvolatile memory element having a variable resistance layer whose resistance value reversibly changes based on an electric signal generated by the variable resistance layer, wherein the variable resistance layer is oxygen-deficient composed of a first metal element and oxygen.
  • a first variable resistance layer formed of a first metal oxide of a type, a second metal element different from the first metal element and the first metal element, and oxygen, and the first metal oxide is A second resistance change layer composed of oxygen-deficient composite oxides having different oxygen deficiencies, wherein the oxygen deficiency of the composite oxide is smaller than the oxygen deficiency of the first metal oxide,
  • the oxygen diffusion coefficient of the composite oxide at room temperature is smaller than the oxygen diffusion coefficient of the second metal oxide composed of the first metal element and oxygen and having an oxygen deficiency equal to the oxygen deficiency of the composite oxide at room temperature. ..
  • the bulk modulus of elasticity of the composite oxide may be higher than the bulk modulus of elasticity of the second metal oxide.
  • the melting point of the oxide of the second metal element in the stoichiometric composition is higher than the melting point of the oxide of the first metal element in the stoichiometric composition. May be higher.
  • the second metal element forms an ionic bond oxide.
  • the resistivity of the composite oxide may be higher than the resistivity of the first metal oxide.
  • the first metal element may be a transition metal or Al.
  • the first metal element may be tantalum.
  • the second metal element may be any one of Zn, Ti, Ga, Ni, Al, Y, Zr, Mg and Hf.
  • the second metal element may be Al or Hf.
  • the composition ratio of the second metal element in the composite oxide to the sum of the first metal element and the second metal element is 10% or more and 50% or more. It may be the following.
  • both the first variable resistance layer and the second variable resistance layer may be in an amorphous state.
  • the second variable resistance layer is arranged so as to be interposed between the second electrode and the first variable resistance layer, and the second electrode is May consist of precious metals.
  • the second variable resistance layer is arranged so as to be interposed between the second electrode and the first variable resistance layer, and the second electrode is It may consist of a transition metal nitride.
  • the reversible change in the resistance value based on the electric signal applied between the first electrode and the second electrode causes the movement of oxygen ions. It is due to it.
  • variable resistance layer may have a local region having a large oxygen deficiency in the second variable resistance layer.
  • variable resistance nonvolatile memory element may further include a current control element electrically connected to the first electrode or the second electrode.
  • the current control element may be a transistor or a diode.
  • a resistance change type nonvolatile memory device is a resistance change type nonvolatile memory device including a memory cell array formed on a substrate and a voltage application circuit, wherein the memory cell array includes: A plurality of resistance change type nonvolatile memory elements described in (1) are arranged in a matrix, and the voltage application circuit writes and erases data to and reads data from a predetermined resistance change type nonvolatile memory element. To do.
  • each of the resistance change type nonvolatile memory elements further includes a current control element electrically connected to the first electrode or the second electrode.
  • the current control element may be a transistor.
  • each of the resistance change type nonvolatile memory elements further includes a current control element electrically connected to the first electrode or the second electrode.
  • the current control element may be a diode.
  • variable resistance nonvolatile memory element and the variable resistance nonvolatile memory device using the same can stably store information for a long period of time, and particularly, a data server or a personal information record. It is useful as a resistance change type nonvolatile memory element used in various electronic devices such as media and a resistance change type nonvolatile memory device using the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

抵抗変化型不揮発性記憶素子（２０）は、第１電極（２）と、第２電極（４）と、第１電極（２）と第２電極（４）との間に介在して両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層（３）とを備える。抵抗変化層（３）は、第１金属元素と酸素とからなる酸素不足型の第１金属酸化物で構成された第１抵抗変化層（３ｃ）と、第１金属元素と第１金属元素とは異なる第２金属元素と酸素とからなり、第１金属酸化物とは酸素不足度の異なる酸素不足型の複合酸化物で構成された第２抵抗変化層（３ｄ）とを有する。複合酸化物の酸素不足度は、第１金属酸化物の酸素不足度よりも小さく、複合酸化物の室温における酸素拡散係数は、第１金属元素と酸素とからなり酸素不足度が複合酸化物の酸素不足度と等しい第２金属酸化物の室温における酸素拡散係数よりも小さい。

Description

抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置
　本開示は、与えられる電気的信号に応じてその抵抗値が変化する抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置に関する。
　近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。
　更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう（例えば、特許文献１参照）。
　このような抵抗変化素子として動作する従来技術として、例えば、Ｐｒ（１－ｘ）ＣａｘＭｎＯ３［ＰＣＭＯ］、ＬａＳｒＭｎＯ３［ＬＳＭＯ］、ＧｄＢａＣｏｘＯｙ［ＧＢＣＯ］などのペロブスカイト材料や、ＮｉＯ（酸化ニッケル）、Ｖ２Ｏ（酸化バナジウム）、ＺｎＯ（酸化亜鉛）、Ｎｂ２Ｏ５（酸化ニオブ）、ＴｉＯ２（酸化チタン）、ＷＯ３（酸化タングステン）、またはＣｏＯ（酸化コバルト）などの遷移金属酸化物を用いた不揮発性抵抗変化素子が提案されている。この技術は、酸化物材料に、継続時間の短い波状の電圧である電圧パルスを印加してその抵抗値を増大または減少させ、変化する抵抗値にデータを対応させることによってデータを記憶させるというものである（例えば、特許文献２参照）。
特開２００４－３６３６０４号公報 米国特許第６２０４１３９号明細書
　今後ますます不揮発性メモリの大容量化が進んでいくと考えられ、それに伴って不揮発性記憶素子の動作電力あるいは動作電流の低減が求められる。しかしながら、抵抗変化素子を含む不揮発性記憶素子は、一般的に動作電流の低下に伴いデータ保持特性が悪化することが知られている。ここで、データ保持特性とは、不揮発性メモリ素子に記録させた情報が、その後電源を遮断された状態のままどれだけ長期に渡って安定に情報を記録することが可能かを表す特性であり、「不揮発性」を意味する特性であることから不揮発性メモリにおける最も重要な特性の１つである。
　本開示はかかる事情に鑑みてなされたものであり、その主たる目的は、長期にわたって安定に情報を記憶する抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置を提供することにある。
　上記の課題を解決するために、本開示に係る抵抗変化型不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在して両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備えた抵抗変化型不揮発性記憶素子であって、前記抵抗変化層は、第１金属元素と酸素とからなる酸素不足型の第１金属酸化物で構成された第１抵抗変化層と、前記第１金属元素と前記第１金属元素とは異なる第２金属元素と酸素とからなり、前記第１金属酸化物とは酸素不足度の異なる酸素不足型の複合酸化物で構成された第２抵抗変化層とを有し、前記複合酸化物の酸素不足度は、前記第１金属酸化物の酸素不足度よりも小さく、前記複合酸化物の室温における酸素拡散係数は、前記第１金属元素と酸素とからなり酸素不足度が前記複合酸化物の酸素不足度と等しい第２金属酸化物の室温における酸素拡散係数よりも小さい。
　また、本開示に係る抵抗変化型不揮発性記憶装置は、基板上に形成されたメモリセルアレイと電圧印加回路とを備えた抵抗変化型不揮発性記憶装置であって、前記メモリセルアレイには、前記抵抗変化型不揮発性記憶素子が行列上に複数個配置されており、前記電圧印加回路は、所定の前記抵抗変化型不揮発性記憶素子に対してデータの書き込みと消去およびデータの読み出しを行なう。
　本発明の抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置によれば、長期にわたって安定に情報を記憶することが可能になる。
図１Ａは、従来技術に係る抵抗変化素子の構成の一例を示す模式図である。 図１Ｂは、実施形態１に係る抵抗変化素子の構成の一例を示す模式図である。 図２の（ａ）～（ｅ）は、実施形態１に係る抵抗変化素子の製造方法の一例を示す工程断面図である。 図３は、実施形態１に係る抵抗変化素子を動作させる回路の構成の一例を示す模式図である。 図４は、実施形態１に係る抵抗変化層の抵抗値の変化を示す模式図である。 図５は、実施形態１に係る抵抗変化素子を動作させる回路の構成の一例を示す模式図である。 図６Ａは、従来技術に係る抵抗変化素子の低抵抗状態における断面模式図である。 図６Ｂは、従来技術に係る抵抗変化素子の高抵抗状態における断面模式図である。 図６Ｃは、実施形態１に係る抵抗変化素子の低抵抗状態における断面模式図である。 図６Ｄは、実施形態１に係る抵抗変化素子の高抵抗状態における断面模式図である。 図７Ａは、実施形態１に係る抵抗変化電圧評価の結果を示す図である。 図７Ｂは、実施形態１に係るデータ保持特性評価の結果を示す図である。 図８は、実施形態２に係る不揮発性記憶装置の構成の一例を示すブロック図である。 図９は、実施形態３に係る不揮発性記憶装置の構成の一例を示すブロック図である。
　以下、本発明に係る実施形態について図面を参照しながら説明する。なお、以下で説明する実施形態はいずれも実施の一具体例を示すものである。したがって、以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは一例であり、本発明を限定する主旨ではない。本発明は請求の範囲だけによって限定される。
　以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが採用し得る形態を構成するものとして説明される。
　本発明者は、抵抗変化型不揮発性記憶素子のデータ保持寿命を向上すべく鋭意検討を行った結果、従来と比べてデータ保持特性が向上した抵抗変化型不揮発性記憶素子を得た。以下では簡潔のため、抵抗変化型不揮発性記憶素子を、短く、抵抗変化素子と言う。
　当該抵抗変化素子は、第１電極と、第２電極と、第１電極と第２電極との間に介在され、両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する、金属酸化物からなる抵抗変化層を有する。当該抵抗変化層は第１抵抗変化層と第２抵抗変化層との積層構造で構成され、第２抵抗変化層は第１抵抗変化層を構成する第１金属元素と酸素とに加えて第２金属元素を含むように構成される。第２金属元素として第２抵抗変化層における酸素拡散係数の低減に寄与する材料を用いることで、従来と比べてデータ保持特性が向上した抵抗変化素子が得られる。
　当該抵抗変化素子の詳細は、以下において、実施形態とともに適宜説明される。
　（実施形態１）
　（抵抗変化素子の構造）
　まず、従来技術における抵抗変化素子の構造と比較しながら、実施形態１の抵抗変化素子の構造の一例について説明する。
　図１Ａは、従来技術に係る抵抗変化素子の構造の一例を示す模式図である。
　図１Ｂは、実施形態１に係る抵抗変化素子の構成の一例を示す模式図である。
　図１Ａ、図１Ｂに示すように、従来技術に係る抵抗変化素子１０および本実施形態に係る抵抗変化素子２０はいずれも、基板１と、基板１の上に形成された第１電極２と、第１電極２の上に形成された抵抗変化層３と、抵抗変化層３の上に形成された第２電極４とを備えている。ここで、第１電極２および第２電極４は、抵抗変化層３と電気的に接続されている。
　なお、第１電極２は第２電極４と異なるサイズでも同等のサイズでもよく、また、第１電極２、第２電極４および抵抗変化層３の配置は上下逆に配置してもよいし横向けに配置してもよい。
　基板１は、例えばトランジスタ等の回路素子が形成されたシリコン基板により構成される。また、第１電極２および第２電極４は、例えば、Ａｕ（金）、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｃｕ（銅）、Ｗ（タングステン）、ＴａＮ（窒化タンタル）、およびＴｉＮ（窒化チタン）のうちの１つまたは複数の材料を用いて構成される。
　抵抗変化素子１０では、抵抗変化層３は金属酸化物で構成されている。抵抗変化素子１０における抵抗変化層３は、一例として、第１抵抗変化層としての第１タンタル酸化物層３ａと第２抵抗変化層としての第２タンタル酸化物層３ｂとが積層された構造を有する。第２タンタル酸化物層３ｂの酸素含有率は、第１タンタル酸化物層３ａの酸素含有率よりも高くなっている。
　ここで、「酸素含有率」とは、金属酸化物を構成する総原子数に対する含有酸素原子数の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は酸素含有率が０より大きく、７１．４ａｔｍ％より小さいことになる。
　例えば、第１の金属酸化物層を構成する金属と第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さいことになる。
　また、「酸素不足度」とは、金属酸化物においてその化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。なお、金属酸化物において異なる複数の化学量論的組成の酸化物が存在する場合は、そのなかで抵抗値が最も高い酸化物の組成を化学量論的組成と定義する。
　したがって、上述の定義による化学量論的組成の金属酸化物は他の組成の金属酸化物と比べてより安定であり、かつより高い抵抗値を有していることになる。
　例えば、金属がＴａ（タンタル）の場合、化学量論的組成の酸化物はＴａ２Ｏ５であるのでＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。一方、酸素過剰の金属酸化物は酸素不足度が負の値となる。なお、本明細書中では特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
　酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗率が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗率が低い。
　「酸素不足型の金属酸化物」とは、化学量論的な組成を有する金属酸化物と比較して、酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない金属酸化物を意味する。
　「化学量論的組成を有する金属酸化物」とは、酸素不足度が０％の金属酸化物を指す。例えば、タンタル酸化物の場合には絶縁体であるＴａ２Ｏ５を指す。
　これに対し、酸素不足型の金属酸化物は導電性を有する。
　一方、抵抗変化素子２０において、抵抗変化層３は、第１抵抗変化層としてのタンタル酸化物層３ｃと、第２抵抗変化層としての複合酸化物層３ｄとが積層されて構成されている。タンタル酸化物層３ｃは、ＴａとＯ（酸素）とからなる酸素不足型のタンタル酸化物で構成され、複合酸化物層３ｄは、ＴａおよびＴａと異なる追加金属元素とＯとからなる酸素不足型の酸化物で構成されている。複合酸化物層３ｄの酸素不足度はタンタル酸化物層３ｃの酸素不足度よりも小さくなっている。
　ここで、Ｔａは第１金属元素の一例であり、タンタル酸化物層３ｃを構成するタンタル酸化物は第１金属酸化物の一例である。また、追加金属元素は第２金属元素の一例であり、複合酸化物層３ｄを構成するＴａおよび追加金属元素の酸化物は複合酸化物の一例である。
　なお、複合酸化物においては、追加金属元素の種類によって酸化物の化学量論的組成が異なるため、酸素含有率よりも酸素不足度のほうが酸化物中の酸素欠陥量の大小をより普遍的に表現できる。よって、本願明細書においても、特に複合酸化物の酸素欠陥量の大小を検討する際には、酸素不足度で記載することとする。
　抵抗変化素子１０では、第１タンタル酸化物層３ａを構成するタンタル酸化物の組成をＴａＯｘとした場合に、０＜ｘ＜２．５であり、且つ、第２タンタル酸化物層３ｂを構成するタンタル酸化物の組成をＴａＯｙとした場合に、ｘ＜ｙであればよい。特に、０．８≦ｘ≦１．９であり、且つ、２．１≦ｙ≦２．５とした場合には、抵抗変化層３の抵抗値を安定して高速に変化させることができる。
　これを、酸素不足度で言い換えると、第１タンタル酸化物層３ａを構成するタンタル酸化物の酸素不足度をｐ、第２タンタル酸化物層３ｂを構成するタンタル酸化物の酸素不足度をｑとした場合に、０％＜ｐ＜１００％であり、かつｐ＞ｑであればよい。特に、２４％≦ｐ≦６８％であり、かつ、０≦ｑ≦１６％とした場合には、抵抗変化層３の抵抗値を安定して高速に変化させることができることを意味する。
　抵抗変化素子２０についても同様に、タンタル酸化物層３ｃを構成するタンタル酸化物の酸素不足度をｒ、複合酸化物層３ｄを構成する複合酸化物の酸素不足度をｓとした場合に、０％＜ｒ＜１００％であり、かつｒ＞ｓであればよい。特に、２４％≦ｒ≦６８％、かつ、０≦ｓ≦１６％の範囲内にあるとしてもよい。
　複合酸化物の酸素不足度と組成とは、次のように対応付けられる。例えば、複合酸化物層３ｄがＴａと追加金属元素であるＡｌ（アルミニウム）とＯとからなる複合酸化物であり、かつＴａとＡｌの元素組成比が１：１である場合を考える。この場合、化学量論的組成を有するタンタル酸化物およびアルミニウム酸化物の組成はそれぞれＴａ２Ｏ５およびＡｌ２Ｏ３であることから、複合酸化物の組成は、ｓ＝０％、つまり化学量論的組成のときにはＴａＡｌＯ４となり、ｓ＝１０％のときにはＴａＡｌＯ３．６となる。
　抵抗変化層３の厚みは、１μｍ以下であれば抵抗値の変化が認められるが、４０ｎｍ以下であってもよい。４０ｎｍ以下の膜厚では、パターニングプロセスとしてフォトリソグラフィおよびエッチングを使用する場合に、加工し易く、しかも抵抗変化層３の抵抗値を変化させるために必要となる電圧パルスの電圧値を低くすることができる。他方、電圧パルス印加時のブレイクダウン、つまり絶縁破壊をより確実に回避するという観点からは、抵抗変化層３の厚みは少なくとも５ｎｍ以上あるとしてもよい。
　また、複合酸化物層３ｄの厚みについては、初期抵抗値が高くなりすぎる可能性を低減し、かつ、安定した抵抗変化を得るという観点から、１ｎｍ以上８ｎｍ以下程度としてもよい。
　再び図１Ｂを参照して、抵抗変化素子２０を動作させる場合には、第１電極２および第２電極４を、端子７、８を介して、電源５の異なる端子にそれぞれ電気的に接続する。ここで、抵抗変化素子２０は保護抵抗６を介して電源５と電気的に接続されていてもよい。
　電源５は、抵抗変化素子２０を駆動するための電気的パルス印加装置として、所定の極性、電圧および時間幅の電気的パルスである電圧パルスを抵抗変化素子２０に印加することができるように構成されている。電圧パルスは第１端子７および第２端子８間に印加される。
　なお、保護抵抗６は過電流による抵抗変化素子の破壊を防止するためのものであり、本実施形態では、その抵抗値は例えば４．５ｋΩとすればよい。
　なお、以下の説明では、抵抗変化素子２０の両電極間に印加される電圧パルスの電圧は、第１端子７を基準にした第２端子８の電位で特定されるものとする。また、第２端子８に正の電圧を印加したときの電流の極性を正と定義する。
　（抵抗変化素子の製造方法）
　次に、図２に示す抵抗変化素子２０の製造方法の一例について説明する。ここでは、複合酸化物層３ｄがＴａとＡｌとＯとからなる複合酸化物である場合について記述する。
　まず、図２の（ａ）に示すように、例えばスパッタリング法により、基板１上に窒化タンタルからなる厚さ２０ｎｍの第１電極２を形成する。
　次に、図２の（ｂ）に示すように、例えば金属タンタルターゲットをアルゴンガスおよび酸素ガス中でスパッタリングするいわゆる反応性スパッタリング法によって、第１電極２の上にタンタル酸化物層３ｃを形成する。ここで、タンタル酸化物層３ｃにおける酸素不足度は、アルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。また、基板温度は特に加熱することなく室温とすることができる。
　次に、図２の（ｃ）に示すように、高濃度の酸素含有率を有するタンタル酸化物（例えばＴａ２Ｏ５）ターゲットおよび高濃度の酸素含有率を有するアルミニウム酸化物（例えばＡｌ２Ｏ３）ターゲットを用いて、より酸素不足度の小さい複合酸化物層３ｄを、例えばスパッタリング法で形成する。これにより、先に形成されたタンタル酸化物層３ｃの表面に、当該タンタル酸化物層３ｃよりも酸素不足度の小さい複合酸化物層３ｄが形成される。
　このように、抵抗変化層３は、タンタル酸化物ターゲットとアルミニウム酸化物ターゲットを用いて同時放電でのスパッタリング法で形成されるが、この例には限られない。抵抗変化層３は、タンタル酸化物ターゲットとアルミニウム酸化物ターゲットを用いて交互放電による交互積層でのスパッタリング法でも形成することができる。また、金属タンタルターゲットと金属アルミニウムターゲットを用いて酸素ガス雰囲気下での反応性スパッタリング法でも形成することができる。
　ここで、酸素不足型のタンタル酸化物層３ｃおよび複合酸化物層３ｄが第１抵抗変化層および第２抵抗変化層にそれぞれ相当し、このようにして形成された酸素不足型のタンタル酸化物層３ｃおよび複合酸化物層３ｄによって抵抗変化層３が構成される。なお、本実施形態では酸素不足型のタンタル酸化物層３ｃおよび複合酸化物層３ｄはアモルファス状態のものを用いたが、酸素不足型のタンタル酸化物層３ｃおよび複合酸化物層３ｄのうちのどちらか一方もしくは両方が結晶状態であってもよい。
　次に、図２の（ｄ）に示すように、図２の（ｃ）で形成された抵抗変化層３の上に、例えばスパッタリング法によりＩｒからなる厚さ５ｎｍの第２電極４を形成することで、抵抗変化素子２０を構成する積層構造が得られる。本実施形態においてはＩｒを第２電極４として用いたが、他に第２電極としてＰｔ、Ｐｄ（パラジウム）、Ｒｕ（ルテニウム）などの貴金属を用いてもよいし、ＴｉＮ、ＴａＮなどの金属窒化物を用いてもよい。
　最後に、図２の（ｅ）に示すように、抵抗変化素子２０を形成するために、所望のマスクを用いて、第１電極２、酸素不足型のタンタル酸化物層３ｃ、複合酸化物層３ｄおよび第２電極４をパターニングする。これにより、酸素不足型のタンタル酸化物層３ｃ、複合酸化物層３ｄからなる積層構造の抵抗変化層３を第１電極２および第２電極４で挟持した抵抗変化素子２０が形成される。
　なお、抵抗変化素子２０を形成するにあたり、第１電極２、タンタル酸化物層３ｃ、複合酸化物層３ｄおよび第２電極４は、単一のマスクを用いて一括してパターニングされてもよく、層ごとに個別のマスクを用いてパターニングされてもかまわない。
　なお、第１電極２および第２電極４ならびに抵抗変化層３の大きさおよび形状は、フォトマスクおよびフォトリソグラフィによって調整することができる。
　本実施形態では、第２電極４および抵抗変化層３の大きさを０．１μｍ×０．１μｍ（面積０．０１μｍ２）とし、第１電極２と抵抗変化層３とが接する部分の大きさも０．１μｍ×０．１μｍ（面積０．０１μｍ２）とした。ただし、このような大きさおよび形状は一例であり、レイアウト設計によって適宜変更可能である。
　また、本実施形態では、一例として、酸素不足型のタンタル酸化物層３ｃの酸素不足度ｒを３８％とし、複合酸化物層３ｄの酸素不足度ｓを１％付近としている。さらに、抵抗変化層３の厚みを２４ｎｍとし、タンタル酸化物層３ｃの厚みを約２０ｎｍ、複合酸化物層３ｄの厚みを約４ｎｍとしている。
　なお、本実施形態においてはｒ＝３８％、ｓ＝１％としているが、ｒおよびｓの値はこの例には限られない。上記したように、例えば２４％≦ｒ≦６８％、０≦ｓ≦１６％の間で変化させても、本実施形態での抵抗変化特性と同様に安定した抵抗変化を実現できる。
　（抵抗変化素子の動作）
　次に、上述した製造方法により得られた抵抗変化素子２０の動作について、図１Ｂを参照しながら説明する。
　以下では、抵抗変化層３の抵抗値が所定の高い値（例えば、３００ｋΩ）にある場合を高抵抗状態といい、同じく所定の低い値（例えば、１２ｋΩ）にある場合を低抵抗状態という。
　また、図１Ｂに示す電源５を用いて負極性の電圧パルスである書き込み電圧パルスを第１端子７および第２端子８間に印加することにより、抵抗変化層３の抵抗値が減少し、抵抗変化層３が高抵抗状態から低抵抗状態へ変化する過程を書き込み過程と言う。
　また、正極性の電圧パルスである消去電圧パルスを第１端子７および第２端子８間に印加することにより、抵抗変化層３の抵抗値が増加し、抵抗変化層３が低抵抗状態から高抵抗状態へ変化する過程を消去過程と言う。
　なお、正極性の電圧パルスとは、第１端子７を基準にして第２端子８が正電圧となる電圧パルスであり、負極性の電圧パルスとは、第２端子８を基準にして第１端子７が正電圧となる電圧パルスである。
　このような書き込み過程および消去過程を繰り返すことにより、抵抗変化素子２０が不揮発性記憶素子として動作する。
　ここで、初期過程について説明する。本実施形態では、第１回目の上記書き込み過程の前に初期過程を実行する。初期過程とは、その後の書き込み過程および消去過程において安定した抵抗変化動作を実現するための準備過程である。
　一般に、製造直後の抵抗変化素子２０は通常の抵抗変化時の高抵抗状態よりさらに高い初期抵抗値を有しており、その状態で通常動作時の書き込み電圧パルスまたは消去電圧パルスを印加しても抵抗変化は起こらない。
　そこで、初期過程において、正極性の電圧パルスである第１の初期電圧パルス（高抵抗化ブレイク）および負極性の電圧パルスである第２の初期電圧パルス（低抵抗化ブレイク）の２種類の初期電圧パルスをこの順に第１端子７および第２端子８間に印加する。
　第１の初期電圧パルスが印加されたときに、抵抗変化層３の抵抗値は初期抵抗値から第１の抵抗値へ減少し、次に第２の初期電圧パルスが印加されたときに、抵抗変化層３の抵抗値は第１の抵抗値から第２の抵抗値へさらに減少する。
　以降は、通常動作時の書き込み電圧パルスまたは消去電圧パルスを印加することにより、抵抗変化素子２０は高抵抗状態と低抵抗状態との間で抵抗変化を繰り返すことになる。
　つまり、初期過程は、抵抗変化素子２０を製造した後にまだ電圧が印加されたことのない初期状態の抵抗変化素子２０に対して行なわれる過程である。
　なお、上記の初期過程では、正極性の第１の初期電圧パルスと負極性の第２の初期電圧パルスを用いたが、第１の初期電圧パルスまたは第２の初期電圧パルスのうちのどちらか一方の極性のみを用いて抵抗変化層３の抵抗値を初期抵抗値から通常動作時の抵抗値まで下げても構わない。
　上述した初期過程を経ることにより、フィラメントと呼ばれる周囲の酸素不足度よりも大きい酸素不足度を持つ局所領域が抵抗変化層３内に形成される。なお、後述する計算機シミュレーションによる拡散係数の算出においては、フィラメントの酸素不足度を、過去の分析結果に基づき２０％とした。
　初期過程後の通常の抵抗変化動作時においては、負極性の電圧パルスである書き込み電圧パルスが第１端子７および第２端子８間に印加されることにより抵抗状態が高抵抗状態から低抵抗状態に変化する。また、正極性の電圧パルスである消去電圧パルスが第１端子７および第２端子８間に印加されることにより抵抗状態が低抵抗状態から高抵抗状態に変化する。
　この際の抵抗変化動作のメカニズムとしては、フィラメント内の酸素不足度が、書き込み電圧パルスによって上昇し、また消去電圧パルスによって低下することによると考えられる。ここで、抵抗変化動作時における高抵抗状態および低抵抗状態のフィラメント内の酸素不足度をそれぞれＮＨＶＯ、ＮＬＶＯとすると、ＮＨＶＯ＜ＮＬＶＯの関係を満たす。
　なお、本実施形態では初期過程を経ることによりフィラメントを形成したが、必ずしも初期過程を経てフィラメントを形成する必要はない。例えば、抵抗変化素子形成時に酸素不足度が０％よりも十分に大きい複合酸化物層を設けることで、フィラメントを代用してもよい。
　図３は、抵抗変化素子２０を動作させる回路の構成の一例および当該抵抗変化素子２０にデータを書き込む場合における動作例を示す図である。
　図３に示すように、この回路は抵抗変化素子２０と第１端子７および第２端子８とを備えている。図１Ｂに示す抵抗変化素子２０の第２電極４が第２端子８に電気的に接続されており、第１電極２が第１端子７に電気的に接続されている。
　また、抵抗変化素子２０の第１電極２と第１端子７との間にはトランジスタ１３が設けられている。このトランジスタは抵抗変化素子２０を選択するスイッチング素子および保護抵抗の役割を担っている。このトランジスタ１３にゲート電圧Ｖｇが印加されることにより、抵抗変化素子２０にトランジスタ１３を介して所定の電圧パルスが供給される。
　図４は、抵抗変化素子２０に対する書き込み過程および消去過程における、抵抗変化層３の抵抗値の変化を示す模式図である。書き込み過程は、抵抗変化素子２０に論理値０を書き込む低抵抗化過程であり、消去過程は、抵抗変化素子２０に論理値１を書き込む高抵抗化過程である。なお、低抵抗化過程、および高抵抗化過程においては、図３に示すように、正極性の電圧パルス印加時は第１端子７を基準にして第２端子８に所定の正電圧パルスが供給され、負極性の電圧パルス印加時は第２端子８を基準にして第１端子７に所定の正電圧パルスが供給される。
　抵抗変化素子２０の抵抗変化層３が、ある時点で高抵抗状態にある場合、負極性の低抵抗化電圧パルス（第２電圧パルス：電圧値ＶＲＬ）が第２端子８に供給されると、抵抗変化層３の抵抗値が高抵抗値ＲＨから低抵抗値ＲＬへと変化する。他方、抵抗変化層３の抵抗値が低抵抗値ＲＬである場合、正極性の高抵抗化電圧パルス（第１電圧パルス：電圧値ＶＲＨ）が第２端子８に供給されると、抵抗変化層３の抵抗値は低抵抗値ＲＬから高抵抗値ＲＨへ変化する。
　図５は、抵抗変化素子２０を動作させる回路の構成の一例および当該抵抗変化素子２０に書き込まれたデータを読み出す場合における動作例を示す図である。
　図５に示すように、データの読み出しを行う場合には、第１端子７を基準に第２端子８に読み出し電圧が供給される。この読み出し電圧は、抵抗変化素子２０に供給されてもその抵抗を変化させない程度の値であり、第１電極２および接地点を基準に特定される。
　（酸素拡散係数の小さな材料の導入によるデータ保持特性改善のメカニズム）
　ここで、抵抗変化素子１０における第２のタンタル酸化物層３ｂに替えて、抵抗変化素子２０において酸素拡散係数の小さな複合酸化物層３ｄを用いることにより、データ保持特性がなぜ改善するかについて、推定されるメカニズムを説明する。ただし、上述のデータ保持特性の改善メカニズムについては確定的な結論を導出するまでには至っていないため、可能性を述べるにとどめる。
　はじめに、抵抗変化素子の高抵抗状態と低抵抗状態の違いについて説明する。図６Ａは低抵抗状態、図６Ｂは高抵抗状態における、抵抗変化素子１０の断面模式図を示している。
　抵抗変化素子１０においては、低抵抗状態および高抵抗状態とも初期状態の抵抗値よりも低いことから、いずれの抵抗状態においても、タンタル酸化物層３ｂ中に、上部電極４とタンタル酸化物層３ａをつなぐ、フィラメント３ｅが存在している状態であると考えられる。
　抵抗変化素子１０の抵抗値は、このフィラメント３ｅに存在する酸素欠陥９の量によって決まり、低抵抗状態の抵抗変化素子１０のフィラメント３ｅ内の酸素含有率ＮＬＯｘと高抵抗状態の抵抗変化素子のフィラメント３ｅ内の酸素含有率ＮＨＯｘは、ＮＬＯｘ＜ＮＨＯｘを満たしていると考えられる。このことは、抵抗変化素子２０においても同様に成り立つ。
　より微視的にフィラメント３ｅ内の酸素欠陥９と抵抗変化素子１０、２０の抵抗値の関係について説明する。フィラメント３ｅ内においては、酸素欠陥が連なった微小導通パスが存在し、低抵抗状態においては酸素欠陥９が十分に多いため、この微小導通パスが上部電極２からタンタル酸化物３ａまでつながった状態であると考えられる。一方、高抵抗状態においては、酸素欠陥９の量が少ないため、この微小導通パスが途中で切れている状態であると考えられる。
　以上のような抵抗変化のメカニズムに基づくと、抵抗変化後のデータ保持状態における低抵抗状態から高抵抗状態への変化は、フィラメント３ｅ内の微小導通パスのつながりが脆弱であるため、周囲の酸素が微小導通パスにまで拡散し、ある酸素欠陥９と結びつくことにより微小導通パスが途中で切れてしまうことに相当すると考えられる。
　これに対し、抵抗変化素子２０においては、フィラメント３ｅが存在する層として、図６Ｃに示すように、Ｔａと異なる追加金属元素１１をさらに含み、タンタル酸化物層３ｂと比べて酸素拡散係数の小さい複合酸化物層３ｄが用いられる。これにより、データ保持時における酸素拡散量が従来と比べて低減するので、周囲の酸素が微小導通パスにまで拡散して酸素欠陥９と結びつくことが抑制される。その結果、従来と比べて長期のデータ保持、特には低抵抗状態の保持が実現できているものと推定される。
　他方、抵抗変化後のデータ保持状態における高抵抗状態から低抵抗状態への変化は、フィラメント３ｅ内の微小導通パスは途中で切れているものの酸素欠陥の数は多い場合に、酸素の拡散により新たな酸素欠陥が生成し、既にある酸素欠陥と結びつくことにより、切れていた微小導通パスがつながってしまうことに相当すると考えられる。
　これに対し、抵抗変化素子２０においては、フィラメント３ｅが存在する層として、図６Ｄに示すように、Ｔａと異なる追加金属元素１１をさらに含み、タンタル酸化物層３ｂと比べて酸素拡散係数の小さい複合酸化物層３ｄが用いられる。これにより、データ保持時における酸素拡散量が従来と比べて低減するので、高抵抗状態におけるフィラメント３ｅ内での酸素拡散により微小導電パスのつながりが生成されることが抑制される。その結果、従来よりも長期のデータ保持、特には高抵抗状態の保持が実現できているものと推定される。
　以上、本実施形態では、タンタル酸化物を第１抵抗変化層に用いかつタンタル酸化物にＴａと異なる追加金属元素を加えた複合酸化物を第２抵抗変化層に用いた抵抗変化素子２０の例を説明したが、この例には限られない。Ｔａ以外の金属の酸化物を第１抵抗変化層に用いかつ当該Ｔａ以外の金属の酸化物に追加金属元素を加えた複合酸化物を第２抵抗変化層に用いた抵抗変化素子においても、酸素拡散係数の大小の関係を満たしていれば、同様の説明が適用される。
　（複合酸化物の実施例）
　本実施形態の第２抵抗変化層に用いる複合酸化物について、好適な追加金属元素を検討したので以下に説明する。
　本実施例では、計算機シミュレーションを用いて複合酸化物として好適な材料を検討した。具体的に、Ｔａと異なる追加金属元素であって、タンタル酸化物に加えて複合酸化物を構成したとき、複合酸化物中の酸素拡散係数が、タンタル酸化物に比べて小さくなるような追加金属元素を抽出した。以下の説明では、タンタルを第１金属元素と言い、追加金属元素を第２金属元素と言う。
　なお、後述する計算機シミュレーションによる拡散係数の算出においては、抵抗変化素子２０の動作の初期過程によって複合酸化物層３ｄ中に生じる酸素不足度の大きい局所領域であるフィラメントについて、過去の分析結果にもとづき酸素不足度を２０％として計算を実施した。
　まず、複合酸化物の酸素拡散係数を以下のようにして算出した。
　Ｔａを第１金属元素とし、Ａｌ、Ｈｆ（ハフニウム）、Ｖ（バナジウム）、およびＳｉ（シリコン）の中から選ばれる金属元素を第２金属元素として、シミュレーションを実施する金属酸化物および複合酸化物を設定した。具体的には、第２金属元素を含まないタンタル酸化物、タンタル－アルミニウム複合酸化物、タンタル－ハフニウム複合酸化物、タンタル－シリコン複合酸化物、タンタル－バナジウム複合酸化物の５種類を設定した。第２金属元素を含まないタンタル酸化物は、複合酸化物と対比される比較例であり、従来技術の第２抵抗変化層の構成材料に相当する。比較例としてのタンタル酸化物は、第１抵抗変化層を構成する第１金属酸化物であるタンタル酸化物との区別のため、第２金属酸化物として参照される。
　表１に、シミュレーションを行った５種類の金属酸化物および複合酸化物の組成を示す。シミュレーションを行う原子数としては、従来技術の抵抗変化素子に相当するタンタル酸化物に対して、タンタル元素が５４個となるように原子数を設定した。なお、原子数が大きいほど精密にシミュレーションを実施できるが、一方でシミュレーションに係る時間が膨大となるため、上記の値を設定している。ただし、必ずしも上記の原子数でシミュレーションを実施する必要はなく、他の原子数でシミュレーションを実施しても今回の結果と同様の結果が得られると考えられる。
Figure JPOXMLDOC01-appb-T000001
　本実施形態における抵抗変化素子では、上述の初期過程を経ることにより、フィラメント３ｅが抵抗変化層３内に形成される。フィラメント３ｅにおけるタンタル酸化物の酸素不足度は過去の定量分析によりおよそ２０％程度と推定されている。
　したがって、シミュレーションにおいては、上記５種類の金属酸化物および複合酸化物のいずれも、酸素不足度が２０％となる組成を設定した。酸素不足度が２０％のタンタル酸化物の組成はＴａ５４Ｏ１０８である。また、タンタルと第２金属元素とを含む複合酸化物については、５４個のタンタル原子の約２２％にあたる１２個のタンタル原子（酸素不足度が２０％のタンタル酸化物において２４個の酸素原子に対応）を第２金属元素で置換した。置換した第２金属元素の個数は第２金属元素と２４個の酸素原子とで酸素不足度が２０％の金属酸化物が構成される個数とすることで、複合酸化物全体での酸素不足度を２０％とした。
　これにより、例えばタンタル－アルミニウム複合酸化物においては、（Ｔａ４２Ｏ８４）－（Ａｌ２０Ｏ２４）とした。他の複合酸化物に対しても同様である。なお、ここでは（Ｔａ４２Ｏ８４）でシミュレーションを行ったが、異なる組成での実施においても今回の結果と同様の結果が得られると考えられる。また、今回の計算では酸素不足度を２０％と設定したが、必ずしも酸素不足度を２０％としなくとも、各金属酸化物で等しい酸素不足度を設定する限りは、今回の結果と同様の結果が得られると考えられる。
　また、タンタル原子のうちの何％を第２金属元素で置換することが有効かについては、後ほど詳しく考察する。
　このように設定した５種類の金属酸化物および複合酸化物について、バーチ－マーナガンの状態方程式に基づき、第一原理計算により４０００Ｋにおける最安定状態となる構造を求めた。具体的には、状態が安定となる構造の指標として、内部エネルギーが最小になる構造を求めた。この計算によって最安定状態となる構造における体積弾性率が算出される。
　体積弾性率は、ヘルムホルツの自由エネルギー、すなわち内部エネルギーとエントロピーの和の曲率で定義されるが、本シミュレーションにおいては、ヘルムホルツの自由エネルギーと内部エネルギーが等しいと近似して体積弾性率の値を算出している。ただし、必ずしもヘルムホルツの自由エネルギーと内部エネルギーが等しいとしてシミュレーションを実施しなくても、体積弾性率の大小関係は今回の結果と同様の結果が得られると考えられる。
　次に、最安定状態となる構造において、５０ピコ秒の間の酸素原子の動きをシミュレーションし、各酸素原子が移動した総距離を計算してその平均を取ることにより、４０００Ｋにおける各金属酸化物中での酸素拡散係数を算出した。
　さらに、３０００Ｋにおいても１３０ピコ秒以上の間の酸素原子の移動に関するシミュレーションを実施し、３０００Ｋにおける各金属酸化物中での酸素拡散係数を算出した。
　最後に、４０００Ｋおよび３０００Ｋにおける各金属酸化物中での酸素拡散係数の値から、アレニウスの式に基づき、室温に相当する３００Ｋにおける酸素拡散係数の値を算出した。
　このようにして算出されたシミュレーション結果を表１に示す。表１からわかるように、タンタル－アルミニウム複合酸化物、タンタル－ハフニウム複合酸化物の２つの金属酸化物において、タンタル酸化物よりも酸素拡散係数が小さい。一方、体積弾性率は、タンタル－アルミニウム複合酸化物、タンタル－ハフニウム複合酸化物の２つの金属酸化物において、タンタル酸化物よりも大きい。
　ここで、体積弾性率とは、一定の圧力を受けた場合に体積が変化する割合の逆数を意味し、一般的に体積弾性率の大きい材料はひずみに強い、あるいは硬いと言われる。
　このことから、上述のシミュレーション結果は以下のように解釈できる。すなわち、体積弾性率の大きなタンタル－アルミニウム複合酸化物、タンタル－ハフニウム複合酸化物においては、複合酸化物のネットワークが強固に組まれているため、酸素原子がそのネットワークから離れて拡散する現象がタンタル酸化物に比べて起こりにくい。
　さらに、複合酸化物の体積弾性率と複合酸化物を構成する第２金属元素と酸素とからなる化学量論的組成の酸化物の融点とを比較すると、今回計算を実施した４種類の複合酸化物においては、タンタル－シリコン複合酸化物を除いて正の相関がある。
　タンタル－シリコン複合酸化物は今回検討した中で唯一シリコンが半導体であり、かつシリコン酸化物が共有結合性酸化物であるため、融点が高いにもかかわらず、体積弾性率が小さく、拡散係数の低下に対する寄与は小さい。このことを考慮に入れると、イオン結合性酸化物を形成する一般的な金属元素を第２金属元素として用い、第２金属元素と酸素とからなる融点が高い金属酸化物をタンタル酸化物に混ぜて複合酸化物とすることにより、複合酸化物の体積弾性率が上昇し、その結果、酸素拡散係数が低下すると推測される。
　この考えに基づけば、本実施形態における複合酸化物を構成する第２金属元素は、その酸化物がタンタル酸化物よりも高い融点を有する金属である、Ｚｎ（亜鉛）、Ｔｉ（チタン）、Ｇａ（ガリウム）、Ｎｉ（ニッケル）、Ａｌ、Ｙ（イットリウム）、Ｚｒ（ジルコニウム）、Ｍｇ（マグネシウム）、Ｈｆ、からなるグループの中から選択できる可能性があると考えられる。
　ただし、上記の酸素拡散係数の低下現象においては、今回検討していないその他の要因がさらに関わる可能性があるため、その酸化物がタンタル酸化物よりも高融点である全ての金属元素において必ずしも自動的に体積弾性率が大きくなるとは限らない。また、タンタル酸化物よりも体積弾性率の大きい複合金属酸化物において必ずしも自動的に酸素拡散係数が小さくなるとは限らない。
　以上に説明した第一原理計算によるシミュレーション結果をもとに、本実施例では、酸素拡散係数の低下が認められたタンタル－アルミニウム複合酸化物、タンタル－ハフニウム複合酸化物について、本実施形態における抵抗変化素子の製造方法および動作方法を用いて抵抗変化素子を作製して実際に動作させた。
　図７Ａは、抵抗変化素子の第２抵抗変化層をタンタル－アルミニウム複合酸化物またはタンタル－ハフニウム複合酸化物で構成した抵抗変化素子の抵抗変化電圧の元素組成依存性を示す。ここで、抵抗変化電圧とは、抵抗変化素子に印加することで抵抗変化が生じる電圧を言う。横軸の元素組成比は、第２抵抗変化層を構成する複合酸化物に含まれる第２金属元素の、第１金属元素と第２金属元素との和に対する組成比を表す。ここで、第１金属元素はＴａであり、第２金属元素はＡｌまたはＨｆである。組成比０はＡｌまたはＨｆを含まないＴａのみの酸化物を表す。
　図７Ａからわかるように、タンタル酸化物にＡｌまたはＨｆを加えることにより、抵抗変化電圧が上昇していることが分かる。
　抵抗変化素子における抵抗変化現象は、電気的なエネルギーにより酸素イオンを移動させてフィラメント３ｅ内の酸素欠陥９の量を変化させることに相当するため、酸素拡散係数の小さい抵抗変化層３に対しては、より大きな電圧を印加する必要があると考えられる。
　すなわち、図７Ａの結果は、タンタル酸化物にＡｌまたはＨｆを加えることにより、酸素拡散係数が低下していることを実験的に示していると考えられる。
　しかしながら一方で、不揮発性メモリの大容量化に伴い動作電圧の低減が求められるため、タンタル酸化物に対し０．２Ｖ以下程度の印加電圧の増加に留めておきたいという要望がある。そのような観点を踏まえて、抵抗変化電圧の元素組成依存性の結果から傾向を予測した結果、複合酸化物に含まれる第２金属元素の第１金属元素と第２金属元素との和に対する組成比は、例えば１０％以上５０％以下であってもよい。
　さらに、本実施例では、本実施形態における抵抗変化素子の第２抵抗変化層としてタンタル酸化物、タンタル－アルミニウム複合酸化物、タンタル－ハフニウム複合酸化物を用いた場合の抵抗変化素子群に対してデータ保持特性の評価を行った。
　ここで、本実施例で行った抵抗変化動作条件を具体的に示す。通常の抵抗変化動作として、書き込み電圧パルスは、パルス印加時に抵抗変化素子に流れる電流が１５０μＡとなるように負極性のパルス電圧を設定しパルス印加時間を１００ｎｓとした。また、消去電圧パルスは、パルス電圧を＋１．８Ｖに設定しパルス印加時間を１００ｎｓとした。本実施例においては、上述の初期過程を実施後、上記の条件のもと、通常の抵抗変化動作を１０００回繰り返した。
　以上のようにして、用意した抵抗変化素子群の抵抗値の保持特性の評価を行った。なお、本実施例で用いた抵抗変化素子の抵抗値は、室温程度の温度では１０年以上ほとんど劣化が見られないような特性を有している。そこで、不揮発性記憶素子を２１０℃の恒温槽中に保持して劣化を加速させて保持特性の評価を行った。なお、抵抗値の測定は恒温槽から不揮発性記憶素子を取り出して室温で行った。
　図７Ｂは、抵抗変化素子の第２抵抗変化層をタンタル酸化物で構成した比較例の抵抗変化素子群、およびタンタル－アルミニウム複合酸化物およびタンタル－ハフニウム複合酸化物で構成した実施例の抵抗変化素子群における保持特性の相対劣化量を示している。図７Ｂでは、保持特性の相対劣化量の一例として、低抵抗状態における抵抗値の上昇による読み出し電流の減少率を、比較例の抵抗変化素子群での減少率を１として示している。
　図７Ｂからわかるように、第２抵抗変化層をタンタル－アルミニウム複合酸化物およびタンタル－ハフニウム複合酸化物で構成した抵抗変化素子群では、第２抵抗変化層をタンタル酸化物で構成した抵抗変化素子群よりも相対劣化量（読み出し電流の減少率）が小さい。つまり、低抵抗状態における抵抗値の上昇率が抑制されており、保持特性が向上していることが分かる。
　以上のことから、本実施形態の抵抗変化素子を使用することにより、従来よりも長期にわたって安定に情報を記憶できることが明らかとなった。
　（実施形態２）
　実施形態２は、実施形態１において説明した抵抗変化素子を用いて構成される、１トランジスタ／１不揮発性記憶部型（１Ｔ１Ｒ型）の不揮発性記憶装置である。以下、この不揮発性記憶装置の構成および動作について説明する。
　図８は、実施形態２の不揮発性記憶装置の構成の一例を示すブロック図である。
　図８に示すように、本実施形態に係る１Ｔ１Ｒ型の不揮発性記憶装置１００は、半導体基板上にメモリ本体部１０１を備えている。メモリ本体部１０１は、抵抗変化素子およびアクセストランジスタを具備するメモリセルアレイ１０２と電圧印加回路とを備える。ここで、アクセストランジスタは電流制御素子の一例である。
　電圧印加回路は、例えば、行選択回路／ドライバ１０３、列選択回路１０４、書き込み回路１０５、センスアンプ１０６およびデータ入出力回路１０７を具備している。
　書き込み回路１０５は、初期過程ならびにデータの書き込み過程および読み出し過程におけるメモリセルへの電圧の印加を制御する。センスアンプ１０６は、選択ビット線に流れる電流量を検出して２値のデータのうちの何れのデータが記憶されているかの判定を行う。データ入出力回路１０７は、端子ＤＱを介して入出力データの入出力処理を行う。
　また、不揮発性記憶装置１００は、ＶＣＰ（セルプレート）電源１０８、アドレス入力回路１０９および制御回路１１０をさらに備えている。アドレス入力回路１０９は、外部から入力されるアドレス信号を受け取る。制御回路１１０は、外部から入力されるコントロール信号に基づいてメモリ本体部１０１の動作を制御する。
　メモリセルアレイ１０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応して設けられた複数のアクセストランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…およびアクセストランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）を備えている。ここで、メモリセルＭ１１１，Ｍ１１２，…は実施形態１の抵抗変化素子２０に相当する。
　また、メモリセルアレイ１０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。
　アクセストランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、アクセストランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、アクセストランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
　また、アクセストランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、アクセストランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、アクセストランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
　さらに、アクセストランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ１１１，Ｍ１１２，…と接続されている。
　また、メモリセルＭ１１１，Ｍ１２１，Ｍ１３１，…はプレート線ＰＬ０に、メモリセルＭ１１２，Ｍ１２２，Ｍ１３２，…はプレート線ＰＬ１に、メモリセルＭ１１３，Ｍ１２３，Ｍ１３３，…はプレート線ＰＬ２に、それぞれ接続されている。
　このような構成の不揮発性記憶装置１００において、アドレス入力回路１０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ１０３へ出力するとともに、列アドレス信号を列選択回路１０４へ出力する。
　ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
　また、制御回路１１０は、初期過程において、第１の初期電圧パルスおよび第２の初期電圧パルスを各メモリセルＭ１１１，Ｍ１１２，…に対してこの順に印加することを指示する書き込み信号を書き込み回路１０５に対して出力する。書き込み回路１０５は、この書き込み信号を受け取った場合、すべてのビット線ＢＬ０，ＢＬ１，ＢＬ２，…に対して第１の初期電圧パルスおよび第２の初期電圧パルスを印加することを指示する信号を列選択回路１０４に対して出力する。
　さらに、列選択回路１０４は、この信号を受け取った場合、すべてのビット線ＢＬ０，ＢＬ１，ＢＬ２，…に対して第１の初期電圧パルスおよび第２の初期電圧パルスを印加する。このとき、行選択回路／ドライバ１０３は、すべてのワード線ＷＬ０，ＷＬ１，ＷＬ２，…に対して、所定の電圧を印加する。
　以上の動作を経て初期過程が完了する。
　その後、制御回路１１０は、データの書き込み過程においては、データ入出力回路１０７に入力された入力データＤｉｎに応じて書き込み電圧パルス又は消去電圧パルスの印加を指示する書き込み信号を書き込み回路１０５へ出力する。他方、制御回路１１０は、データの読み出し過程においては、読み出し用電圧パルスの印加を指示する読み出し信号を列選択回路１０４へ出力する。
　行選択回路／ドライバ１０３は、アドレス入力回路１０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
　また、列選択回路１０４は、アドレス入力回路１０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み電圧パルス、消去電圧パルスまたは読み出し用電圧パルスを印加する。
　書き込み回路１０５は、制御回路１１０から出力された書き込み信号を受け取った場合、列選択回路１０４に対して選択されたビット線に対して書き込み電圧パルス又は消去電圧パルスの印加を指示する信号を出力する。
　センスアンプ１０６は、データの読み出し過程において、読み出し対象となる選択ビット線に流れる電流量を検出し、記憶されているデータを判別する。本実施形態の場合、各メモリセルＭ１１１，Ｍ１１２，…の抵抗状態を高低の２つの状態とし、それらの各状態と各データとを対応させる。そのため、センスアンプ１０６は、選択されたメモリセルの抵抗変化層の抵抗状態が何れの状態にあるのかを判別し、それに応じて２値のデータのうち何れのデータが記憶されているのかを判定する。その結果得られた出力データＤＯは、データ入出力回路１０７を介して、外部回路へ出力される。
　不揮発性記憶装置１００によれば、実施形態１の抵抗変化素子２０に相当するメモリセルＭ１１１，Ｍ１１２，…を用いるので、長期にわたって安定に情報を記憶することができる。
　（実施形態３）
　実施形態３は、実施形態１において説明した抵抗変化素子を用いて構成される、クロスポイント型の不揮発性記憶装置である。以下、この不揮発性記憶装置の構成および動作について説明する。
　図９は、実施形態３の不揮発性記憶装置の構成の一例を示すブロック図である。
　図９に示すように、本実施形態に係る不揮発性記憶装置２００は、半導体基板上にメモリ本体部２０１を備えている。メモリ本体部２０１は、メモリセルアレイ２０２、行選択回路／ドライバ２０３、列選択回路／ドライバ２０４、書き込み回路２０５、センスアンプ２０６およびデータ入出力回路２０７を具備している。
　書き込み回路２０５は、初期過程ならびにデータの書き込み過程および読み出し過程におけるメモリセルへの電圧の印加を制御する。センスアンプ２０６は、選択ビット線に流れる電流量を検出して２値のデータのうちの何れのデータが記憶されているかの判別を行う。データ入出力回路２０７は、端子ＤＱを介して入出力データの入出力処理を行う。
　また、不揮発性記憶装置２００は、アドレス入力回路２０８および制御回路２０９をさらに備えている。アドレス入力回路２０８は、外部から入力されるアドレス信号を受け取る。制御回路２０９は、外部から入力されるコントロール信号に基づいてメモリ本体部２０１の動作を制御する。
　メモリアレイ２０２は、半導体基板上に互い平行に形成された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびこれらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、かつ複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…を備えている。
　また、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してマトリクス状に設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ２３３，…が設けられている。ここで、メモリセルＭ２１１，Ｍ２１２，…は、実施形態１の抵抗変化素子２０に相当する素子およびＭＩＭ（Metal-Insulator-Metal）ダイオード又はＭＳＭ（Metal-Semiconductor-Metal）ダイオード等で構成される電流制御素子が接続されて構成されている。
　このような構成の不揮発性記憶装置２００において、アドレス入力回路２０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ２０３へ出力するとともに、列アドレス信号を列選択回路／ドライバ２０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。
　また、制御回路２０９は、初期過程において、第１の初期電圧パルスおよび第２の初期電圧パルスを各メモリセルＭ２１１，Ｍ２１２，…に対してこの順に印加することを指示する書き込み信号を書き込み回路２０５に対して出力する。書き込み回路２０５は、この書き込み信号を受け取った場合、すべてのワード線ＷＬ０，ＷＬ１，ＷＬ２，…に対して所定の電圧を印加することを指示する信号を行選択回路／ドライバ２０３に対して出力するとともに、すべてのビット線ＢＬ０，ＢＬ１，ＢＬ２，…に対して第１の初期電圧パルスおよび第２の初期電圧パルスを印加することを指示する信号を列選択回路／ドライバ２０４に対して出力する。
　以上の動作を経て初期過程が完了する。
　その後、制御回路２０９は、データの書き込み過程において、データ入出力回路２０７に入力された入力データＤｉｎに応じて書き込み電圧パルス又は消去電圧パルスの印加を指示する書き込み信号を書き込み回路２０５へ出力する。他方、制御回路２０９は、データの読み出し過程においては、読み出し用電圧パルスの印加を指示する読み出し信号を列選択回路／ドライバ２０４へ出力する。
　行選択回路／ドライバ２０３は、アドレス入力回路２０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
　また、列選択回路／ドライバ２０４は、アドレス入力回路２０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み電圧パルス、消去電圧パルスまたは読み出し用電圧パルスを印加する。
　書き込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、行選択回路／ドライバ２０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路／ドライバ２０４に対して選択されたビット線に対して書き込み電圧パルス又は消去電圧パルスの印加を指示する信号を出力する。
　センスアンプ２０６は、データの読み出し過程において、読み出し対象となる選択ビット線に流れる電流量を検出し、記憶されているデータを判別する。本実施形態の場合、各メモリセルＭ２１１，Ｍ２１２，…の抵抗状態を高低の２つの状態とし、それらの各状態と各データとを対応させる。そのため、センスアンプ２０６は、選択されたメモリセルの抵抗変化層の抵抗状態が何れの状態にあるのかを判別し、それに応じて２値のデータのうち何れのデータが記憶されているのかを判定する。その結果得られた出力データＤＯは、データ入出力回路２０７を介して、外部回路へ出力される。
　不揮発性記憶装置２００によれば、実施形態１の抵抗変化素子２０に相当する素子を含むメモリセルＭ２１１，Ｍ２１２，…を用いるので、長期にわたって安定に情報を記憶することができる。
　なお、図９に示す本実施形態に係る不揮発性記憶装置におけるメモリアレイを３次元的に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することも可能である。このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性記憶装置を実現することが可能となる。
　（まとめ）
　以上説明したように、本開示に係る抵抗変化型不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在して両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備えた抵抗変化型不揮発性記憶素子であって、前記抵抗変化層は、第１金属元素と酸素とからなる酸素不足型の第１金属酸化物で構成された第１抵抗変化層と、前記第１金属元素と前記第１金属元素とは異なる第２金属元素と酸素とからなり、前記第１金属酸化物とは酸素不足度の異なる酸素不足型の複合酸化物で構成された第２抵抗変化層とを有し、前記複合酸化物の酸素不足度は、前記第１金属酸化物の酸素不足度よりも小さく、前記複合酸化物の室温における酸素拡散係数は、前記第１金属元素と酸素とからなり酸素不足度が前記複合酸化物の酸素不足度と等しい第２金属酸化物の室温における酸素拡散係数よりも小さい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記複合酸化物の体積弾性率は、前記第２金属酸化物の体積弾性率よりも大きくてもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第２金属元素の酸化物の化学量論的組成における融点は、前記第１金属元素の酸化物の化学量論的組成における融点よりも高くてもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第２金属元素はイオン結合性酸化物を形成する。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記複合酸化物の抵抗率は、前記第１金属酸化物の抵抗率よりも大きくてもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第１金属元素は、遷移金属またはＡｌであってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第１金属元素は、タンタルであってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第２金属元素は、Ｚｎ、Ｔｉ、Ｇａ、Ｎｉ、Ａｌ、Ｙ、Ｚｒ、ＭｇおよびＨｆのうちのいずれかであってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第２金属元素は、ＡｌまたはＨｆであってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記複合酸化物における前記第２金属元素の前記第１金属元素と前記第２金属元素との和に対する組成比が１０％以上かつ５０％以下であってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第１抵抗変化層および前記第２抵抗変化層は、ともにアモルファス状態であってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第２電極と前記第１抵抗変化層の間に介在するように前記第２抵抗変化層が配置され、かつ、前記第２電極は貴金属からなってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第２電極と前記第１抵抗変化層の間に介在するように前記第２抵抗変化層が配置され、かつ、前記第２電極は遷移金属窒化物からなってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいた可逆的な抵抗値の変化は、酸素イオンの移動に起因するものである。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記抵抗変化層は、前記第２抵抗変化層内に酸素不足度の大きい局所領域を有していてもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記第１電極または前記第２電極に電気的に接続された電流制御素子をさらに備えていてもよい。
　また、本開示に係る抵抗変化型不揮発性記憶素子において、前記電流制御素子は、トランジスタまたはダイオードであってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶装置は、基板上に形成されたメモリセルアレイと電圧印加回路を備えた抵抗変化型不揮発性記憶装置であって、前記メモリセルアレイには、請求項１に記載の抵抗変化型不揮発性記憶素子が行列上に複数個配置されており、前記電圧印加回路は、所定の前記抵抗変化型不揮発性記憶素子に対してデータの書き込みと消去およびデータの読み出しを行なう。
　また、本開示に係る抵抗変化型不揮発性記憶装置において、前記抵抗変化型不揮発性記憶素子のそれぞれは、前記第１電極または前記第２電極に電気的に接続された電流制御素子をさらに備えており、前記電流制御素子は、トランジスタであってもよい。
　また、本開示に係る抵抗変化型不揮発性記憶装置において、前記抵抗変化型不揮発性記憶素子のそれぞれは、前記第１電極または前記第２電極に電気的に接続された電流制御素子をさらに備えており、前記電流制御素子は、ダイオードであってもよい。
　本発明の抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置は、長期にわたって安定に情報を記憶することが可能になるものであり、特に、データサーバもしくは個人用情報記録メディアなどの種々の電子機器に用いられる抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置などとして有用である。
　１　　基板
　２　　第１電極
　３　　抵抗変化層
　３ａ　　第１タンタル酸化物層
　３ｂ　　第２タンタル酸化物層
　３ｃ　　タンタル酸化物層
　３ｄ　　複合酸化物層
　３ｅ　　フィラメント
　４　　第２電極
　５　　電源
　６　　保護抵抗
　７　　第１端子
　８　　第２端子
　９　　酸素欠陥
　１０、２０　　抵抗変化素子
　１１　　追加金属元素
　１３　　トランジスタ
　１００　　不揮発性記憶装置
　１０１　　メモリ本体部
　１０２　　メモリアレイ
　１０３　　行選択回路／ドライバ
　１０４　　列選択回路
　１０５　　書き込み回路
　１０６　　センスアンプ
　１０７　　データ入出力回路
　１０８　　電源
　１０９　　アドレス入力回路
　１１０　　制御回路
　２００　　不揮発性記憶装置
　２０１　　メモリ本体部
　２０２　　メモリアレイ
　２０３　　行選択回路／ドライバ
　２０４　　列選択回路／ドライバ
　２０５　　書き込み回路
　２０６　　センスアンプ
　２０７　　データ入出力回路
　２０８　　アドレス入力回路
　２０９　　制御回路

Claims (20)

  1. 　第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在して両電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備えた抵抗変化型不揮発性記憶素子であって、
    　前記抵抗変化層は、第１金属元素と酸素とからなる酸素不足型の第１金属酸化物で構成された第１抵抗変化層と、前記第１金属元素と前記第１金属元素とは異なる第２金属元素と酸素とからなり、前記第１金属酸化物とは酸素不足度の異なる酸素不足型の複合酸化物で構成された第２抵抗変化層とを有し、
    　前記複合酸化物の酸素不足度は、前記第１金属酸化物の酸素不足度よりも小さく、
    　前記複合酸化物の室温における酸素拡散係数は、前記第１金属元素と酸素とからなり酸素不足度が前記複合酸化物の酸素不足度と等しい第２金属酸化物の室温における酸素拡散係数よりも小さい、
    　抵抗変化型不揮発性記憶素子。
  2. 　請求項１に記載の抵抗変化型不揮発性記憶素子において、
    　前記複合酸化物の体積弾性率は、前記第２金属酸化物の体積弾性率よりも大きい抵抗変化型不揮発性記憶素子。
  3. 　請求項１または２に記載の抵抗変化型不揮発性記憶素子において、
    　前記第２金属元素の酸化物の化学量論的組成における融点は、前記第１金属元素の酸化物の化学量論的組成における融点よりも高い抵抗変化型不揮発性記憶素子。
  4. 　請求項１～３の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記第２金属元素はイオン結合性酸化物を形成する抵抗変化型不揮発性記憶素子。
  5. 　請求項１～４の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記複合酸化物の抵抗率は、前記第１金属酸化物の抵抗率よりも大きい抵抗変化型不揮発性記憶素子。
  6. 　請求項１～５の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記第１金属元素は、遷移金属またはＡｌ（アルミニウム）である抵抗変化型不揮発性記憶素子。
  7. 　請求項６に記載の抵抗変化型不揮発性記憶素子において、
    　前記第１金属元素は、Ｔａ（タンタル）である抵抗変化型不揮発性記憶素子。
  8. 　請求項６または７に記載の抵抗変化型不揮発性記憶素子において、
    　前記第２金属元素は、Ｚｎ（亜鉛）、Ｔｉ（チタン）、Ｇａ（ガリウム）、Ｎｉ（ニッケル）、Ａｌ、Ｙ（イットリウム）、Ｚｒ（ジルコニウム）、Ｍｇ（マグネシウム）およびＨｆ（ハフニウム）のうちのいずれかである抵抗変化型不揮発性記憶素子。
  9. 　請求項８に記載の抵抗変化型不揮発性記憶素子において、
    　前記第２金属元素は、ＡｌまたはＨｆである抵抗変化型不揮発性記憶素子。
  10. 　請求項６～９の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記複合酸化物における前記第２金属元素の前記第１金属元素と前記第２金属元素との和に対する組成比が１０％以上かつ５０％以下である抵抗変化型不揮発性記憶素子。
  11. 　請求項１～１０の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記第１抵抗変化層および前記第２抵抗変化層は、ともにアモルファス状態である抵抗変化型不揮発性記憶素子。
  12. 　請求項１～１１の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記第２電極と前記第１抵抗変化層の間に介在するように前記第２抵抗変化層が配置され、かつ、前記第２電極は貴金属からなる抵抗変化型不揮発性記憶素子。
  13. 　請求項１～１１の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記第２電極と前記第１抵抗変化層の間に介在するように前記第２抵抗変化層が配置され、かつ、前記第２電極は遷移金属窒化物からなる抵抗変化型不揮発性記憶素子。
  14. 　請求項１～１３の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記第１電極と前記第２電極との間に与えられる電気的信号に基づいた可逆的な抵抗値の変化は、酸素イオンの移動に起因するものである抵抗変化型不揮発性記憶素子。
  15. 　請求項１～１４の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記抵抗変化層は、前記第２抵抗変化層内に酸素不足度の大きい局所領域を有している抵抗変化型不揮発性記憶素子。
  16. 　請求項１～１５の何れか１項に記載の抵抗変化型不揮発性記憶素子において、
    　前記第１電極または前記第２電極に電気的に接続された電流制御素子をさらに備えている抵抗変化型不揮発性記憶素子。
  17. 　請求項１６に記載の抵抗変化型不揮発性記憶素子において、
    　前記電流制御素子は、トランジスタまたはダイオードである抵抗変化型不揮発性記憶素子。
  18. 　基板上に形成されたメモリセルアレイと電圧印加回路とを備えた抵抗変化型不揮発性記憶装置であって、
    　前記メモリセルアレイには、請求項１に記載の抵抗変化型不揮発性記憶素子が行列上に複数個配置されており、
    　前記電圧印加回路は、所定の前記抵抗変化型不揮発性記憶素子に対してデータの書き込みと消去およびデータの読み出しを行なう抵抗変化型不揮発性記憶装置。
  19. 　請求項１８に記載の抵抗変化型不揮発性記憶装置において、
    　前記抵抗変化型不揮発性記憶素子のそれぞれは、前記第１電極または前記第２電極に電気的に接続された電流制御素子をさらに備えており、
    　前記電流制御素子は、トランジスタである抵抗変化型不揮発性記憶装置。
  20. 　請求項１８に記載の抵抗変化型不揮発性記憶装置において、
    　前記抵抗変化型不揮発性記憶素子のそれぞれは、前記第１電極または前記第２電極に電気的に接続された電流制御素子をさらに備えており、
    　前記電流制御素子は、ダイオードである抵抗変化型不揮発性記憶装置。
PCT/JP2019/030901 2018-12-26 2019-08-06 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置 WO2020136974A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201980085823.XA CN113228254A (zh) 2018-12-26 2019-08-06 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置
US17/356,029 US11889776B2 (en) 2018-12-26 2021-06-23 Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018241986A JP7308026B2 (ja) 2018-12-26 2018-12-26 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置
JP2018-241986 2018-12-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/356,029 Continuation US11889776B2 (en) 2018-12-26 2021-06-23 Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element

Publications (1)

Publication Number Publication Date
WO2020136974A1 true WO2020136974A1 (ja) 2020-07-02

Family

ID=71127121

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/030901 WO2020136974A1 (ja) 2018-12-26 2019-08-06 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置

Country Status (4)

Country Link
US (1) US11889776B2 (ja)
JP (1) JP7308026B2 (ja)
CN (1) CN113228254A (ja)
WO (1) WO2020136974A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005313A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 半導体装置及びその製造方法
WO2012042897A1 (ja) * 2010-10-01 2012-04-05 パナソニック株式会社 不揮発性記憶素子の製造方法および不揮発性記憶素子
JP2014082477A (ja) * 2012-09-26 2014-05-08 Panasonic Corp 不揮発性記憶素子及びその製造方法
JP2014531749A (ja) * 2011-09-01 2014-11-27 インターモレキュラー， インコーポレイテッド メモリ用途のための金属酸化物材料の原子層堆積
JP2016015397A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4848633B2 (ja) 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
CN101542730B (zh) 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
WO2009122568A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
CN103339680B (zh) * 2011-02-01 2016-04-13 松下电器产业株式会社 非易失性半导体存储装置
JP5518250B2 (ja) 2011-03-10 2014-06-11 パナソニック株式会社 不揮発性記憶装置の製造方法
US20150171324A1 (en) * 2012-01-19 2015-06-18 Panasonic Corporation Method of manufacturing variable resistance nonvolatile memory device, and variable resistance nonvolatile memory device
US11009570B2 (en) * 2018-11-16 2021-05-18 Samsung Electronics Co., Ltd. Hybrid oxide/metal cap layer for boron-free free layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005313A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 半導体装置及びその製造方法
WO2012042897A1 (ja) * 2010-10-01 2012-04-05 パナソニック株式会社 不揮発性記憶素子の製造方法および不揮発性記憶素子
JP2014531749A (ja) * 2011-09-01 2014-11-27 インターモレキュラー， インコーポレイテッド メモリ用途のための金属酸化物材料の原子層堆積
JP2014082477A (ja) * 2012-09-26 2014-05-08 Panasonic Corp 不揮発性記憶素子及びその製造方法
JP2016015397A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の製造方法

Also Published As

Publication number Publication date
US11889776B2 (en) 2024-01-30
JP7308026B2 (ja) 2023-07-13
US20210320248A1 (en) 2021-10-14
CN113228254A (zh) 2021-08-06
JP2020107625A (ja) 2020-07-09

Similar Documents

Publication Publication Date Title
JP4253038B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
CN102132408B (zh) 存储元件及存储装置
US8338816B2 (en) Nonvolatile memory element, and nonvolatile semiconductor device using the nonvolatile memory element
US8493771B2 (en) Non-volatile memory device ion barrier
US9082479B2 (en) Nonvolatile memory element and nonvolatile memory device
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
US20100259966A1 (en) Nonvolatile memory element, nonvolatile memory apparatus, and nonvolatile semiconductor apparatus
TWI497491B (zh) 記憶體元件及記憶體裝置
TWI542054B (zh) 記憶體元件，製造其之方法，及記憶體裝置
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2012108185A1 (ja) 不揮発性記憶素子の駆動方法及び初期化方法、並びに不揮発性記憶装置
JPWO2012090404A1 (ja) 不揮発性記憶素子、その製造方法
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
WO2020136974A1 (ja) 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
KR101795159B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
WO2012102025A1 (ja) 不揮発性記憶装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19904320

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19904320

Country of ref document: EP

Kind code of ref document: A1