CN113228254A - 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置 - Google Patents

电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置 Download PDF

Info

Publication number
CN113228254A
CN113228254A CN201980085823.XA CN201980085823A CN113228254A CN 113228254 A CN113228254 A CN 113228254A CN 201980085823 A CN201980085823 A CN 201980085823A CN 113228254 A CN113228254 A CN 113228254A
Authority
CN
China
Prior art keywords
resistance
nonvolatile memory
variable resistance
metal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980085823.XA
Other languages
English (en)
Inventor
安原隆太郎
藤井觉
三河巧
姫野敦史
西尾宪吾
宫崎刚英
秋永广幸
内藤泰久
岛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN113228254A publication Critical patent/CN113228254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

电阻变化型非易失性存储元件(20)具备第一电极(2)、第二电极(4)和电阻变化层(3)，该电阻变化层(3)夹在第一电极(2)与第二电极(4)之间，并且基于施加于两电极之间的电信号而使电阻值可逆地变化。电阻变化层(3)具有第一电阻变化层(3c)和第二电阻变化层(3d)，该第一电阻变化层(3c)是由缺氧型的第一金属氧化物构成的，该第一金属氧化物由第一金属元素和氧形成，该第二电阻变化层(3d)由第一金属元素、与第一金属元素不同的第二金属元素和氧形成，并且由缺氧度与第一金属氧化物不同的复合氧化物构成。复合氧化物的缺氧度比第一金属氧化物的缺氧度小，复合氧化物在室温下的氧扩散系数比由第一金属元素和氧形成并且缺氧度与复合氧化物的缺氧度相等的第二金属氧化物在室温下的氧扩散系数小。

Description

电阻变化型非易失性存储元件及使用了其的电阻变化型非易 失性存储装置
技术领域
本申请涉及其电阻值与施加的电信号相应地变化的电阻变化型非易失性存储元件及使用了该存储元件的电阻变化型非易失性存储装置。
背景技术
近年来，随着数字技术的进展，便携信息设备、信息家电等电子设备进一步高功能化。随着这些电子设备的高功能化，所使用的半导体元件的微细化及高速化正在急速发展。其中，以闪存为代表的大容量的非易失性存储器的用途正在急速地扩大。
进而，作为代替该闪存的下一代新型非易失性存储器，正在进行使用了所谓电阻变化元件的电阻变化型的非易失性存储装置的研究开发。电阻变化元件是指具有电阻值根据电信号可逆地变化的性质、进而能够将与该电阻值相对应的信息非易失地存储的元件(例如参照专利文献1)。
作为这样的电阻变化元件工作的现有技术，例如提出了使用了Pr(1-x)CaxMnO3[PCMO]、LaSrMnO3[LSMO]、GdBaCoxOy[GBCO]之类的钙钛矿材料、NiO(氧化镍)、V2O(氧化钒)、ZnO(氧化锌)、Nb2O5(氧化铌)、TiO2(氧化钛)、WO3(氧化钨)、或CoO(氧化钴)之类的过渡金属氧化物的非易失性电阻变化元件。该技术为如下技术：对氧化物材料施加作为持续时间短的波状的电压的电压脉冲，使其电阻值增大或减少，使数据与变化的电阻值相对应而存储数据(例如参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2004-363604号公报
专利文献2：美国专利第6204139号说明书
发明内容
发明所要解决的问题
考虑到今后会愈发进行非易失性存储器的大容量化，与此相伴地要求降低非易失性存储元件的工作电力或工作电流。然而，已知包含电阻变化元件的非易失性存储元件通常随着工作电流的降低而数据保持特性恶化。在此，数据保持特性是指表示在非易失性存储器元件中记录的信息在之后断开电源的状态下能够以何种程度长期稳定地记录信息的特性，其是表示“非易失性”的特性，因此是非易失性存储器中的最重要的特性之一。
本申请是鉴于上述情况而完成的，其主要目的在于：提供能够长期稳定地存储信息的电阻变化型非易失性存储元件及使用了该存储元件的电阻变化型非易失性存储装置。
用于解决问题的手段
为了解决上述问题，本申请的电阻变化型非易失性存储元件具备第一电极、第二电极和电阻变化层，该电阻变化层夹在上述第一电极与上述第二电极之间，并且基于施加于两电极之间的电信号而使电阻值可逆地变化，其中，上述电阻变化层具有第一电阻变化层和第二电阻变化层，该第一电阻变化层是由缺氧型的第一金属氧化物构成的，该第一金属氧化物由第一金属元素和氧形成，该第二电阻变化层由上述第一金属元素、与上述第一金属元素不同的第二金属元素和氧形成，并且是由缺氧度与上述第一金属氧化物不同的复合氧化物构成的，上述复合氧化物的缺氧度比上述第一金属氧化物的缺氧度小，上述复合氧化物在室温下的氧扩散系数比由上述第一金属元素和氧形成并且缺氧度与上述复合氧化物的缺氧度相等的第二金属氧化物在室温下的氧扩散系数小。
另外，本申请的电阻变化型非易失性存储装置具备形成于基板上的存储单元阵列和电压施加电路，其中，就上述存储单元阵列来说，在矩阵上配置有多个上述电阻变化型非易失性存储元件，上述电压施加电路对规定的上述电阻变化型非易失性存储元件进行数据的写入和擦除及数据的读出。
发明效果
根据本发明的电阻变化型非易失性存储元件及使用了该存储单元的电阻变化型非易失性存储装置，能够长期稳定地存储信息。
附图说明
图1A是表示现有技术的电阻变化元件的构成的一个例子的示意图。
图1B是表示实施方式1的电阻变化元件的构成的一个例子的示意图。
图2(a)～(e)是表示实施方式1的电阻变化元件的制造方法的一个例子的工序剖面图。
图3是表示使实施方式1的电阻变化元件工作的电路构成的一个例子的示意图。
图4是表示实施方式1的电阻变化层的电阻值的变化的示意图。
图5是表示使实施方式1的电阻变化元件工作的电路构成的一个例子的示意图。
图6A是现有技术的电阻变化元件在低电阻状态下的截面示意图。
图6B是现有技术的电阻变化元件在高电阻状态下的截面示意图。
图6C是实施方式1的电阻变化元件在低电阻状态下的截面示意图。
图6D是实施方式1的电阻变化元件在高电阻状态下的截面示意图。
图7A是表示实施方式1的电阻变化电压评价的结果的图。
图7B是表示实施方式1的数据保持特性评价的结果的图。
图8是表示实施方式2的非易失性存储装置的构成的一个例子的框图。
图9是表示实施方式3的非易失性存储装置的构成的一个例子的框图。
具体实施方式
以下，一边参照附图一边对本发明的实施方式进行说明。此外，以下进行说明的实施方式均示出实施的一个具体例子。因此，在以下的实施方式表示的数值、形状、材料、构成要素、构成要素的配置位置及连接方式、步骤、步骤的顺序等为一个例子，并不是对本发明的主旨进行限定。本发明仅受到权利要求的限定。
对于以下的实施方式中的构成要素之中未记载于表示本发明的最上位概念的独立权利要求的构成要素，将其作为对于达成本发明的问题不是必须但是构成可以采用的方式的构成要素来进行说明。
本发明人为了提高电阻变化型非易失性存储元件的数据保持寿命而进行了深入研究，结果得到了与以往相比数据保持特性提高的电阻变化型非易失性存储元件。以下，为了简洁，将电阻变化型非易失性存储元件简称为电阻变化元件。
该电阻变化元件具有第一电极、第二电极和由金属氧化物形成的电阻变化层，该电阻变化层夹在第一电极与第二电极之间，并且基于施加于两电极之间的电信号而使电阻值可逆地变化。该电阻变化层是由第一电阻变化层与第二电阻变化层的层叠结构构成的，第二电阻变化层以除了构成第一电阻变化层的第一金属元素和氧以外还包含第二金属元素的方式构成。通过使用有助于第二电阻变化层中的氧扩散系数的降低的材料作为第二金属元素，得到与以往相比数据保持特性提高的电阻变化元件。
以下，对该电阻变化元件的详细内容与实施方式一起适当地进行说明。
(实施方式1)
(电阻变化元件的结构)
首先，一边与现有技术中的电阻变化元件的结构进行比较，一边对实施方式1的电阻变化元件的结构的一个例子进行说明。
图1A是表示现有技术的电阻变化元件的结构的一个例子的示意图。
图1B是表示实施方式1的电阻变化元件的构成的一个例子的示意图。
如图1A、图1B所示，现有技术的电阻变化元件10及本实施方式的电阻变化元件20均具备基板1、形成于基板1之上的第一电极2、形成于第一电极2之上的电阻变化层3以及形成于电阻变化层3之上的第二电极4。在此，第一电极2及第二电极4与电阻变化层3电连接。
此外，第一电极2可以为与第二电极4不同的尺寸，也可以为等同的尺寸，另外，第一电极2、第二电极4及电阻变化层3的配置可以上下相反地配置，也可以沿横向配置。
基板1例如是由形成有晶体管之类的电路元件的硅基板构成的。另外，第一电极2及第二电极4例如使用Au(金)、Pt(铂)、Ir(铱)、Cu(铜)、W(钨)、TaN(氮化钽)、及TiN(氮化钛)中的一种或多种材料而构成。
就电阻变化元件10来说，电阻变化层3是由金属氧化物构成的。作为一个例子，电阻变化元件10中的电阻变化层3具有作为第一电阻变化层的第一钽氧化物层3a与作为第二电阻变化层的第二钽氧化物层3b层叠而成的结构。第二钽氧化物层3b的含氧率比第一钽氧化物层3a的含氧率高。
在此，“含氧率”是指含氧原子数与构成金属氧化物的总原子数之比率。例如，Ta2O5的含氧率为氧原子在总原子数中所占之比率(O/(Ta+O))，成为71.4原子％。因此，缺氧型的钽氧化物的含氧率成为大于0且小于71.4原子％。
例如，在构成第一金属氧化物层的金属与构成第二金属氧化物层的金属为同种的情况下，含氧率与缺氧度处于对应关系。即，当第二金属氧化物的含氧率比第一金属氧化物的含氧率大时，第二金属氧化物的缺氧度比第一金属氧化物的缺氧度小。
另外，“缺氧度”是指金属氧化物中缺少的氧与构成其化学计量组成的氧化物的氧的量之比例。此外，在金属氧化物中存在不同的多个化学计量组成的氧化物的情况下，将其中电阻值最高的氧化物的组成定义为化学计量组成。
因此，基于上述定义的化学计量组成的金属氧化物比其它组成的金属氧化物更稳定，并且具有更高的电阻值。
例如，在金属为Ta(钽)的情况下，由于化学计量组成的氧化物为Ta2O5，因此可以表达为TaO2.5。TaO2.5的缺氧度为0％。TaO1.5的缺氧度成为缺氧度＝(2.5-1.5)/2.5＝40％。另一方面，氧过剩的金属氧化物的缺氧度成为负值。此外，本说明书中，只要没有特别说明，以缺氧度包含正值、0、负值的方式进行说明。
缺氧度小的氧化物更接近于化学计量组成的氧化物，因此电阻率高，缺氧度大的氧化物更接近于构成氧化物的金属，因此电阻率低。
“缺氧型的金属氧化物”是指与具有化学计量组成的金属氧化物相比氧的含量(原子比：氧原子数在总原子数中所占的比例)更少的金属氧化物。
“具有化学计量组成的金属氧化物”是指缺氧度为0％的金属氧化物。例如在钽氧化物的情况下，是指作为绝缘体的Ta2O5。
与此相对，缺氧型的金属氧化物具有导电性。
另一方面，就电阻变化元件20来说，电阻变化层3是使作为第一电阻变化层的钽氧化物层3c与作为第二电阻变化层的复合氧化物层3d层叠而构成的。钽氧化物层3c是由缺氧型的钽氧化物构成的，该钽氧化物由Ta和O(氧)形成，复合氧化物层3d是由缺氧型的氧化物构成的，该氧化物由Ta、与Ta不同的追加金属元素和O形成。复合氧化物层3d的缺氧度比钽氧化物层3c的缺氧度小。
在此，Ta是第一金属元素的一个例子，构成钽氧化物层3c的钽氧化物是第一金属氧化物的一个例子。另外，追加金属元素是第二金属元素的一个例子，构成复合氧化物层3d的Ta及追加金属元素的氧化物是复合氧化物的一个例子。
此外，就复合氧化物来说，根据追加金属元素的种类不同，氧化物的化学计量组成不同，因此与含氧率相比缺氧度可以更普遍地表达氧化物中的氧缺陷量的大小。因此，本申请说明书中，也特别地在对复合氧化物的氧缺陷量的大小进行研究时，设定为以缺氧度进行记载。
就电阻变化元件10来说，将构成第一钽氧化物层3a的钽氧化物的组成设定为TaOx的情况下，0＜x＜2.5，并且在将构成第二钽氧化物层3b的钽氧化物的组成设定为TaOy的情况下，只要为x＜y就行。特别是在设定为0.8≤x≤1.9并且2.1≤y≤2.5的情况下，能够使电阻变化层3的电阻值稳定且高速地变化。
如果将其以缺氧度计来替换说明，则在以构成第一钽氧化物层3a的钽氧化物的缺氧度为p并且以构成第二钽氧化物层3b的钽氧化物的缺氧度为q的情况下，只要为0％＜p＜100％并且p＞q就行。特别是在设定为24％≤p≤68％并且设定为0≤q≤16％的情况下，意味着能够使电阻变化层3的电阻值稳定且高速变化。
就电阻变化元件20来说也相同地，在以构成钽氧化物层3c的钽氧化物的缺氧度为r并且以构成复合氧化物层3d的复合氧化物的缺氧度为s的情况下，只要为0％＜r＜100％且r＞s就行。特别是可以设定在24％≤r≤68％并且0≤s≤16％的范围内。
使复合氧化物的缺氧度与组成如下所述地相对应。例如考虑复合氧化物层3d为由Ta、作为追加金属元素的Al(铝)和O形成的复合氧化物并且Ta与Al的元素组成比为1：1的情况。在该情况下，具有化学计量组成的钽氧化物及铝氧化物的组成分别为Ta2O5及Al2O3，因此复合氧化物的组成为s＝0％即为化学计量组成时，成为TaAlO4，为s＝10％时成为TaAlO3.6。
就电阻变化层3的厚度来说，只要为1μm以下，就确认到电阻值的变化，但也可以为40nm以下。就40nm以下的膜厚来说，在使用光刻及蚀刻作为布图工艺的情况下，容易加工，而且能够降低为了使电阻变化层3的电阻值变化而需要的电压脉冲的电压值。另一方面，从更可靠地避免施加电压脉冲时的击穿即绝缘击穿的观点考虑，可以将电阻变化层3的厚度至少设定为5nm以上。
另外，就复合氧化物层3d的厚度来说，从能够降低初始电阻值变得过高的可能性并且得到稳定的电阻变化的观点考虑，可以设定为1nm～8nm左右。
再次参照图1B，在使电阻变化元件20工作的情况下，将第一电极2及第二电极4介由端子7、8分别与电源5的不同端子电连接。在此，也可以将电阻变化元件20隔着保护电阻6与电源5电连接。
就电源5来说，作为用于驱动电阻变化元件20的电脉冲施加装置，以可以对电阻变化元件20施加作为规定的极性、电压及时间宽度的电脉冲的电压脉冲的方式构成。在第一端子7与第二端子8之间施加电压脉冲。
此外，保护电阻6用于防止由过电流导致的电阻变化元件的破坏，就本实施方式来说，其电阻值例如可以设定为4.5kΩ。
此外，以下的说明中，在电阻变化元件20的两电极之间施加的电压脉冲的电压以第一端子7为基准的第二端子8的电位进行特定。另外，将对第二端子8施加正电压时的电流的极性定义为正。
(电阻变化元件的制造方法)
接下来，对如图2所示的电阻变化元件20的制造方法的一个例子进行说明。在此，对复合氧化物层3d为由Ta、Al和O形成的复合氧化物的情况进行描述。
首先，如图2(a)所示，例如通过溅射法在基板1上形成由氮化钽形成的厚度为20nm的第一电极2。
接下来，如图2(b)所示，例如通过在氩气及氧气中对金属钽靶进行溅射的所谓反应性溅射法，在第一电极2上形成钽氧化物层3c。在此，就钽氧化物层3c中的缺氧度来说，能够通过改变氧气与氩气之流量比而容易地调整。另外，基板温度可以设定为室温，而不特别地进行加热。
接下来，如图2(c)所示，使用具有高浓度的含氧率的钽氧化物(例如Ta2O5)靶及具有高浓度的含氧率的铝氧化物(例如Al2O3)靶，并例如以溅射法形成缺氧度更小的复合氧化物层3d。由此，在先前形成的钽氧化物层3c的表面形成缺氧度比该钽氧化物层3c还小的复合氧化物层3d。
这样一来，电阻变化层3使用钽氧化物靶和铝氧化物靶并以同步放电下的溅射法形成，但不限于该例子。电阻变化层3也可以使用钽氧化物靶和铝氧化物靶并以基于交替放电的交替层叠下的溅射法形成。另外，也可以使用金属钽靶和金属铝靶并以氧气气氛下的反应性溅射法形成。
在此，缺氧型的钽氧化物层3c及复合氧化物层3d分别相当于第一电阻变化层及第二电阻变化层，由如此形成的缺氧型的钽氧化物层3c及复合氧化物层3d构成电阻变化层3。此外，就本实施方式来说，缺氧型的钽氧化物层3c及复合氧化物层3d使用了非晶形状态的层，但缺氧型的钽氧化物层3c及复合氧化物层3d中的任一者或两者也可以为晶体状态。
接下来，如图2(d)所示，例如通过溅射法在图2(c)中形成的电阻变化层3上形成由Ir形成的厚度为5nm的第二电极4，由此得到构成电阻变化元件20的层叠结构。就本实施方式来说，将Ir用作第二电极4，但除此以外，作为第二电极，也可以使用Pt、Pd(钯)、Ru(钌)之类的贵金属，也可以使用TiN、TaN之类的金属氮化物，
最后，如图2(e)所示，为了形成电阻变化元件20，使用期望的掩模对第一电极2、缺氧型的钽氧化物层3c、复合氧化物层3d及第二电极4进行布图。由此，形成电阻变化元件20，该电阻变化元件20是以第一电极2及第二电极4夹持由缺氧型的钽氧化物层3c、复合氧化物层3d形成的层叠结构的电阻变化层3而成的。
此外，当形成电阻变化元件20时，第一电极2、钽氧化物层3c、复合氧化物层3d及第二电极4可以使用单一的掩模而统一布图，也可以对每个层使用个别的掩模来布图。
此外，第一电极2及第二电极4以及电阻变化层3的大小及形状可以通过光掩模及光刻来调整。
就本实施方式来说，将第二电极4及电阻变化层3的大小设定为0.1μm×0.1μm(面积为0.01μm2)，将第一电极2与电阻变化层3相接的部分的大小也设定为0.1μm×0.1μm(面积为0.01μm2)。然而，这样的大小及形状是一个例子，可以通过布局设计适当地变更。
另外，就本实施方式来说，作为一个例子，将缺氧型的钽氧化物层3c的缺氧度r设定为38％，将复合氧化物层3d的缺氧度s设定为1％附近。进而，将电阻变化层3的厚度设定为24nm，将钽氧化物层3c的厚度设定为约20nm，将复合氧化物层3d的厚度设定为约4nm。
此外，虽然本实施方式中设定为r＝38％、s＝1％，但r及s的值不限于该例子。如上所述，例如即使在24％≤r≤68％、0≤s≤16％之间变化，也能够实现与本实施方式中的电阻变化特性相同地稳定的电阻变化。
(电阻变化元件的工作)
接下来，参照图1B对由上述制造方法得到的电阻变化元件20的工作进行说明。
以下，将电阻变化层3的电阻值处于规定的高值(例如300kΩ)的情况称为高电阻状态，同样地将处于规定的低值(例如12kΩ)的情况称为低电阻状态。
另外，将以下的过程称为写入过程：通过使用如图1B所示的电源5，在第一端子7与第二端子8之间施加作为负极性的电压脉冲的写入电压脉冲，电阻变化层3的电阻值减少，电阻变化层3从高电阻状态变化至低电阻状态。
另外，将以下过程称为擦除过程：通过在第一端子7与第二端子8之间施加作为正极性的电压脉冲的擦除电压脉冲，电阻变化层3的电阻值增加，电阻变化层3从低电阻状态变化至高电阻状态。
此外，正极性的电压脉冲是指以第一端子7为基准而第二端子8成为正电压的电压脉冲，负极性的电压脉冲是指以第二端子8为基准而第一端子7成为正电压的电压脉冲。
通过反复进行这样的写入过程及擦除过程，电阻变化元件20作为非易失性存储元件工作。
在此，对初始过程进行说明。就本实施方式来说，在第一次上述写入过程之前执行初始过程。初始过程是指在之后的写入过程及擦除过程中为了实现稳定的电阻变化工作的准备过程。
通常，刚制造之后的电阻变化元件20具有比通常的电阻变化时的高电阻状态更高的初始电阻值，在该状态下，即使施加通常工作时的写入电压脉冲或擦除电压脉冲，也不会引起电阻变化。
因此，在初始过程中，对第一端子7与第二端子8之间依次施加作为正极性的电压脉冲的第一初始电压脉冲(高电阻化击穿)及作为负极性的电压脉冲的第二初始电压脉冲(低电阻化击穿)这两种初始电压脉冲。
当施加第一初始电压脉冲时，电阻变化层3的电阻值从初始电阻值减少至第一电阻值，然后当施加第二初始电压脉冲时，电阻变化层3的电阻值从第一电阻值进一步减少至第二电阻值。
之后，通过施加通常工作时的写入电压脉冲或擦除电压脉冲，电阻变化元件20在高电阻状态与低电阻状态之间反复进行电阻变化。
即，初始过程是对在制造了电阻变化元件20之后尚未施加电压的初始状态的电阻变化元件20进行的过程。
此外，在上述初始过程中，使用了正极性的第一初始电压脉冲和负极性的第二初始电压脉冲，但也可以仅使用第一初始电压脉冲或第二初始电压脉冲中的任一者的极性，使电阻变化层3的电阻值从初始电阻值下降至通常工作时的电阻值。
通过经过上述的初始过程，在电阻变化层3内形成被称为长丝的具有比周围的缺氧度大的缺氧度的局部区域。此外，在后述的基于计算机模拟的扩散系数的计算中，基于过去的分析结果，将长丝的缺氧度设定为20％。
当在初始过程后的通常的电阻变化工作时，通过在第一端子7与第二端子8之间施加作为负极性的电压脉冲的写入电压脉冲，电阻状态从高电阻状态变化至低电阻状态。另外，通过对第一端子7与第二端子8之间施加作为正极性的电压脉冲的擦除电压脉冲，电阻状态从低电阻状态变化至高电阻状态。
作为此时的电阻变化工作的机理，认为长丝内的缺氧度通过写入电压脉冲而上升，并且通过擦除电压脉冲而降低。在此，当分别以电阻变化工作时的高电阻状态及低电阻状态的长丝内的缺氧度为NHVO、NLVO时，满足NHVO＜NLVO的关系。
此外，就本实施方式来说，通过经过初始过程而形成了长丝，但不并是必须经过初始过程而形成长丝。例如，通过当形成电阻变化元件时设置缺氧度比0％充分大的复合氧化物层，可以代用长丝。
图3是表示使电阻变化元件20工作的电路构成的一个例子及将数据写入至该电阻变化元件20的情况下的工作例子的图。
如图3所示，该电路具备电阻变化元件20、第一端子7及第二端子8。如图1B所示的电阻变化元件20的第二电极4与第二端子8电连接，第一电极2与第一端子7电连接。
另外，在电阻变化元件20的第一电极2与第一端子7之间设置有晶体管13。该晶体管发挥选择电阻变化元件20的开关元件及保护电阻的作用。通过对该晶体管13施加栅压Vg，介由晶体管13对电阻变化元件20供给规定的电压脉冲。
图4是表示对于电阻变化元件20的写入过程及擦除过程中的电阻变化层3的电阻值的变化的示意图。写入过程是对电阻变化元件20写入理论值0的低电阻化过程；擦除过程是对电阻变化元件20写入理论值1的高电阻化过程。此外，如图3所示，就低电阻化过程及高电阻化过程来说，当施加正极性的电压脉冲时，以第一端子7为基准，对第二端子8供给规定的正电压脉冲，施加负极性的电压脉冲时，以第二端子8为基准，对第一端子7供给规定的正电压脉冲。
在电阻变化元件20的电阻变化层3在某一时刻处于高电阻状态的情况下，如果对第二端子8供给负极性的低电阻化电压脉冲(第二电压脉冲：电压值VRL)，则电阻变化层3的电阻值从高电阻值RH变化至低电阻值RL。另一方面，在电阻变化层3的电阻值为低电阻值RL的情况下，如果对第二端子8供给正极性的高电阻化电压脉冲(第一电压脉冲：电压值VRH)，则电阻变化层3的电阻值从低电阻值RL变化至高电阻值RH。
图5是表示使电阻变化元件20工作的电路构成的一个例子及将写入该电阻变化元件20的数据读出的情况下的工作例的图。
如图5所示，在进行数据的读出的情况下，以第一端子7为基准，对第二端子8供给读出电压。该读出电压是即使对电阻变化元件20供给也不会使其电阻变化的程度的值，以第一电极2及接地点为基准进行特定。
(基于导入氧扩散系数小的材料来改善数据保持特性的机理)
在此，对为什么通过使用电阻变化元件20中氧扩散系数小的复合氧化物层3d来代替电阻变化元件10中的第二钽氧化物层3b会改善数据保持特性的推断的机理进行说明。然而，关于上述的数据保持特性的改善机理，尚未得出确定的结论，因此仅叙述可能性。
首先，对电阻变化元件的高电阻状态与低电阻状态的不同进行说明。图6A示出了低电阻状态下的电阻变化元件10的截面示意图，图6B示出了高电阻状态下的电阻变化元件10的截面示意图。
就电阻变化元件10来说，低电阻状态及高电阻状态均比初始状态的电阻值低，因此认为即使在任意电阻状态下，均是在钽氧化物层3b中存在将上部电极4与钽氧化物层3a连接的长丝3e的状态。
认为电阻变化元件10的电阻值是根据存在于该长丝3e的氧缺陷9的量来决定的，低电阻状态的电阻变化元件10的长丝3e内的含氧率NLOx与高电阻状态的电阻变化元件的长丝3e内的含氧率NHOx满足NLOx＜NHOx。这一关系就电阻变化元件20来说也相同地成立。
以更微观对长丝3e内的氧缺陷9与电阻变化元件10、20的电阻值的关系进行说明。认为在长丝3e内存在氧缺陷连接而成的微小导通通路，在低电阻状态下，氧缺陷9足够多，因此该微小导通通路是从上部电极2连接至钽氧化物3a的状态。另一方面，在高电阻状态下氧缺陷9的量少，因此该微小导通通路为在中途中断的状态
基于如上所述的电阻变化的机理，认为电阻变化后的数据保持状态下从低电阻状态至高电阻状态的变化相当于如下情况：长丝3e内的微小导通通路的连接脆弱，因此周围的氧扩散至微小导通通路而与某一氧缺陷9相结合，由此微小导通通路在中途中断。
与此相对，如图6C所示，就电阻变化元件20来说，作为存在长丝3e的层，使用进一步包含与Ta不同的追加金属元素11并且氧扩散系数比钽氧化物层3b小的复合氧化物层3d。由此，保持数据时的氧扩散量与以往相比降低，因此能够抑制周围的氧扩散至微小导通通路而与氧缺陷9相结合。推定其结果是：与以往相比能够实现长期的数据保持、特别是低电阻状态的保持。
另一方面，认为电阻变化后的数据保持状态下从高电阻状态至低电阻状态的变化相当于如下情况：长丝3e内的微小导通通路在中途中断，但在氧缺陷的数量多的情况下，通过氧的扩散，生成新的氧缺陷并与已经存在的氧缺陷相结合，由此中断的微小导通通路连接。
与此相对，就电阻变化元件20来说，如图6D所示，作为存在长丝3e的层，使用进一步含有与Ta不同的追加金属元素11并且氧扩散系数比钽氧化物层3b小的复合氧化物层3d。由此，保持数据时的氧扩散量与以往相比降低，因此能够抑制由高电阻状态下的长丝3e内的氧扩散导致产生微小导电通路的连接。推定其结果是：与以往相比能够实现长期的数据保持特别是高电阻状态下的保持。
以上，就本实施方式来说，对电阻变化元件20的例子进行了说明，但不限于该例子，该电阻变化元件20是将钽氧化物用于第一电阻变化层并且将复合氧化物用于第二电阻变化层而成的，该复合氧化物是将与Ta不同的追加金属元素加入了钽氧化物而成的。只要电阻变化元件也满足氧扩散系数的大小关系，则也适用相同的说明，该电阻变化元件是将除了Ta以外的金属的氧化物用于第一电阻变化层并且将复合氧化物用于第二电阻变化层而成的，该复合氧化物是将追加金属元素加入了该除了Ta以外的金属的氧化物加入了而成的。
(复合氧化物的实施例)
关于用于本实施方式的第二电阻变化层的复合氧化物，对适当的追加金属元素进行了研究，因此在以下进行说明。
就本实施例来说，使用计算机模拟对适于作为复合氧化物的材料进行了研究。具体来说，抽取与Ta不同的追加金属元素，该追加金属元素是与钽氧化物一起构成复合氧化物时使复合氧化物中的氧扩散系数变得比钽氧化物小。以下的说明中，将钽称为第一金属元素，将追加金属元素称为第二金属元素。
此外，就后述的基于计算机模拟的扩散系数的计算来说，对于通过电阻变化元件20的工作的初始过程而在复合氧化物层3d中产生的缺氧度大的局部区域即长丝，基于过去的分析结果将缺氧度设定为20％而实施了计算。
首先，如下所述地算出了复合氧化物的氧扩散系数。
以Ta为第一金属元素并以选自Al、Hf(铪)、V(钒)、及Si(硅)中的金属元素为第二金属元素而设定了待实施模拟的金属氧化物及复合氧化物。具体来说，设定了不含第二金属元素的钽氧化物、钽-铝复合氧化物、钽-铪复合氧化物、钽-硅复合氧化物、钽-钒复合氧化物这五种。不含第二金属元素的钽氧化物是与复合氧化物进行对比的比较例，相当于现有技术的第二电阻变化层的构成材料。作为比较例的钽氧化物，为了与作为构成第一电阻变化层的第一金属氧化物的钽氧化物相区别，将其作为第二金属氧化物进行参照。
将进行了模拟的五种金属氧化物及复合氧化物的组成示于表1。作为进行模拟的原子数，以钽元素相对于相当于现有技术的电阻变化元件的钽氧化物成为54个的方式设定了原子数。此外，原子数越大，则越能够精密地实施模拟；但另一方面，模拟的时间变得庞大，因此设定了上述的值。然而认为并不必须以上述的原子数实施模拟，即使以其它原子数实施模拟，也可以得到与本次的结果相同的结果。
表1
Figure BDA0003128392340000141
就本实施方式中的电阻变化元件来说，通过经过上述的初始过程，长丝3e形成在电阻变化层3内。通过过去的定量分析，推定长丝3e中的钽氧化物的缺氧度大约为20％左右。
因此，在模拟中，上述五种金属氧化物及复合氧化物的缺氧度均设定为成为20％的组成。缺氧度为20％的钽氧化物的组成为Ta54O108。另外，关于包含钽和第二金属元素的复合氧化物，以第二金属元素置换了54个钽原子中的约22％即12个钽原子(对应于缺氧度为20％的钽氧化物中24个氧原子)。通过将置换后的第二金属元素的个数设定为以第二金属元素和24个氧原子构成缺氧度为20％的金属氧化物的个数，将复合氧化物整体的缺氧度设定为20％。
由此，例如就钽-铝复合氧化物来说，设定为(Ta42O84)-(Al20O24)。对于其它复合氧化物也相同。此外，认为虽然在此以(Ta42O84)进行了模拟，但即使以不同的组成实施时，也可得到与本次的结果相同的结果。另外，认为虽然在本次的计算中将缺氧度设定为20％，但不必须将缺氧度设定为20％，只要在各金属氧化物中设定相等的缺氧度，就可以得到与本次的结果相同的结果。
另外，以后详细研究以第二金属元素置换钽原子中的百分之多少是有效的。
对于如此地设定的五种金属氧化物及复合氧化物，基于Birch-Murnagh an的状态方程式，通过第一原理计算求出了成为4000K下的最稳定状态的结构。具体来说，作为状态变得稳定的结构的指标，求出了内部能量变得最小的结构。通过该计算，算出成为最稳定状态的结构下的体积弹性模量。
体积弹性模量是由赫姆霍尔兹自由能即内部能量与熵之和的曲率来定义的，但在本模拟中，将赫姆霍尔兹自由能拟合为与内部能量相等，则算出了体积弹性模量的值。然而，认为不将赫姆霍尔兹自由能与内部能量设定为相等来实施模拟，体积弹性模量的大小关系也可以得到与本次的结果相同的结果。
接下来，就成为最稳定状态的结构来说，模拟50皮秒之间的氧原子的运动，计算各氧原子移动的总距离并取其平均，由此算出了4000K下的各金属氧化物中的氧扩散系数。
进而，在3000K下也实施与130皮秒以上期间的氧原子的移动相关的模拟，算出了3000K下的各金属氧化物中的氧扩散系数。
最后，根据4000K及3000K下的各金属氧化物中的氧扩散系数的值，基于阿雷尼厄斯式算出了相当于室温的300K下的氧扩散系数的值。
将如此地算出的模拟结果示于表1。由表1可知：就钽-铝复合氧化物、钽-铪复合氧化物这两种金属氧化物来说，氧扩散系数比钽氧化物小。另一方面，就钽-铝复合氧化物、钽-铪复合氧化物这两种金属氧化物来说，体积弹性模量比钽氧化物更大。
在此，体积弹性模量是指受到一定的压力时体积变化的比例的倒数，通常认为体积弹性模量大的材料的应变强或者硬。
由此，可以如下所述地解释上述的模拟结果。即，就体积弹性模量大的钽-铝复合氧化物、钽-铪复合氧化物来说，复合氧化物的网络被牢固地结合，因此氧原子从该网络分离而扩散的现象与钽氧化物相比不易发生。
进而，复合氧化物的体积弹性模量与由构成复合氧化物的第二金属元素及氧形成的化学计量组成的氧化物的熔点相比，在本次实施了计算的四种复合氧化物中，除了钽-硅复合氧化物以外存在正相关。
钽-硅复合氧化物是在本次研究中唯一的硅为半导体并且有机硅氧化物为共价结合性氧化物，因此尽管熔点高，但体积弹性模量小，对于扩散系数的降低的帮助小。考虑到这一点，推测通过使用形成离子结合性氧化物的通常的金属元素作为第二金属元素并将由第二金属元素和氧形成的熔点高的金属氧化物与钽氧化物混合而制成复合氧化物，复合氧化物的体积弹性模量上升，其结果是氧扩散系数降低。
基于该观点认为构成本实施方式中的复合氧化物的第二金属元素有可能可以选自其氧化物具有比钽氧化物高的熔点的金属即Zn(锌)、Ti(钛)、Ga(镓)、Ni(镍)、Al、Y(钇)、Zr(锆)、Mg(镁)、Hf之中。
然而，上述的氧扩散系数的降低现象有可能与本次未研究的其它的原因更相关，因此其氧化物的熔点比钽氧化物更高的全部金属元素中，体积弹性模量未必自动地变大。另外，就体积弹性模量比钽氧化物还大的复合金属氧化物来说，氧扩散系数未必自动地变小。
基于与以上进行了说明的基于第一原理计算的模拟结果，就本实施例来说，对于确认了氧扩散系数降低的钽-铝复合氧化物、钽-铪复合氧化物，使用本实施方式中的电阻变化元件的制造方法及工作方法来制作电阻变化元件，并使之实际地工作。
图7A表示由钽-铝复合氧化物或钽-铪复合氧化物构成电阻变化元件的第二电阻变化层而成的电阻变化元件的电阻变化电压的元素组成依赖性。在此，电阻变化电压是指通过对电阻变化元件施加而使之发生电阻变化的电压。横轴的元素组成比表示构成第二电阻变化层的复合氧化物所包含的第二金属元素与第一金属元素和第二金属元素之和的组成比。在此，第一金属元素为Ta，第二金属元素为Al或Hf。组成比0表示不含Al或Hf而仅含Ta的氧化物。
由图7A可知：通过向钽氧化物添加Al或Hf，电阻变化电压上升。
认为电阻变化元件中的电阻变化现象相当于通过电能使氧离子移动而使长丝3e内的氧缺陷9的量变化，因此需要对氧扩散系数小的电阻变化层3施加更大的电压。
即，认为图7A的结果试验性地示出了通过将Al或Hf加入钽氧化物，氧扩散系数降低。
然而，另一方面，伴随着非易失性存储器的大容量化，要求工作电压降低，因此期望对于钽氧化物保持为0.2V以下左右的施加电压的增加。基于这样的观点，根据电阻变化电压的元素组成依赖性的结果对倾向进行了预测，结果是复合氧化物所包含的第二金属元素与第一金属元素和第二金属元素之和的组成比例如可以为10％～50％。
进而，就本实施例来说，对使用了钽氧化物、钽-铝复合氧化物、钽-铪复合氧化物作为本实施方式中的电阻变化元件的第二电阻变化层的情况下的电阻变化元件组进行了数据保持特性的评价。
在此，具体示出在本实施例中进行了的电阻变化工作条件。作为通常的电阻变化工作，就写入电压脉冲来说，在施加脉冲时以在电阻变化元件流动的电流成为150μA的方式设定负极性的脉冲电压并将脉冲施加时间设定为100ns。另外，就擦除电压脉冲来说，将脉冲电压设定为+1.8V，将脉冲施加时间设定为100ns。在本实施例中，实施了上述的初始过程之后，在上述条件下重复通常的电阻变化工作1000次。
如上所述，进行了所准备的电阻变化元件组的电阻值的保持特性的评价。此外，用于本实施例的电阻变化元件的电阻值具有在室温左右的温度下10年以上也几乎观察不到劣化的特性。因此，使非易失性存储元件保持于210℃的恒温槽中而使劣化加速，进行了保持特性的评价。此外，从恒温槽中取出非易失性存储元件并在室温下进行了电阻值的测定。
图7B示出了由钽氧化物构成电阻变化元件的第二电阻变化层的比较例的电阻变化元件组以及由钽-铝复合氧化物及钽-铪复合氧化物构成的实施例的电阻变化元件组中的保持特性的相对劣化量。就图7B来说，作为保持特性的相对劣化量的一个例子，将由低电阻状态下的电阻值的上升导致的读出电流的减少率表示为1，将比较例的电阻变化元件组中的减少率表示为1。
由图7B可知：就由钽-铝复合氧化物及钽-铪复合氧化物构成的第二电阻变化层的电阻变化元件组来说，相对劣化量(读出电流的减少率)比由钽氧化物构成第二电阻变化层的电阻变化元件组小。即，可知：低电阻状态下的电阻值的上升率得到抑制而使保持特性提高。
根据以上内容可知：通过使用本实施方式的电阻变化元件，能够与以往相比更长期稳定地存储信息。
(实施方式2)
实施方式2是使用实施方式1中进行了说明的电阻变化元件而构成的1晶体管/1非易失性存储部型(1T1R型)的非易失性存储装置。以下，对该非易失性存储装置的构成及工作进行说明。
图8是表示实施方式2的非易失性存储装置的构成的一个例子的框图。
如图8所示，本实施方式的1T1R型的非易失性存储装置100在半导体基板上具备存储器主体部101。存储器主体部101具备具有电阻变化元件及存取晶体管的存储单元阵列102和电压施加电路。在此，存取晶体管是电流控制元件的一个例子。
电压施加电路例如具备行选择电路/驱动器103、列选择电路104、写入电路105、读出放大器106及数据输入输出电路107。
写入电路105控制初始过程以及数据的写入过程及读出过程中向存储器单元施加电压。读出放大器106检测在选择位线流动的电流量，进行存储2值数据中的哪些数据的判定。数据输入输出电路107介由端子DQ进行输入输出数据的输入输出处理。
另外，非易失性存储装置100进一步具备VCP(单元板)电源108、地址输入电路109及控制电路110。地址输入电路109接受从外部输入的地址信号。控制电路110基于从外部输入的控制信号而控制存储器主体部101的工作。
存储单元阵列102具备与形成于半导体基板上的相互交叉排列的多个字线WL0、WL1、WL2、……及位线BL0、BL1、BL2、……、与这些字线WL0、WL1、WL2、……及位线BL0、BL1、BL2、……的交点相对应地设置的多个存取晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33、……以及与存取晶体管T11、T12、……一对一地设置的多个存储器单元M111、M112、M113、M121、M122、M123、M131、M132、M133(以下表示“存储器单元M111、M112、……”)。在此，存储器单元M111、M112、……相当于实施方式1的电阻变化元件20。
另外，存储单元阵列102具备与字线WL0、WL1、WL2、……平行地排列的多个板线PL0、PL1、PL2、……。
分别地，存取晶体管T11、T12、T13、……的漏电极分别与位线BL0连接，存取晶体管T21、T22、T23、……的漏电极与位线BL1连接，存取晶体管T31、T32、T33、……的漏电极与位线BL2连接。
另外，分别地，存取晶体管T11、T21、T31、……的栅极与字线WL0连接，存取晶体管T12、T22、T32、……的栅极与字线WL1连接，存取晶体管T13、T23、T33、…的栅极与字线WL2连接。
进而，存取晶体管T11、T12、……的源极分别与存储器单元M111、M112、……连接。
另外，分别地，存储器单元M111、M121、M131、……与板线PL0连接，存储器单元M112、M122、M132、…与板线PL1连接，存储器单元M113、M123、M133、……与板线PL2连接。
就这样的构成的非易失性存储装置100来说，地址输入电路109从外部电路(未图示)接受地址信号，基于该地址信号将行地址信号输出至行选择电路/驱动器103，并且将列地址信号输出至列选择电路104。
在此，地址信号是表示多个存储器单元M111、M112、……中的被选择的特定的存储器单元的地址的信号。另外，行地址信号是表示示于地址信号的地址中的行的地址的信号，列地址信号是表示示于地址信号的地址中的列的地址的信号。
另外，就控制电路110来说，在初始过程中，对写入电路105输出写入信号，该写入信号指示对各存储器单元M111、M112、…依次施加第一初始电压脉冲及第二初始电压脉冲。写入电路105在接受了该写入信号的情况下，对列选择电路104输出信号，该信号指示对全部位线BL0、BL1、BL2、……施加第一初始电压脉冲及第二初始电压脉冲。
进而，列选择电路104在接受了该信号的情况下，对全部位线BL0、BL1、BL2、……施加第一初始电压脉冲及第二初始电压脉冲。此时，行选择电路/驱动器103对全部字线WL0、WL1、WL2、……施加规定的电压。
经过以上的工作，初始过程结束。
然后，就控制电路110来说，在数据的写入过程中，将写入信号输出至写入电路105，该写入信号与输入数据输入输出电路107的输入数据Din相对应地指示施加写入电压脉冲或擦除电压脉冲。另一方面，就控制电路110来说，在数据的读出过程中，将读出信号输出至列选择电路104，该读出信号指示施加读出用电压脉冲。
行选择电路/驱动器103接受从地址输入电路109输出的行地址信号，与该行地址信号相对应地选择多个字线WL0、WL1、WL2、……中的任意字线，对该所选择的字线施加规定的电压。
另外，列选择电路104接受从地址输入电路109输出的列地址信号，与该列地址信号相对应地选择多个位线BL0、BL1、BL2、……中的任意位线，对该选择的位线施加写入电压脉冲、擦除电压脉冲或读出用电压脉冲。
写入电路105在接受了从控制电路110输出的写入信号的情况下输出信号，该信号对列选择电路104指示对所选择的位线施加写入电压脉冲或擦除电压脉冲。
就读出放大器106来说，在数据的读出过程中，检测在成为读出对象的选择位线流动的电流量，识别存储的数据。在本实施方式的情况下，将各存储器单元M111、M112、……的电阻状态设定为高低两种状态，使这些各状态与各数据相对应。因此，读出放大器106识别所选择的存储器单元的电阻变化层的电阻状态处于何种状态，与此相应地判定存储2值数据中的哪些数据。其结果是，所得到的输出数据DO介由数据输入输出电路107向外部电路输出。
根据非易失性存储装置100，使用相当于实施方式1的电阻变化元件20的存储器单元M111、M112、……，因此能够长期稳定地存储信息。
(实施方式3)
实施方式3是使用实施方式1中进行了说明的电阻变化元件而构成的交叉点型的非易失性存储装置。以下，对该非易失性存储装置的构成及工作进行说明。
图9是表示实施方式3的非易失性存储装置的构成的一个例子的框图。
如图9所示，本实施方式的非易失性存储装置200在半导体基板上具备存储器主体部201。存储器主体部201具备存储单元阵列202、行选择电路/驱动器203、列选择电路/驱动器204、写入电路205、读出放大器206及数据输入输出电路207。
写入电路205控制在初始过程以及数据的写入过程及读出过程中向存储器单元施加电压。读出放大器206对在选择位线流动的电流量进行检测而识别存储2值数据中的哪些数据。数据输入输出电路207介由端子DQ进行输入输出数据的输入输出处理。
另外，非易失性存储装置200进一步具备地址输入电路208及控制电路209。地址输入电路208接受从外部输入的地址信号。控制电路209基于从外部输入的控制信号来控制存储器主体部201的工作。
存储器阵列202具备以在半导体基板上相互平行地形成的多个字线WL0、WL1、WL2、……及在这些字线WL0、WL1、WL2、……的上方在与该半导体基板的主面平行的面内相互平行并且与多个字线WL0、WL1、WL2、……立体交叉的方式形成的多个位线BL0、BL1、BL2、……。
另外，与这些字线WL0、WL1、WL2、……及位线BL0、BL1、BL2、……的交点相对应地设置有以矩阵状设置的多个存储器单元M211、M212、M213、M221、M222、M223、M231、M232、M233、……。在此，存储器单元M211、M212、……与相当于实施方式1的电阻变化元件20的元件及由MIM(Metal-Insulator-Metal)二极管或MSM(Metal-Semiconductor-Metal)二极管等构成的电流控制元件连接而构成。
就这样的构成的非易失性存储装置200来说，地址输入电路208从外部电路(未图示)接受地址信号，基于该地址信号将行地址信号输出至行选择电路/驱动器203，并且将列地址信号输出至列选择电路/驱动器204。在此，地址信号是表示多个存储器单元M211、M212、……中的被选择的特定的存储器单元的地址的信号。另外，行地址信号是表示示于地址信号的地址中的行的地址的信号，列地址信号是表示相同列的地址的信号。
另外，就控制电路209来说，在初始过程中，对写入电路205输出写入信号，该写入信号指示对各存储器单元M211、M212、……依次施加第一初始电压脉冲及第二初始电压脉冲。在写入电路205接受了该写入信号的情况下，对行选择电路/驱动器203输出信号，该信号指示对全部字线WL0、WL1、WL2、……施加规定的电压的信号，并且对列选择电路/驱动器204输出信号，该信号指示对全部位线BL0、BL1、BL2、……施加第一初始电压脉冲及第二初始电压脉冲。
经过以上的工作，初始过程结束。
然后，就控制电路209来说，在数据的写入过程中，与输入至数据输入输出电路207的输入数据Din相对应地将写入信号输出至写入电路205，该写入信号指示施加写入电压脉冲或擦除电压脉冲。另一方面，就控制电路209来说，在数据的读出过程中，将读出信号输出至列选择电路/驱动器204，该读出信号指示施加读出用电压脉冲。
行选择电路/驱动器203接受从地址输入电路208输出的行地址信号，与该行地址信号相对应地选择多个字线WL0、WL1、WL2、……中的任意字线，对该选择的字线施加规定的电压。
另外，列选择电路/驱动器204接受从地址输入电路208输出的列地址信号，与该列地址信号相对应地选择多个位线BL0、BL1、BL2、……中的任意位线，对该选择的位线施加写入电压脉冲、擦除电压脉冲或读出用电压脉冲。
在写入电路205接受了从控制电路209输出的写入信号的情况下输出信号，该信号对行选择电路/驱动器203指示对所选择的字线施加电压，并且输出信号，该信号对列选择电路/驱动器204指示对所选择的位线施加写入电压脉冲或擦除电压脉冲。
就读出放大器206来说，在数据的读出过程中，检测在作为读出对象的选择位线流动的电流量，识别存储的数据。在本实施方式的情况下，将各存储器单元M211、M212、……的电阻状态设定为高低两种状态，使这些各状态与各数据相对应。因此，读出放大器206识别所选择的存储器单元的电阻变化层的电阻状态处于何种状态，与此相应地判定存储2值数据中的哪些数据。其结果是所得到的输出数据DO介由数据输入输出电路207被输出至外部电路。
根据非易失性存储装置200，使用包含相当于实施方式1的电阻变化元件20的元件的存储器单元M211、M212、……，因此能够长期稳定地存储信息。
此外，通过将如图9所示的本实施方式的非易失性存储装置中的存储器阵列以三维方式堆叠，能够实现多层化结构的非易失性存储装置。通过设置这样构成的多层化存储器阵列，能够实现超大容量非易失性存储装置。
(总结)
如以上进行了说明那样，本申请的电阻变化型非易失性存储元件具备第一电极、第二电极和电阻变化层，该电阻变化层夹在上述第一电极与上述第二电极之间，并且基于施加于两电极之间的电信号而使电阻值可逆地变化，其中，上述电阻变化层具有第一电阻变化层和第二电阻变化层，该第一电阻变化层是由缺氧型的第一金属氧化物构成的，该第一金属氧化物由第一金属元素和氧形成，该第二电阻变化层由上述第一金属元素、与上述第一金属元素不同的第二金属元素和氧形成，并且由缺氧度与上述第一金属氧化物不同的复合氧化物构成，上述复合氧化物的缺氧度比上述第一金属氧化物的缺氧度小，上述复合氧化物在室温下的氧扩散系数比由上述第一金属元素和氧形成并且缺氧度与上述复合氧化物的缺氧度相等的第二金属氧化物在室温下的氧扩散系数小。
另外，就本申请的电阻变化型非易失性存储元件来说，上述复合氧化物的体积弹性模量可以比上述第二金属氧化物的体积弹性模量大。
另外，就本申请的电阻变化型非易失性存储元件来说，上述第二金属元素的氧化物的化学计量组成下的熔点可以比上述第一金属元素的氧化物的化学计量组成下的熔点高。
另外，就本申请的电阻变化型非易失性存储元件来说，上述第二金属元素形成离子结合性氧化物。
另外，就本申请的电阻变化型非易失性存储元件来说，上述复合氧化物的电阻率比上述第一金属氧化物的电阻率大。
另外，就本申请的电阻变化型非易失性存储元件来说，上述第一金属元素可以是过渡金属或Al。
另外，就本申请的电阻变化型非易失性存储元件来说，上述第一金属元素可以是钽。
另外，就本申请的电阻变化型非易失性存储元件来说，上述第二金属元素可以是Zn、Ti、Ga、Ni、Al、Y、Zr、Mg及Hf中的任意元素。
另外，就本申请的电阻变化型非易失性存储元件来说，上述第二金属元素可以是Al或Hf。
另外，就本申请的电阻变化型非易失性存储元件来说，上述复合氧化物中的上述第二金属元素与上述第一金属元素和上述第二金属元素之和的组成比可以为10％～50％。
另外，就本申请的电阻变化型非易失性存储元件来说，上述第一电阻变化层及上述第二电阻变化层可以均为非晶形状态。
另外，就本申请的电阻变化型非易失性存储元件来说，可以以夹在上述第二电极与上述第一电阻变化层之间的方式配置上述第二电阻变化层，并且上述第二电极可以由贵金属形成。
另外，就本申请的电阻变化型非易失性存储元件来说，可以以夹在上述第二电极与上述第一电阻变化层之间的方式配置上述第二电阻变化层，并且上述第二电极可以由过渡金属氮化物形成。
另外，就本申请的电阻变化型非易失性存储元件来说，基于施加于上述第一电极与上述第二电极之间的电信号的可逆电阻值的变化起因于氧离子的移动。
另外，就本申请的电阻变化型非易失性存储元件来说，上述电阻变化层可以在上述第二电阻变化层内具有缺氧度大的局部区域。
另外，就本申请的电阻变化型非易失性存储元件来说，可以进一步具备与上述第一电极或上述第二电极电连接的电流控制元件。
另外，就本申请的电阻变化型非易失性存储元件来说，上述电流控制元件可以为晶体管或二极管。
另外，本申请的电阻变化型非易失性存储装置具备形成于基板上的存储单元阵列和电压施加电路，其中，就上述存储单元阵列来说，在矩阵上配置有权利要求1所述的电阻变化型非易失性存储元件，上述电压施加电路对规定的上述电阻变化型非易失性存储元件进行数据的写入和擦除及数据的读出。
另外，就本申请的电阻变化型非易失性存储装置来说，上述电阻变化型非易失性存储元件分别进一步具备与上述第一电极或上述第二电极电连接的电流控制元件，上述电流控制元件可以是晶体管。
另外，就本申请的电阻变化型非易失性存储装置来说，上述电阻变化型非易失性存储元件分别进一步具备与上述第一电极或上述第二电极电连接的电流控制元件，上述电流控制元件可以是二极管。
产业上的可利用性
本发明的电阻变化型非易失性存储元件及使用了该存储单元的电阻变化型非易失性存储装置能够长期稳定地存储信息，特别是作为用于数据服务器或个人用信息记录介质之类的各种电子设备的电阻变化型非易失性存储元件及使用了该存储单元的电阻变化型非易失性存储装置等是有用的。
符号说明
1 基板
2 第一电极
3 电阻变化层
3a 第一钽氧化物层
3b 第二钽氧化物层
3c 钽氧化物层
3d 复合氧化物层
3e 长丝
4 第二电极
5 电源
6 保护电阻
7 第一端子
8 第二端子
9 氧缺陷
10、20 电阻变化元件
11 追加金属元素
13 晶体管
100 非易失性存储装置
101 存储器主体部
102 存储器阵列
103 行选择电路/驱动器
104 列选择电路
105 写入电路
106 读出放大器
107 数据输入输出电路
108 电源
109 地址输入电路
110 控制电路
200 非易失性存储装置
201 存储器主体部
202 存储器阵列
203 行选择电路/驱动器
204 列选择电路/驱动器
205 写入电路
206 读出放大器
207 数据输入输出电路
208 地址输入电路
209 控制电路

Claims (20)

1.一种电阻变化型非易失性存储元件，其具备第一电极、第二电极和电阻变化层，所述电阻变化层夹在所述第一电极与所述第二电极之间，并且基于施加于两电极之间的电信号而使电阻值可逆地变化，
其中，所述电阻变化层具有第一电阻变化层和第二电阻变化层，所述第一电阻变化层是由缺氧型的第一金属氧化物构成的，该第一金属氧化物由第一金属元素和氧形成，所述第二电阻变化层由所述第一金属元素、与所述第一金属元素不同的第二金属元素和氧形成，并且由缺氧度与所述第一金属氧化物不同的复合氧化物构成，
所述复合氧化物的缺氧度比所述第一金属氧化物的缺氧度小，
所述复合氧化物在室温下的氧扩散系数比由所述第一金属元素和氧形成并且缺氧度与所述复合氧化物的缺氧度相等的第二金属氧化物在室温下的氧扩散系数小。
2.根据权利要求1所述的电阻变化型非易失性存储元件，其中，所述复合氧化物的体积弹性模量比所述第二金属氧化物的体积弹性模量大。
3.根据权利要求1所述的电阻变化型非易失性存储元件，其中，所述第二金属元素的氧化物的化学计量组成下的熔点比所述第一金属元素的氧化物的化学计量组成下的熔点高。
4.根据权利要求1所述的电阻变化型非易失性存储元件，其中，所述第二金属元素形成离子结合性氧化物。
5.根据权利要求1所述的电阻变化型非易失性存储元件，其中，所述复合氧化物的电阻率比所述第一金属氧化物的电阻率大。
6.根据权利要求1所述的电阻变化型非易失性存储元件，其中，所述第一金属元素为过渡金属或Al(铝)。
7.根据权利要求6所述的电阻变化型非易失性存储元件，其中，所述第一金属元素为Ta(钽)。
8.根据权利要求6所述的电阻变化型非易失性存储元件，其中，所述第二金属元素是Zn(锌)、Ti(钛)、Ga(镓)、Ni(镍)、Al、Y(钇)、Zr(锆)、Mg(镁)及Hf(铪)中的任意金属元素。
9.根据权利要求8所述的电阻变化型非易失性存储元件，其中，所述第二金属元素为Al或Hf。
10.根据权利要求6所述的电阻变化型非易失性存储元件，其中，所述复合氧化物中的所述第二金属元素与所述第一金属元素和所述第二金属元素之和的组成比为10％～50％。
11.根据权利要求1所述的电阻变化型非易失性存储元件，其中，所述第一电阻变化层及所述第二电阻变化层均为非晶形状态。
12.根据权利要求1所述的电阻变化型非易失性存储元件，其中，以夹在所述第二电极与所述第一电阻变化层之间的方式配置所述第二电阻变化层，并且所述第二电极由贵金属形成。
13.根据权利要求1所述的电阻变化型非易失性存储元件，其中，以夹在所述第二电极与所述第一电阻变化层之间的方式配置所述第二电阻变化层，并且所述第二电极由过渡金属氮化物形成。
14.根据权利要求1所述的电阻变化型非易失性存储元件，其中，基于施加于所述第一电极与所述第二电极之间的电信号的电阻值的可逆变化起因于氧离子的移动。
15.根据权利要求1所述的电阻变化型非易失性存储元件，其中，所述电阻变化层在所述第二电阻变化层内具有缺氧度大的局部区域。
16.根据权利要求1～15中任一项所述的电阻变化型非易失性存储元件，其进一步具备与所述第一电极或所述第二电极电连接的电流控制元件。
17.根据权利要求16所述的电阻变化型非易失性存储元件，其中，所述电流控制元件为晶体管或二极管。
18.一种电阻变化型非易失性存储装置，其具备形成于基板上的存储单元阵列和电压施加电路，
其中，就所述存储单元阵列来说，在矩阵上配置有多个权利要求1所述的电阻变化型非易失性存储元件，
所述电压施加电路对规定的所述电阻变化型非易失性存储元件进行数据的写入和擦除及数据的读出。
19.根据权利要求18所述的电阻变化型非易失性存储装置，其中，所述电阻变化型非易失性存储元件分别进一步具备与所述第一电极或所述第二电极电连接的电流控制元件，
所述电流控制元件为晶体管。
20.根据权利要求18所述的电阻变化型非易失性存储装置，其中，所述电阻变化型非易失性存储元件分别进一步具备与所述第一电极或所述第二电极电连接的电流控制元件，
所述电流控制元件为二极管。
CN201980085823.XA 2018-12-26 2019-08-06 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置 Pending CN113228254A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018241986A JP7308026B2 (ja) 2018-12-26 2018-12-26 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置
JP2018-241986 2018-12-26
PCT/JP2019/030901 WO2020136974A1 (ja) 2018-12-26 2019-08-06 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置

Publications (1)

Publication Number Publication Date
CN113228254A true CN113228254A (zh) 2021-08-06

Family

ID=71127121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980085823.XA Pending CN113228254A (zh) 2018-12-26 2019-08-06 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置

Country Status (4)

Country Link
US (1) US11889776B2 (zh)
JP (1) JP7308026B2 (zh)
CN (1) CN113228254A (zh)
WO (1) WO2020136974A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP2006005313A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 半導体装置及びその製造方法
JP4848633B2 (ja) 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
CN101542730B (zh) 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
JP5216847B2 (ja) 2008-04-01 2013-06-19 株式会社東芝 情報記録再生装置
WO2012042897A1 (ja) * 2010-10-01 2012-04-05 パナソニック株式会社 不揮発性記憶素子の製造方法および不揮発性記憶素子
CN103339680B (zh) * 2011-02-01 2016-04-13 松下电器产业株式会社 非易失性半导体存储装置
JP5518250B2 (ja) * 2011-03-10 2014-06-11 パナソニック株式会社 不揮発性記憶装置の製造方法
US8288297B1 (en) 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications
WO2013108593A1 (ja) * 2012-01-19 2013-07-25 パナソニック株式会社 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP5572749B2 (ja) * 2012-09-26 2014-08-13 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP2016015397A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の製造方法
US11009570B2 (en) * 2018-11-16 2021-05-18 Samsung Electronics Co., Ltd. Hybrid oxide/metal cap layer for boron-free free layer

Also Published As

Publication number Publication date
US20210320248A1 (en) 2021-10-14
WO2020136974A1 (ja) 2020-07-02
JP7308026B2 (ja) 2023-07-13
JP2020107625A (ja) 2020-07-09
US11889776B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
CN102132408B (zh) 存储元件及存储装置
JP4253038B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
TWI443821B (zh) A memory element and a memory device, and a method of operating the memory device
US9082479B2 (en) Nonvolatile memory element and nonvolatile memory device
JP4252110B2 (ja) 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
US8338816B2 (en) Nonvolatile memory element, and nonvolatile semiconductor device using the nonvolatile memory element
JP4469023B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP5395314B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
US20100259966A1 (en) Nonvolatile memory element, nonvolatile memory apparatus, and nonvolatile semiconductor apparatus
JP2013102181A (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2010021381A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
JP2011044443A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN113228254A (zh) 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
WO2012102025A1 (ja) 不揮発性記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination