JP2014531749A - メモリ用途のための金属酸化物材料の原子層堆積 - Google Patents

メモリ用途のための金属酸化物材料の原子層堆積 Download PDF

Info

Publication number
JP2014531749A
JP2014531749A JP2014528455A JP2014528455A JP2014531749A JP 2014531749 A JP2014531749 A JP 2014531749A JP 2014528455 A JP2014528455 A JP 2014528455A JP 2014528455 A JP2014528455 A JP 2014528455A JP 2014531749 A JP2014531749 A JP 2014531749A
Authority
JP
Japan
Prior art keywords
metal oxide
range
layer
crystalline
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014528455A
Other languages
English (en)
Inventor
ワン,ユン
ゴパール,ヴィデュット
ハシム,イムラン
プラマニク,ディパンカール
チャン,トニー
Original Assignee
インターモレキュラー, インコーポレイテッド
インターモレキュラー, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターモレキュラー, インコーポレイテッド, インターモレキュラー, インコーポレイテッド filed Critical インターモレキュラー, インコーポレイテッド
Publication of JP2014531749A publication Critical patent/JP2014531749A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • H10N70/023Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Abstract

本発明の実施形態は概して、ReRAMセルなどの不揮発性メモリデバイス、およびこのようなメモリデバイスを製造する方法に関するものであり、当該方法は、金属酸化物膜スタックを形成するための最適化した原子層堆積(ALD)プロセスを含んでいる。金属酸化物膜スタックは、金属酸化物のホスト層上に配置された金属酸化物のカップリング層を含んでおり、各層は異なる結晶粒組織/サイズを有している。金属酸化物の層間に位置する界面は酸素空孔の移動を促進する。多くの例では、この界面は、電極界面に対して垂直に延びるバルクフィルムにおける結晶とは対照的に、電極界面と平行に延びる多くの結晶粒界を有する、不整列な結晶界面である。その結果、スイッチングの際に空孔を著しく損失することなく、酸素空孔は捕捉され除去される。したがって、金属酸化物膜スタックは、以前のメモリセルにおける従来の酸化ハフニウムベースのスタックと比較して、メモリセルに適用する際のスイッチング性能および信頼性が向上する。【選択図】図1

Description

本発明の実施形態は概して、メモリデバイス、及びこのようなメモリデバイスを製造する方法に関するものである。
不揮発性メモリ要素は、永続的な保存が望まれるシステムで使用される。例えば、デジタルカメラは不揮発性メモリカードを使用して画像を保存し、デジタル音楽プレーヤーは不揮発性メモリを使用して音声データを保存する。不揮発性メモリは、コンピュータ環境内にデータを永続的に保存するためにも使用される。不揮発性メモリは多くの場合、電気的消去が可能なプログラマブル読み取り専用メモリ(EPROM)技術を用いて形成される。この種の不揮発性メモリは、その末端に適した電圧を印加することによって選択的にプログラムされるか消去されるフローティングゲートトランジスタを有する。
製造技術が向上すると、ますます寸法が小さい不揮発性メモリ要素を製造することが可能となる。しかしながら、デバイスの寸法が縮小するのに伴い、従来の不揮発性メモリ技術にスケーリング上の問題をもたらす。これは、抵抗性スイッチング不揮発性メモリを含む代替的な不揮発性メモリ技術の検討をもたらしてきた。
抵抗性スイッチング不揮発性メモリは、異なる抵抗を有する2以上の安定状態を有するメモリ要素を用いて形成される。双安定メモリは2の安定状態を有する。双安定メモリ要素は、適切な電圧または電流の印加によって高抵抗状態または低抵抗状態になり得る。ある抵抗状態から他の抵抗状態にメモリ要素を切り換えるために、電圧パルスが通常用いられる。非破壊読み取り操作を実行して、メモリセル内に保存されたデータビットの値を確認することができる。
金属酸化物膜からなる遷移金属酸化物スイッチング要素に基づく抵抗性スイッチングが実証されてきた。このような金属酸化物膜は双安定性を示すが、このような膜の抵抗や高抵抗状態と低抵抗状態の比は多くの場合、実用的な不揮発性メモリデバイス内で使用するには不十分である。例えば、金属酸化物膜の抵抗状態は、システム(例えば、メモリデバイスや関連する回路)の抵抗状態と比較して著しいことが好ましく、これにより、抵抗状態の変化が感知可能となる。抵抗状態の差のばらつきは、抵抗性スイッチング層の抵抗に関係している。したがって、低抵抗の金属酸化物膜は、信頼性の高い不揮発性メモリデバイスを形成することができない。例えば、タングステンなどの比較的抵抗が高い金属からなる導電線を有する不揮発性メモリでは、導電線の抵抗が金属酸化物の抵抗性スイッチング要素の抵抗を上回ってしまうことがある。そのため、双安定性の金属酸化物の抵抗性スイッチング要素の状態を検知するのは困難あるいは不可能となりうる。
同様の問題が、抵抗性スイッチングメモリ要素を、ダイオードおよび/またはレジスタなどの電流ステアリング要素と統合することで起こりうる。(少なくとも、高抵抗状態の)抵抗性スイッチングメモリ要素の抵抗は電流ステアリング要素の抵抗と比較して著しいことが好ましく、これにより、電流ステアリング要素の不変的な抵抗はスイッチングメモリ要素の抵抗を上回ることはなく、その結果、形成されたメモリデバイスの「オン」状態と「オフ」状態(例えば、デバイスのロジック状態)の間の測定可能な差異が減少する。しかしながら、殆どの従来の不揮発性メモリデバイス(例えば、CMOS駆動デバイス)では、一連の抵抗性スイッチングメモリ要素と電流ステアリング要素とを含む回路に送ることができる電力は通常制限されるため、これらの要素の各々にわたる電圧降下が小さく、ひいては一定に印加される電圧(例えば、約2−5ボルト)によって一連の接続された要素の抵抗が電流を望ましくないレベルにまで低下させることがないように、回路内の抵抗性スイッチングメモリ要素と電流ステアリング要素をそれぞれ形成することが望ましい。
不揮発性メモリデバイスのサイズが縮小するのに伴い、デバイスの望ましい「オン」、「オフ」状態を確実に設定し、リセットし、および/または特定することを要する必要な電流と電圧を減少させ、デバイスの抵抗加熱および隣接するデバイス間の混線を最小限にすることが重要である。さらに、複数に形成されたメモリデバイスが互いに且つ他の回路要素に接続される場合には、あるデバイスと次のデバイスの間のデバイス性能のばらつきを最小限にして、形成される回路の性能が望ましい方法で確実に果たされることが望ましい。
抵抗性スイッチング要素内に使用される遷移金属酸化物材料は、バルクスイッチング層に問題を引き起こす高抵抗性のドーパント金属でドープされていた。高抵抗性のドーパント金属はバルクスイッチング層から酸素を取り出し、抵抗性スイッチング要素に過剰な漏出を引き起こしうる。さらに、金属酸化物膜からの相当量の酸素除去を制御することは一般に困難である。金属酸化物膜が酸化ハフニウムを含む場合、多量の酸素損失が過剰なハフニウム金属をもたらし、更にはデバイスの故障をも引き起こしうる。過剰なハフニウム金属は、底部電極と金属酸化物膜の間に広く位置する酸化シリコン材料を化学的に減少させ、この界面に望ましくない性質を有するハフニウムシリサイドの形態に変化させる。
したがって、不揮発性メモリデバイス用の金属酸化物膜スタックを形成するために効率的かつ制御可能なプロセスが必要である。
本発明の実施形態は概して、不揮発性メモリデバイス、及びこのようなメモリデバイスを製造する方法に関するものである。本書に記載の実施形態は、ReRAMセル等の向上したメモリデバイスを形成する方法を提供し、さらには金属酸化物膜スタックを形成する最適化した原子層堆積(ALD)プロセスを提供している。本書に記載された金属酸化物膜スタックは、金属酸化物のホスト層上に位置する金属酸化物のカップリング層というように、少なくとも2つの金属酸化物の層を有する。幾つかの例では、金属酸化物膜スタックは、結晶性金属酸化物のホスト層上に位置する非結晶性金属酸化物のカップリング層を有しうる。そのため、結晶性金属酸化物の層は、その間の界面に、非結晶性金属酸化物の層と隣接する結晶粒界を有する。その他の例では、金属酸化物膜スタック内に含まれる金属酸化物の層はそれぞれ結晶質であって、他の層とは異なる結晶粒組織および/またはサイズを有している。そのため、このような結晶性金属酸化物の層は、その間の不整列な結晶界面で隣接している異なる結晶粒界を有する。
2つの金属酸化物の層の間に位置する不整列の結晶界面は、酸素空孔の移動または線条構造の形成を促進する。この不整列の結晶界面は、電極の界面に対して垂直に延びるバルクフィルムにおける結晶とは対照的に、電極界面と平行に延びる多くの結晶粒界を有している。その結果、スイッチングの際に空孔の全体的な損失または著しい損失をすることなく酸素空孔が捕捉され除去される。したがって、金属酸化物膜スタックは、従来の酸化ハフニウムベースのスタックを広く有する以前のメモリセルと比較して、メモリセルに適用する際のスイッチング性能および信頼性が向上する。
記載のALDプロセスは、簡単且つ精密な厚さ制御、ドーパント/要素の濃度や分布の正確な制御、優れた再現性および均一性、およびシャープな界面かつ高アスペクト比のトレンチで共形フィルムを製造する可能性を有するという実用的な利点により、超薄型の金属酸化物膜を堆積する手法である。
一実施形態では、上側電極と下側電極の間に位置する金属酸化物膜スタックは、金属酸化物のホスト層上に配置された金属酸化物のカップリング層と、金属酸化物のホスト層と金属酸化物のカップリング層との界面に形成された結晶粒界とを有する。一例では、結晶性酸化ハフニウム層を第1のALDプロセスによって形成することができ、非結晶性ハフニウムアルミン酸塩層を第2のALDプロセスによって形成することができる。
他の実施形態では、金属酸化物膜スタックは、金属酸化物の層がその間に形成された不整列な結晶界面を有するように、結晶性金属酸化物のホスト層上に配置された結晶性金属酸化物のカップリング層を有する。ホスト層の結晶性金属酸化物材料は、カップリング層の結晶性金属酸化材料よりも大きい平均結晶サイズを有する。
本書に記載の一実施形態では、メモリデバイスなどの抵抗性スイッチングメモリ要素を製造する方法が提供されており、当該方法は、基板上に配置された下側電極の上に金属酸化物膜スタックを形成するステップを含む。この金属酸化物膜スタックは、金属酸化物のホスト層上に配置された金属酸化物のカップリング層を有し、金属酸化物のホスト層と金属酸化物のカップリング層の間には界面が形成される。この界面は、金属酸化物のホスト層の結晶性高金属酸化物のホスト材料と、金属酸化物のカップリング層の非結晶性高金属酸化物のカップリング材料との間の酸素空孔を促進する。
この方法は更に、第1のALDプロセスにおいて下側電極の上に金属酸化物のホスト層を堆積するステップを含む、金属酸化物膜スタックの形成ステップを提供しており、この金属酸化物のホスト層は結晶性高金属酸化物のホスト材料を実質的に有する。結晶性高金属酸化物のホスト材料はMOの一般化学式で表すことができ、ここでMはハフニウム、ジルコニウム、またはチタニウムから選択された金属であって、xは約1.65乃至約1.95の範囲内とすることができる。この方法は更に、第2のALDプロセスにおいて金属酸化物のホスト層の上に金属酸化物のカップリング層を堆積するステップを具えており、金属酸化物のカップリング層は金属酸化物の薄板であってもよく、非結晶性高金属酸化物のカップリング材料を実質的に含みうる。この非結晶性高金属酸化物のカップリング材料はMM’の一般化学式で表すことができ、ここでMは金属酸化物のホスト層内に含まれる結晶性高金属酸化物のホスト材料について選択されたのと同じ種類の金属であってもよく、M’はアルミニウム、イットリウム、またはランタンから選択されたドーパント金属であってもよく、yは約0.05乃至約0.50の範囲内に、zは約1.50乃至約2.50の範囲内とすることができる。
幾つかの記載された例では、非結晶性ハフニウムアルミン酸塩層が、結晶性酸化ハフニウム層上またはその上側に堆積される、形成される、あるいは配置されうる。一例では、結晶性高金属酸化物のホスト材料はHfOの一般化学式を有し、ここでxは約1.70乃至約1.90の範囲内とすることができる。非結晶性高金属酸化物のカップリング材料はHfAlの一般化学式を有し、ここでyは約0.05乃至約0.50の範囲内に、zは約1.50乃至約2.50の範囲内にすることができる。幾つかの例では、アルミニウムドーパントは少量あるいは低濃度であって、これにより、yは約0.05乃至約0.15の範囲内に、zは約1.50乃至約2.10の範囲内にすることができる。その他の例では、アルミニウムドーパントは多量または高濃度であって、これにより、yは約0.40乃至約0.50の範囲内に、zは約2.10乃至約2.50の範囲内にすることができる。多くの例では、xは約1.75乃至約1.85の範囲内、例えば約1.80とすることができる。
金属酸化物のホスト層は、約10オングストローム乃至約80オングストローム、約15オングストローム乃至約50オングストローム、例えば約30オングストロームといった約5オングストローム乃至約100オングストロームの範囲内の厚さを有しうる。金属酸化物のカップリング層は、約5オングストローム乃至約50オングストローム、約5オングストローム乃至約30オングストローム、例えば約20オングストロームといった約3オングストローム乃至約80オングストロームの範囲内の厚さを有しうる。
一実施形態では、第1のALDプロセスは、高金属酸化ALDプロセスにおいて、金属ソースガスおよび酸化剤を蒸着チャンバ内に連続して供給するステップを含む。高金属酸化ALDプロセスにおいて、金属ソースガスはテトラキス(ジアルキルアミド)ハフニウム化合物を含んでもよく、酸化剤は水を含んでもよい。幾つかの例では、テトラキス(ジアルキルアミド)ハフニウム化合物はテトラキス(ジメチルアミド)ハフニウムである。第2のALDプロセスは、高金属酸化ALDプロセスにおいて、第1の金属ソースガス、第2の金属ソースガス、および酸化剤を蒸着チャンバ内に連続して供給するステップを含む。第1の金属ソースガスはテトラキス(ジアルキルアミド)ハフニウム化合物を含んでもよく、第2の金属ソースガスはアルキルアルミニウム化合物を含んでもよく、酸化剤を水を含んでもよい。幾つかの例では、テトラキス(ジアルキルアミド)ハフニウム化合物はテトラキス(ジメチルアミド)ハフニウムであり、アルキルアルミニウム化合物はトリメチルアルミニウムである。
他の実施形態では、第1のALDプロセスはさらに、第1のALDプロセス中の第1のALDサイクルにおいて結晶性高金属酸化物のホスト材料を形成しながら、第1の金属ソースガス、パージガス、酸化剤、およびパージガスを蒸着チャンバ内に連続して供給するステップと、厚さが約5オングストローム乃至約100オングストロームの範囲内となるまで金属酸化物のホスト層の厚さを増加させながら、第1のALDサイクルを繰り返すステップとを含む。加えて、第2のALDプロセスはさらに、第2のALDプロセス中の第2のALDサイクルにおいて非結晶性高金属酸化物のカップリング材料を形成しながら、第2の金属ソースガス、パージガス、第1の金属ソースガス、パージガス、酸化剤、およびパージガスを蒸着チャンバ内に連続して供給するステップを含む。その後、この方法は、厚さが約3オングストローム乃至約80オングストロームの範囲内となるまで金属酸化物のカップリング層の厚さを増加させながら、第2のALDサイクルを繰り返すステップを含む。幾つかの例では、第1の金属ソースガスはテトラキス(ジアルキルアミド)ハフニウム化合物を含んでもよく、第2の金属ソースガスはアルキルアルミニウム化合物を含んでもよく、酸化剤は水を含んでもよく、パージガスはアルゴン、窒素、水素、それらの混合物、またはそれらの組み合わせを含みうる。
他の実施形態では、この方法はさらに、下側電極の上に酸化シリコン層を形成するステップ、次いで、酸化シリコン層の上に金属酸化物のホスト層を形成するステップを提供する。この酸化シリコン層は、自然酸化シリコンまたは二酸化ケイ素を含みうる。一般に、酸化シリコン層は、約2オングストローム乃至約20オングストローム、約5オングストローム乃至約10オングストロームといった、約2オングストローム乃至約20オングストロームの範囲内の厚さ、約2オングストローム乃至約40オングストロームの範囲内の厚さを有する。
他の様々な例では、高金属酸化ALDプロセスにおいて、金属ソースガスは、テトラキス(ジメチルアミド)ジルコニウムなどのテトラキス(ジアルキルアミド)ジルコニウム化合物、またはテトラキス(ジメチルアミド)チタンなどのテトラキス(ジアルキルアミド)チタン化合物を含んでもよく、酸化剤は水を含んでもよい。
本書に記載のその他の実施形態では、メモリデバイスなどの抵抗性スイッチングメモリ要素を製造する方法が提供され、当該方法は、基板上に配置された下側電極の上に金属酸化物膜スタックを形成するステップを含んでおり、この金属酸化物膜スタックは金属酸化物のホスト層上に配置された金属酸化物のカップリング層を有する。不整列な結晶界面が、金属酸化物のホスト層の結晶粒界と金属酸化物のカップリング層の結晶粒界の間に形成される。不整列な結晶界面は、高金属酸化物のホスト材料と高金属酸化物のカップリング材料の間の酸素空孔を促進する。この方法は更に、第1のALDプロセスにおいて下側電極の上に金属酸化物のホスト層を形成するステップを含む、金属酸化物膜スタックの形成ステップを提供する。この金属酸化物のホスト層はMOの一般化学式を有する結晶性高金属酸化物のホスト材料を実質的に有し、ここでMはハフニウム、ジルコニウム、またはチタニウムから選択された物質であり、xは約1.65乃至約1.95の範囲内とすることができる。
この方法は更に、第2のALDサイクルにおいて金属酸化物のホスト層の上に金属酸化物のカップリング層を形成するステップを含む。この金属酸化物のカップリング層はM’Oの一般化学式を有する結晶性高金属酸化物のカップリング材料を実質的に有し、ここで、M’はハフニウム、ジルコニウム、またはチタニウムから選択た物質であり、yは約1.65乃至約1.95の範囲内であってもよく、結晶性MOのホスト材料の平均結晶サイズは、結晶性M’Oのカップリング材料の平均結晶サイズよりも大きい。
多くの実施形態では、結晶性MOのホスト材料の平均結晶サイズと結晶性M’Oのカップリング材料の平均結晶サイズの結晶サイズ比は、約1.05乃至約2.0の範囲内である。幾つかの例では、この結晶サイズ比は、約1.10乃至約1.50の範囲内、例えば約1.25とすることができる。結晶性MOのホスト材料の平均結晶サイズは約30nm乃至約40nmの範囲内とすることができ、結晶性MOのカップリング材料の平均結晶サイズは約25nm乃至約35nmの範囲内とすることができる。
幾つかの例では、結晶性高金属酸化物のホスト材料はHfOの一般化学式を有し、ここでxは約1.70乃至約1.90の範囲内とすることができ、結晶性高金属酸化物のカップリング材料はZrOの一般化学式を有し、ここでyは約1.70乃至約1.90の範囲内とすることができる。その他の例では、xは約1.75乃至約1.85の範囲内とすることができ、yは約1.75乃至約1.85の範囲内、例えば約1.80とすることができる。金属酸化物のホスト層は、約10オングストローム乃至約80オングストローム、約15オングストローム乃至約50オングストローム、例えば約30オングストロームといった、約5オングストローム乃至約100オングストロームの範囲内の厚さを有しうる。金属酸化物のカップリング層は、約5オングストローム乃至約20オングストローム、約5オングストローム乃至約10オングストローム、例えば約8オングストロームといった、約3オングストローム乃至約80オングストロームの範囲内の厚さを有しうる。
その他の例では、結晶性高金属酸化物のホスト材料はHfOの一般化学式を有し、ここでxは約1.70乃至約1.90の範囲内とすることができ、結晶性高金属酸化物のカップリング材料はHfOまたはTiOの一般化学式を有し、ここでyは約1.70乃至約1.90の範囲内とすることができる。
上述した本発明の特徴を詳しく理解することができるように、上記で簡単に要約した本発明の更に具体的な説明が複数の実施形態を参照してされており、その幾つかが添付の図面に図示されている。しかしながら、添付の図面は本発明の一般的な実施形態のみを示しており、したがって、本発明の範囲を限定することを意図するものではなく、本発明について他の同等に効果的な実施形態を認めうることに留意されたい。
図1は、本書の実施形態に記載されるような、メモリデバイスを形成する方法を示すフローチャートである。 図2Aは、本書の実施形態に記載されるような、図1に示す方法によって形成することができるメモリデバイスを示している。図2B−2Cは、本書の他の実施形態に記載されるような、図2Aに示すメモリデバイス内に形成されうる様々な金属酸化物膜スタックを示している。 図3は、本書の他の実施形態に記載されるような、抵抗性スイッチングメモリデバイスのメモリアレイを示している。
理解を容易にするため、可能な場合には、図面に共通する同一の要素を指し示すために同一の符号を使用している。一実施形態の要素および特徴は、更に記載しなくとも、他の実施形態に有利に組み込むことができると考えられる。
本発明の実施形態は概して、不揮発性メモリデバイス及びこのようなメモリデバイスを製造する方法に関するものである。本書に記載の実施形態は、ReRAMセルなどの向上したメモリデバイスを形成する方法を提供し、さらには、金属酸化物膜スタックを形成するための最適化した原子層堆積(ALD)プロセスを提供する。本書に記載された金属酸化物膜スタックは、金属酸化物のホスト層上に配置された金属酸化物のカップリング層というように、隣接する、あるいは互いに接触する少なくとも2つの金属酸化物層を有している。この金属酸化物層は異なる金属酸化物材料を含み、各金属酸化物材料は、他方とは異なる結晶粒組織および/またはサイズを有する。よって、これらの金属酸化物層は、その間の界面に位置する結晶粒界を有する。
2つの金属酸化物層の間に位置する界面は、酸素空孔の移動または線条構造の形成を促進する。この界面は、電極の界面に対して垂直に延びるバルクフィルムの結晶とは対照的に、電極界面と平行に延びる多くの結晶粒界を有している。その結果、スイッチングの際に空孔の全体的な損失または著しい損失をすることなく酸素空孔が除去される。したがって、金属酸化物膜スタックは、従来の酸化ハフニウムベースのスタックを広く有する以前のメモリセルと比較して、メモリセルに適用する際のスイッチング性能および信頼性が向上する。
図1は、本書の実施形態に示すような様々なメモリデバイスを製造あるいは形成するための方法を示す、プロセス100といったフローチャートであり、図2Aに示すようなメモリデバイス200などの抵抗性スイッチングメモリ要素/デバイスを形成するために利用することができる。一実施形態では、プロセス100を利用してメモリデバイス200を形成することができ、このプロセス100は、ステップ110において基板210上またはその上側に下側電極220を形成するステップと、任意にステップ120において下側電極220上またはその上側に酸化シリコン層222を形成するステップと、ステップ130においてALDプロセスによって酸化シリコン層222または下側電極220上またはその上側に金属酸化物膜スタック230を形成するステップと、任意にステップ135においてメモリデバイス200をアニールするステップと、ステップ140において金属酸化物膜スタック230上またはその上側に上側電極250を堆積するステップと、任意にステップ145においてメモリデバイス200をアニールするステップと、を含んでいる。図2B−2Cは、本書の実施形態に記載されるような、ステップ130における異なるALD手法によって形成された様々な金属酸化物膜スタック230を示している。
多くの実施形態では、図2B−2Cに示すように、幾つかの異なる金属酸化物膜スタック230を、プロセス100のステップ130において異なるALD手法により形成し、図2Aに示すメモリデバイス200内に含むことができる。図2B−2Cに示す金属酸化物膜スタック230はそれぞれ、メモリデバイス200の下側電極220と上側電極250の間に配置されうる。したがって、金属酸化物膜スタック230それぞれに図示された特定の下層のいずれも、下側電極220上またはその上側となりうる。同様に、上側電極250は、金属酸化物膜スタック230それぞれに図示された特定の上層のいずれかの上またはその上側となりうる。酸化シリコン層222は、下側電極220上またはその上側に堆積、形成、あるいは配置されうる。
一実施形態では、メモリデバイス200などの抵抗性スイッチングメモリ要素を製造する方法が提供されており、当該方法は、プロセス100のステップ130において、金属酸化物膜スタック230を形成するステップを含んでいる。金属酸化物膜スタック230は、図2Bに示すように、金属酸化物のホスト層232上に配置された金属酸化物のカップリング層234を含んでいる。金属酸化物のホスト層232は結晶性高金属酸化物のホスト材料を含み、金属酸化物のカップリング層234は非結晶性高金属酸化物のカップリング材料を含んでいる。したがって、金属酸化物のホスト層232の結晶構造は界面233に結晶粒界を有しており、この結晶粒界は金属酸化物のカップリング層234の非結晶性構造と隣接する、あるいは接触している。界面233は、金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料と金属酸化物のカップリング層234の非結晶性高金属酸化物のカップリング材料の間の酸素空孔を促進する。金属酸化物のホスト層232内に含まれる結晶性高金属酸化物のホスト材料はMOの一般化学式で表すことができ、ここでMはハフニウム、ジルコニウム、またはチタニウムから選択された金属であり、xは約1.65乃至約1.95の範囲内とすることができる。金属酸化物のカップリング層234内に含まれる非結晶性高金属酸化物のカップリング材料はMM’の一般化学式で表すことができ、ここでMは金属酸化物のホスト層232内に含まれる結晶性高金属酸化物のホスト材料について選択されたものと同じ種類の金属であり、M’はアルミニウム、イットリウム、またはランタンから選択されたドーパント金属であり、yは約0.05乃至約0.50の範囲内、zは約1.50乃至約2.50の範囲内とすることができる。
他の実施形態では、プロセス100のステップ130において形成される金属酸化物膜スタック230は、図2Cに示すように、金属酸化物のホスト層232上に配置された結晶性金属酸化物のカップリング層244を含みうる。金属酸化物のホスト層232は結晶性高金属酸化物のホスト材料を含み、結晶性金属酸化物のカップリング層244は結晶性高金属酸化物のカップリング材料を含んでいる。ある結晶粒界を有する金属酸化物のホスト層232の結晶構造は、別の結晶粒界を有する結晶性金属酸化物のカップリング層244の結晶構造と隣接する、あるいは接触している。結晶性高金属酸化物のホスト材料と結晶性高金属酸化物のカップリング材料は、互いに異なる平均結晶サイズ、ひいては界面243に異なる結晶粒界を有しており、これは不整列な結晶界面を形成する。多くの例では、結晶性高金属酸化物のホスト材料の平均結晶サイズは、結晶性高金属酸化物のカップリング材料の平均結晶サイズよりも大きい。
不整列な結晶界面は、金属酸化物のホスト層232内に含まれる高金属酸化物のホスト材料と、結晶性金属酸化物のカップリング層244内に含まれる高金属酸化物のカップリング材料の間の酸素空孔を促進する。金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料はMOの一般化学式を有することができ、ここでMはハフニウム、ジルコニウム、またはチタニウムから選択された金属であり、xは約1.65乃至約1.95の範囲内とすることができる。結晶性金属酸化物のカップリング層244の結晶性高金属酸化物のカップリング材料はM’Oの一般化学式を有することができ、ここでM’はハフニウム、ジルコニウム、またはチタニウムから選択された金属であり、yは約1.65乃至約1.95の範囲内とすることができる。
様々な実施形態では、プロセス100はさらに、図2B−2Cに示すように、任意に下側電極220上またはその上側に酸化シリコン層222を形成するステップと、その後に、酸化シリコン層222上またはその上側に金属酸化物のバルク層232を形成するステップとを含む、ステップ120を提供する。酸化シリコン層222は、自然酸化シリコン、二酸化ケイ素、それらのドーパント変異体、またはそれらの組み合わせといった、酸化シリコン材料を含んでいる。酸化シリコン層222は、単一層または複数層の同一または異なる酸化シリコン材料を含みうる。一般に、酸化シリコン層222は、下側電極220または他の下層表面上またはその上側に連続して形成、堆積、または配置されうる。代替的に、酸化シリコン層222は、下側電極220または他の下層表面上またはその上側に不連続で形成、堆積、または配置されてもよい。酸化シリコン層222は、約2オングストローム乃至約20オングストローム、約5オングストローム乃至約10オングストロームといった、約2オングストローム乃至約40オングストロームの範囲内の厚さを有しうる。
この方法は更に、金属酸化物膜スタック230を形成するステップを提供し、この形成ステップは、第1のALDプロセスにおいて下側電極220の上に金属酸化物のホスト層232を堆積するステップを含んでおり、金属酸化物のホスト層232は結晶性高金属酸化物のホスト材料を実質的に含んでいる。金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料はMOの一般化学式で表すことができ、ここでMはハフニウム、ジルコニウム、またはチタニウムから選択された金属であり、xは、約1.70乃至約1.90、約1.75乃至約1.85、例えば約1.80といった、約1.65乃至約1.95の範囲内とすることができる。この方法は更に、第2のALDプロセスにおいて金属酸化物のホスト層232の上に金属酸化物のカップリング層234を堆積するステップを含んでおり、金属酸化物のカップリング層234は金属酸化物の薄板であって、非結晶性高金属酸化物のカップリング材料を実質的に含んでいる。
金属酸化物のカップリング層234の非結晶性高金属酸化物のカップリング材料はMM’の一般化学式で表すことができ、ここでMはハフニウム、ジルコニウム、またはチタニウムであり、M’はアルミニウム、イットリウム、またはランタンから選択されたドーパント金属であり、yは約0.05乃至約0.50の範囲内、zは約1.50乃至約2.50の範囲内とすることができる。多くの実施形態では、金属酸化物のカップリング層234の非結晶性高金属酸化物のカップリング材料はMM’の一般化学式で表すことができ、ここでMは、金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料のMOについて選択された金属と同じ種類の金属である。代替的な実施形態では、金属酸化物のカップリング層234の非結晶性高金属酸化物のカップリング材料(MM’)は、金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料(MO)について選択された金属Mとは異なる金属Mを含みうる。
金属酸化物のカップリング層234の非結晶性高金属酸化物のカップリング材料は、MM’のy値およびz値によって与えられるドーパント濃度を有するように、アルミニウム、イットリウム、またはランタンで少量または大量にドープされうる。少量のドーピングまたは低濃度の例では、yは約0.05乃至約0.15の範囲内、zは約1.50乃至約2.10の範囲内とすることができる。大量のドーピングまたは高濃度の例では、yは約0.40乃至約0.50の範囲内、zは約2.10乃至約2.50の範囲内とすることができる。
本書に記載の幾つかの例では、金属酸化物のカップリング層234は、結晶性酸化ハフニウム層を有する金属酸化物のホスト層232上またはその上側に堆積、形成、あるいは配置されうる非結晶性ハフニウムアルミン酸塩層を含んでいる。一例では、金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料はHfOの一般化学式を有することができ、ここでxは、約1.70乃至約1.90、約1.75乃至約1.85、例えば約1.80といった、約1.65乃至約1.95の範囲内とすることができる。金属酸化物のカップリング層234の非結晶性ハフニウムアルミン酸塩はHfAlの一般化学式を有することができ、ここでyは約0.05乃至約0.50の範囲内、zは約1.50乃至約2.50の範囲内とすることができる。したがって、アルミニウムの少量ドーピングでは、yは約0.05乃至約0.15の範囲内、zは約1.50乃至約2.10の範囲内とすることができる。アルミニウムの多量のドーピングでは、yは約0.40乃至約0.50の範囲内、zは約2.10乃至約2.50の範囲内とすることができる。
一例では、金属酸化物のカップリング層234の非結晶性高金属酸化物のカップリング材料は、ハフニウム原子濃度に対して、約30at%(アトミックパーセント)乃至約55at%、約40at%乃至約50at%、例えば約45at%といった、約20at%乃至約60at%の範囲内の高アルミニウムドーピング濃度を有する酸化ハフニウムアルミニウムを含んでいる。他の例では、金属酸化物のカップリング層234の非結晶性高金属酸化物のカップリング材料は、ハフニウム原子濃度に対して、約4at%乃至約15at%、約5at%乃至約10at%、例えば約7at%または約8at%といった、約2at%乃至約20at%の範囲内の低アルミニウムドーピング濃度を有する酸化ハフニウムアルミニウムを含んでいる。
金属酸化物のホスト層232は、約10オングストローム乃至約80オングストローム、約15オングストローム乃至約50オングストローム、例えば約30オングストロームといった、約5オングストローム乃至約100オングストロームの範囲内の厚さを有しうる。金属酸化物のカップリング層234は、約5オングストローム乃至約50オングストローム、約5オングストローム乃至約30オングストローム、例えば約20オングストロームといった、約3オングストローム乃至約80オングストロームの範囲内の厚さを有しうる。
一実施形態では、金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料は第1のALDプロセスによって形成することができ、この第1のALDプロセスは、高金属酸化ALDプロセスにおいて、金属ソースガスおよび酸化剤を蒸着チャンバ内に連続して流入する、パルスする、あるいは供給するステップを含んでいる。金属ソースガスはハフニウム前駆体、ジルコニウム前駆体、またはチタン前駆体を含むことができ、酸化剤は水、オゾン、酸素プラズマ、または本書に記載された他の酸素源を含みうる。幾つかの例では、ソースガスは、高金属酸化ALDプロセスにおいて、ハフニウム前駆体として、テトラキス(ジメチルアミド)ハフニウムなどのテトラキス(ジアルキルアミド)ハフニウム化合物、または四塩化ハフニウムなどのハフニウムハロゲン化合物を含んでもよく、酸化剤は水を含んでもよい。
その後、金属酸化物のカップリング層234の非結晶性高金属酸化物のカップリング材料は第2のALDプロセスによって形成することができ、この第2のALDプロセスは、高金属酸化ALDプロセスにおいて、第1の金属ソースガス、第2の金属ソースガス、および酸化剤を蒸着チャンバ内に連続して流入する、パルスする、あるいは供給するステップを含んでいる。第1の金属ソースガスは、ハフニウム前駆体、ジルコニウム前駆体、またはチタン前駆体を含みうる。一実施形態では、第1のソースガスは、第1および第2のALDプロセスの双方について同一である。第2の金属ソースガスは、アルミニウム前駆体、イットリウム前駆体、またはランタン前駆体を含みうる。酸化剤は、水、オゾン、酸素プラズマ、または本書に記載された他の酸素源を含みうる。幾つかの例では、第1のソースガスはテトラキス(ジメチルアミド)ハフニウムなどのテトラキス(ジアルキルアミド)ハフニウム化合物を含んでもよく、第2の金属ソースガスはトリメチルアルミニウムなどのアルキルアルミニウム化合物を含んでもよく、酸化剤は水を含んでもよい。
金属酸化物のホスト層232を形成する他の実施形態では、第1のALDプロセスは更に、第1のALDプロセスのALDサイクルにおいて結晶性高金属酸化物のホスト材料を形成しながら、第1の金属ソースガス、パージガス、酸化剤、およびパージガスを蒸着チャンバ内に連続して流入する、パルスする、あるいは供給するステップと、厚さが約5オングストローム乃至約100オングストロームの範囲内となるまで金属酸化物のホスト層232の厚さを増加させながら、第1のALDプロセスのALDサイクルを繰り返すステップと、を含んでいる。また、第2のALDプロセスは更に、第2のALDプロセスのALDサイクルにおいて非結晶性高金属酸化物のカップリング材料を形成しながら、第2の金属ソースガス、パージガス、第1の金属ソースガス、パージガス、酸化剤、およびパージガスを蒸着チャンバ内に連続して流入する、パルスする、あるいは供給するステップを含んでいる。その後、この方法は、厚さが約3オングストローム乃至約80オングストロームの範囲内となるまで金属酸化物のカップリング層234の厚さを増加させながら、第2のALDプロセスのALDサイクルを繰り返すステップを含んでいる。
これらの多くの実施例では、第1の金属ソースガスはテトラキス(ジメチルアミド)ハフニウムなどのハフニウム前駆体を含むことができ、第2の金属ソースガスはトリメチルアルミニウムなどのアルミニウム前駆体を含むことができ、酸化剤は水、オゾン、または酸素プラズマを含むことができ、パージガスはアルゴン、窒素、水素、それらの混合物、またはそれらの組み合わせを含みうる。他の例では、第1の金属ソースガスは、例えばテトラキス(ジメチルアミド)ジルコニウムなどのテトラキス(ジアルキルアミド)ジルコニウム化合物、または四塩化ジルコニウムなどのハロゲン化ジルコニウムといったジルコニウム前駆体を含みうる。さらに、第1の金属ソースガスは、例えばテトラキス(ジメチルアミド)チタンなどのテトラキス(ジアルキルアミド)チタン化合物、あるいは四塩化チタンなどのハロゲン化チタンといったチタン前駆体を含みうる。
多くの実施形態では、結晶性MOのホスト材料の平均結晶サイズと結晶性M’Oのカップリング材料の平均結晶サイズの結晶サイズ比は、約1.05乃至約2.0の範囲内、またはそれ以上というように1より大きい。幾つかの例では、結晶サイズ比は約1.10乃至約1.50の範囲内、例えば約1.25であってもよい。結晶性MOのホスト材料の平均結晶サイズは約30nm乃至約40nmの範囲内とすることができ、結晶性MOのカップリング材料の平均結晶サイズは約25nm乃至約35nmの範囲内とすることができる。
金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料はHfOの一般化学式を有することができ、ここでxは約1.70乃至約1.90の範囲内とすることができ、結晶性金属酸化物のカップリング層244の結晶性高金属酸化物のカップリング材料はZrOの一般化学式を有することができ、ここでyは約1.70乃至約1.90範囲内とすることができる。幾つかの例では、xは約1.75乃至約1.85の範囲内、yは約1.75乃至約1.85の範囲内、例えば約1.80とすることができる。金属酸化物のホスト層232内に含まれる高ハフニウム酸化物のホスト材料の更なる例では、結晶性金属酸化物のカップリング層244の結晶性高金属酸化物のカップリング材料はHfOまたはTiOの一般化学式を有することができ、ここでyは約1.70乃至約1.90の範囲内とすることができる。
金属酸化物のホスト層232は、約10オングストローム乃至約80オングストローム、約15オングストローム乃至約50オングストローム、例えば約30オングストロームといった、約5オングストローム乃至約100オングストロームの範囲内の厚さを有しうる。結晶性金属酸化物のカップリング層244は、約5オングストローム乃至約20オングストローム、約5オングストローム乃至約10オングストローム、例えば約8オングストロームといった、約3オングストローム乃至約80オングストロームの範囲内の厚さを有しうる。
一実施形態では、第1のALDプロセスは、金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料を形成しながら、高金属酸化ALDプロセスにおいて、金属ソースガスおよび酸化剤を蒸着チャンバ内に連続して流入する、パルスする、あるいは供給するステップを含んでいる。金属ソースガスはハフニウム前駆体、ジルコニウム前駆体、またはチタン前駆体を含んでもよく、酸化剤は水、オゾン、酸素プラズマ、または本書に記載された他の酸素源を含みうる。幾つかの例では、高金属酸化ALDプロセスにおいて、テトラキス(ジメチルアミド)ハフニウムなどのテトラキス(ジアルキルアミド)ハフニウム化合物がハフニウム前駆体であってもよく、酸化剤は水を含んでもよい。
第2のALDプロセスは、結晶性金属酸化物のカップリング層244の結晶性高金属酸化物のカップリング材料を形成しながら、高金属酸化ALDプロセスにおいて、第2の金属ソースガス(例えば、ジルコニウム前駆体)および酸化剤を蒸着チャンバ内に連続して流入する、パルスする、あるいは供給するステップを含んでいる。この酸化剤は第1および第2のALDプロセスにおいて同一であってもよく、あるいは第1のALDプロセスに使用されたものと異なる酸化剤を第2のALDプロセスに使用してもよい。
第1の金属ソースガスおよび第2の金属ソースガスは、ハフニウム前駆体、ジルコニウム前駆体、またはチタン前駆体をそれぞれ別個に含みうる。一般に、第1の金属ソースガスおよび第2の金属ソースガスは異なる金属前駆体を含んでいる。一例では、第1の金属ソースガスはハフニウム前駆体を含んでもよく、第2の金属ソースガスはジルコニウム前駆体を含んでもよい。酸化剤は水、オゾン、酸素プラズマ、または本書に記載された他の酸素源を含みうる。幾つかの例では、第1のソースガスは、テトラキス(ジメチルアミド)ハフニウムなどのテトラキス(ジアルキルアミド)ハフニウム化合物、あるいは四塩化ハフニウムなどのハフニウムハロゲン化合物を含むことができ、第2の金属ソースガスは、テトラキス(ジメチルアミド)ジルコニウムなどのテトラキス(ジアルキルアミド)ジルコニウム化合物、あるいは四塩化ジルコニウムなどのハロゲン化ジルコニウム化合物を含んでもよく、酸化剤は水を含んでもよい。
その他の実施形態では、第1のALDプロセスはさらに、第1のALDプロセスのALDサイクルにおいて金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料を形成しながら、第1の金属ソースガス、パージガス、酸化剤、およびパージガスを蒸着チャンバ内に連続して流入する、パルスする、あるいは供給するステップと、厚さが約5オングストローム乃至約100オングストロームの範囲内となるまで金属酸化物のホスト層232の厚さを増加させながら、第1のALDプロセスのALDサイクルを繰り返すステップと、を含んでいる。
さらに、第2のALDプロセスはさらに、第2のALDプロセスのALDサイクルにおいて結晶性金属酸化物のカップリング層244の結晶性高金属酸化物のカップリング材料を形成しながら、第2の金属ソースガス、パージガス、酸化剤、およびパージガスを蒸着チャンバ内に連続して流入する、パルスする、あるいは供給するステップを含んでいる。その後、この方法は、厚さが約3オングストローム乃至約80オングストロームの範囲内となるまで結晶性金属酸化物のカップリング層244の厚さを増加させながら、第2のALDプロセスのALDサイクルを繰り返すステップを含んでいる。パージガスは、アルゴン、窒素、水素、それらの混合物、またはそれらの組み合わせを含みうる。
本書に記載の一実施形態では、高金属酸化ALDプロセスにおいて、基板210および/またはメモリデバイス200を、0℃乃至約10℃以上、0℃乃至約5℃以上、例えば約1℃といった、0℃乃至約20℃の範囲内の堆積温度または基板温度に維持することができる。
金属酸化物膜スタック230の材料および/または層の一部は、様々な堆積法を利用して堆積、あるいは形成することができるが、本書に記載する多くの実施形態では、金属酸化物膜スタック230の材料および/または層の全てを、熱ALDプロセスおよび/またはプラズマ強化ALD(PE−ALD)を利用して堆積することができる。一実施形態では、高金属酸化物材料は、水を利用して高金属酸化ALDプロセスにより形成することができ、金属不足酸化物は、オゾン、原子酸素、酸素プラズマ、それらの派生物、またはそれらの組み合わせといった活性酸素剤を利用して金属不足酸化ALDプロセスにより形成することができる。
本書に記載されたALDプロセスは、メモリデバイス、基板、または基板のキャリア/台座を、約200℃乃至約350℃、約250℃乃至約300℃といった、約50℃乃至約500℃の範囲内の堆積温度まで加熱するステップを含みうる。一例では、金属不足酸化ALDプロセスにおける堆積温度は、約275℃とすることができる。他の例では、高金属酸化ALDプロセスにおける堆積温度は、約250℃とすることができる。
一例では、基板210の表面上にメモリデバイス200を形成するプロセス100の方法は、基板210上またはその上側に配置されるポリシリコンを有する下側電極220を形成するステップ(ステップ110)と、任意に下側電極220上またはその上側に酸化シリコン層222を形成するステップ(ステップ120)と、酸化シリコン層222および/または下側電極220上またはその上側に金属酸化物膜スタック230を形成するステップ(ステップ130)と、任意にメモリデバイス200をアニールするステップ(ステップ135)と、金属酸化物膜スタック230上またはその上側に上側電極250を堆積するステップ(ステップ140)と、任意にポスト電極アニールなどメモリデバイス200をアニールするステップ(ステップ145)と、を含んでいる。多くの例では、下側電極220はn型ポリシリコン材料を含み、上側電極250は窒化チタンまたはその派生物を含んでいる。
本書に記載の他の実施形態では、一方法は、プロセス100のステップ130において金属酸化物膜スタック230を形成するステップを含んでおり、結晶性金属酸化物のカップリング層244を形成する前に、金属酸化物のホスト層232を第1のポスト金属酸化物アニールおよび/またはプラズマアニール処理する。第1のポスト金属酸化物アニールおよび/またはプラズマアニールの後、図2Cに示すように、金属酸化物膜スタック230を形成しながら、結晶性金属酸化物のカップリング層244を処理済みの金属酸化物のホスト層232上に形成することができる。その後、処理済みの金属酸化物のホスト層232上に配置された結晶性金属酸化物のカップリング層244を含む金属酸化物膜スタック230は、第2のポスト金属酸化物アニールに曝されうる。
ステップ130は第1のポスト金属酸化物アニール、第2のポスト金属酸化物アニール、および/またはプラズマアニールを含み、各アニールプロセスは、ステップ130内での様々な期間でなされうる。界面243は、金属酸化物のホスト層232の結晶粒界と結晶性金属酸化物のカップリング層244の結晶粒界の間に形成される不整列な結晶界面である。この不整列な結晶界面は、金属酸化物のホスト層232の結晶性高金属酸化物のホスト材料と結晶性金属酸化物のカップリング層244の結晶性高金属酸化物のカップリング材料の間の酸素空孔を促進する。プラズマ露出によって金属酸化物のホスト層232の上面に形成された損傷が界面243の一部を形成する。プラズマは、アルゴン、酸素、オゾン、アルゴンと酸素の混合物、またはそれらの組み合わせからなるガスから形成することができる。
一例では、高ハフニウム酸化物を含む金属酸化物のホスト層232が、下側電極220または酸化シリコン層222上またはその上側に堆積または形成される。金属酸化物のホスト層232は、約2nm乃至約3nmの範囲内の厚さを有しうる。その後、金属酸化物のホスト層232は、約1分間、約750℃の温度で第1のポスト金属酸化物アニールに曝され、次いで、約30秒間、アルゴンプラズマ処理に曝される。結晶性金属酸化物のカップリング層244は、処理済みの金属酸化物のホスト層232上に堆積または形成される。結晶性金属酸化物のカップリング層244は、約1nmの厚さを有しうる。その後、結晶性金属酸化物のカップリング層244は、約600℃乃至約750℃の範囲内の温度で約1分間、第2のポスト金属酸化物アニールに曝される。
金属酸化物膜スタック230、または金属酸化物膜スタック230の一部を含むメモリデバイス200は、プロセス100のステップ135において、ポスト金属酸化物アニールなどの第1のアニールプロセスに任意に曝されうる。一実施形態では、ポスト金属酸化物アニールは金属酸化物のホスト層232の堆積または形成ステップに続いて起こるが、非結晶性金属酸化物のカップリング層234または結晶性金属酸化物のカップリング層244を形成する前である。代替的に、ポスト金属酸化物アニールは、非結晶性金属酸化物のカップリング層234または結晶性金属酸化物のカップリング層244の形成ステップに続いて起こりうる。ポスト金属酸化物アニールの際、金属酸化物膜スタック230、金属酸化物のホスト層232、非結晶性の金属酸化物のカップリング層234、および/または、結晶性金属酸化物のカップリング層244は、約400℃乃至約700℃、または約500℃乃至約600℃、例えば約550℃といった、約250℃乃至約800℃の範囲内のアニール温度まで加熱することができる。一般に、金属酸化物膜スタック230の層またはフィルムを含むメモリデバイス200は、ステップ135のポスト金属酸化物アニールにおいて、約1分乃至約8分、または約4分乃至約6分といった、約30秒乃至約10分の範囲内の期間加熱されうる。
ポスト金属酸化物アニールは、金属酸化物膜スタック230内に含まれる層に熱を供給するアニールチャンバ、真空チャンバ、蒸着チャンバ、または他の処理チャンバ内で行うことができる。幾つかの例では、金属酸化物膜スタック230、金属酸化物のホスト層232、非結晶性金属酸化物のカップリング層234、および/または結晶性金属酸化物のカップリング層244は、ステップ135におけるポスト金属酸化物アニールにおいて、約3分乃至約7分の範囲内の期間、約475℃乃至約625℃の範囲内のアニール温度まで加熱されうる。一例では、ポスト金属酸化物アニールにおいて、約5分間、約550℃のアニール温度が利用される。
図2Aは、下側電極220および上側電極250といった少なくとも2つの電極の間に配置された金属酸化物膜スタック230を有するメモリデバイス200を示しており、下側電極220は基板210上に配置あるいは支持されている。基板210は、メモリデバイス200内にそれぞれの層を堆積して形成している間、および、その後の製造プロセスのために、下側電極220を支持している。基板210はウエハまたは他の基板であってもよく、シリコン、ドープされたシリコン、第III−V族材料(例えば、GaAs)、またはそれらの派生物を含みうる。本書に記載の殆どの例では、基板210は、ドーパント要素でドープされうる結晶性シリコンウエハである。下側電極220は、ドープされたシリコン材料、例えば、p型またはn型(N+)ドープされたポリシリコンを含みうる。ステップ110において、下側電極220は、基板210上またはその上側に堆積または形成されうる。
下側電極220および上側電極250は、1つの材料または複数の材料を個別に含むか、それらから形成され、一般的に互いに異なる導電材料を含むか、それらか形成されうる。下側電極220および上側電極250に有用となりうる多くの例示的な電極材料が本書の記載に提供されている。これらの電極材料は単なる例示であって、下側電極220および上側電極250内に個別に含まれうる材料の種類に関して発明の範囲を限定するものではない。幾つかの実施形態では、下側電極220および上側電極250は、約0.4eV乃至約0.6eVといった、約0.1eV乃至約1eVの範囲内のエネルギレベルで異なる仕事関数を有する。幾つかの例では、下側電極220は約4.1eV乃至約4.15eVの範囲内の仕事関数を有するn型ポリシリコン材料を含み、上側電極250は約4.5eV乃至約4.6eVの範囲内の仕事関数を有する窒化チタン材料を含みうる。下側電極220および/または上側電極250内に含まれうる他の例示的な電極材料は、p型ポリシリコン(約4.9eV乃至約5.3eV)、遷移金属、遷移金属合金、遷移金属窒化物、遷移金属炭化物、タングステン(約4.5eV乃至約4.6eV)、窒化タンタル(約4.7eV乃至約4.8eV)、酸化モリブデン(約5.1eV)、窒化モリブデン(約4.0eV乃至約5.0eV)、イリジウム(約4.6eV乃至約5.3eV)、酸化イリジウム(約4.2eV)、ルテニウム(約4.7eV)、酸化ルテニウム(約5.0eV)を含む。下側電極220および/または上側電極250に係る他の例示的な電極材料は、チタン/アルミ合金(約4.1eV乃至約4.3eV)、ニッケル(約5.0eV)、窒化タングステン(約4.3eV乃至約5.0eV)、酸化タングステン(約5.5eV乃至約5.7eV)、アルミニウム(約4.2eV乃至約4.3eV)、銅またはシリコンドープしたアルミニウム(約4.1eV乃至約4.4eV)、銅(約4.5eV)、炭化ハフニウム(約4.8eV乃至約4.9eV)、窒化ハフニウム(約4.7eV乃至約4.8eV)、窒化ニオブ(約4.95eV)、炭化タンタル(約5.1eV)、窒化タンタルシリコン(約4.4eV)、チタニウム(約4.1eV乃至約4.4eV)、炭化バナジウム(約5.15eV)、窒化バナジウム(約5.15eV)、および窒化ジルコニウム(約4.6eV)を含む。本書に記載の幾つかの実施形態では、他の材料や構造も可能であるが、仕事関数が高い電極は、リセット動作の際に正パルス(共通基準電位と比較して測定された)を受け取る。
他の実施形態では、仕事関数が高い電極は、リセット動作の際に負パルスを受け取る。幾つかの例では、上側電極250は、例えば、白金、パラジウム、ルテニウム、酸化ルテニウム、イリジウム、酸化イリジウム、チタン、窒化チタン、タングステン、酸化タングステン、窒化タングステン、炭化タングステン、タンタル、酸化タンタル、窒化タンタル、窒化タンタルシリコン、炭化タンタル、モリブデン、酸化モリブデン、窒化モリブデン、チタンアルミ合金、ニッケル、アルミニウム、ドープしたアルミニウム、酸化アルミニウム、銅、炭化ハフニウム、窒化ハフニウム、窒化ニオブ、炭化バナジウム、窒化バナジウム、窒化ジルコニウム、それらの派生物、またはそれらの組み合わせを含む、金属、金属炭化物、金属酸化物、または金属窒化物を含みうる。多くの例では、上側電極250は、チタン、窒化チタン、その合金、またはそれらの組み合わせを含む。
金属酸化物膜スタック230上またはその上側に堆積、形成または配置された上側電極250を含むメモリデバイス200は、任意にプロセス100のステップ145において、ポスト電極アニールなどの第2のアニールプロセスに曝されうる。ポスト電極アニールは、上側電極250を形成した後に行われる。ポスト電極アニールにおいて、上側電極250および金属酸化物膜スタック230を含むメモリデバイス200は、約500℃乃至約900℃、または約700℃乃至約800℃、例えば約750℃といった、約400℃乃至約1,200℃の範囲内のアニール温度まで加熱されうる。一般に、ステップ145のポスト上側電極アニールにおいて、メモリデバイス200は、約20秒乃至約4分、または約40秒乃至約2分といった、約10秒乃至約5分の範囲内の期間、加熱されうる。ポスト電極アニールは、金属酸化物膜スタック230および上側電極250といったメモリデバイス200内に含まれる層に熱を提供するアニールチャンバ、真空チャンバ、蒸着チャンバ、または他の処理チャンバ内で実施されうる。
幾つかの例では、ステップ145におけるポスト上側電極アニールにおいて、上側電極250を有するメモリデバイス200は、約40秒乃至約2分の範囲内の期間、約700℃乃至約800℃の範囲内のアニール温度まで加熱されうる。一例では、アニールプロセスにおいて、約1分間、約750℃のアニール温度が使用される。
図3は、本書の実施形態に記載されるような抵抗性スイッチングメモリデバイス310のメモリアレイ300を示している。各メモリデバイス310は少なくとも1つのスイッチングメモリ要素312を有し、複数のスイッチングメモリ要素312を有しうる。幾つかの実施形態では、メモリデバイス310は、図2Aに示す複数のメモリデバイス200であってもよい。各メモリデバイス200は、図2B−2Cに示す金属酸化物膜スタック230の何れかを個々に含みうる。メモリアレイ300は、チップ型デバイスのシステムといった、大型のメモリデバイスの一部または他の集積回路構造であってもよい。読み取り書き込み回路は、電極322および電極324を用いてスイッチングメモリデバイス310に接続される。上側電極322および下側電極324等の電極は、ときにワード線およびビット線と称され、データをスイッチングメモリデバイス310内のメモリ要素312に読み取ったり、書き込むために使用される。個々のスイッチングメモリデバイス310またはスイッチングメモリデバイス310の群は、電極322および324の適切なセットを用いて対処することができる。スイッチングメモリデバイス310におけるメモリ要素312は、図3に概略的に示すように、様々な物質を含有する複数の層314a、314b、314c、および314dから形成することができる。さらに、メモリアレイ300などのメモリアレイは、複数のメモリアレイ構造を作るために、垂直に積み重ねることができる。
様々な実施形態により、抵抗性スイッチングメモリ要素/デバイスが本書に記載されている。これらのメモリ要素/デバイスは一般に、2つの導電性電極によって抵抗性スイッチング絶縁層が囲まれた構造を有している。本書に記載された幾つかの実施形態は、厚さ(約20オングストローム乃至約100オングストローム)の金属酸化物(例えば、酸化ハフニウム)の抵抗性スイッチング層と、抵抗性スイッチング層より実質的に薄い(例えば、抵抗性スイッチング層の厚さの25%未満)カップリング層とに囲まれた、異なる物質の電極(例えば、一方の電極はドープされたシリコンであって、他方は窒化チタン)を含むメモリ要素である。幾つかの実施形態では、カップリング層は、チタニウムなどの金属材料であってもよい。カップリング層を含むメモリ要素は、向上したスイッチング特性(例えば、電圧および優れた保持性の低い設定、リセット、および形成)を示す。幾つかの実施形態では、抵抗性スイッチング層は、高バンドギャップの材料(例えば、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ジルコニウム、酸化セリウム、それらの合金、それらの派生物、またはそれらの組み合わせといった、4eVを超えるバンドギャップを有する材料)を含むが、他の抵抗性スイッチング層は4eV未満のバンドギャップを有する材料(例えば、酸化チタニウム)を含みうる。
ALDプロセス
金属酸化物膜スタック230内に含まれる金属酸化物材料およびメモリデバイス200内に含まれる他の材料および/または層を堆積あるいは形成するための例示的なALDプロセスは一般に、ALDチャンバなどの蒸着チャンバ内で行われる。蒸着チャンバは、約100mTorr乃至約1Torrなどの約10mTorr乃至約10Torrの範囲内、例えば約350mTorrといった、760Torr未満の内圧を維持することができる。メモリデバイス、基板、または基板キャリア/台座の温度は一般に、約100℃乃至約500℃、約200℃乃至約400℃、または約250℃乃至約300℃といった、約50℃乃至約1,000℃の範囲内に維持される。
金属ソースガスは、約0.5sccm乃至約50sccm、約1sccm乃至約30sccm、例えば約10sccmといった、約0.1sccm乃至約200sccmの範囲内の流量で、蒸着チャンバ内にパルスする、導入する、あるいは供給することができる。金属ソースガスは、アルゴンまたは窒素といったキャリアガスと共に供給することができる。このキャリアガスは、約2sccm乃至約80sccm、約5sccm乃至約40sccm、例えば約20sccmといった、約1sccm乃至約300sccmの範囲内の流量を有しうる。
金属ソースガスは、特定の処理状態、金属ソースガス、または堆積される金属酸化物材料の所望の組成に応じて、約0.01秒乃至約10秒の範囲内の速度で蒸着チャンバ内にパルスされるか供給されうる。金属不足酸化物材料を形成するような一実施形態では、金属ソースガスは、約1秒乃至約5秒、例えば約3秒といった、約1秒乃至約10秒の範囲内の速度で、蒸着チャンバ内にパルスされるか供給されうる。高金属酸化物材料を形成するような他の実施形態では、金属ソースガスは、約0.1秒乃至約1秒、例えば約0.5秒といった、約0.05秒乃至約2秒の範囲内の速度で、蒸着チャンバ内にパルスされるか供給されうる。多くの例では、金属ソースガスは、テトラキス(ジメチルアミノ)ハフニウム((MeN)HfまたはTDMAH)、テトラキス(ジエチルアミノ)ハフニウム((EtN)HfまたはTDEAH)、またはテトラキス(エチルメチルアミノ)ハフニウム((EtMeN)HfまたはTEMAH)といったテトラキス(ジアルキルアミノ)ハフニウム化合物であるハフニウム前駆体である。
金属ソースガスは一般に、金属供給源または前駆体を含むアンプルを介してキャリアガスを導入することにより、蒸着チャンバ内に投与される。アンプルユニットは、化学前駆体を保存、収容、または分散させるために使用されるアンプル、バブラー、キャニスタ、カートリッジ、または他の容器を含みうる。他の例では、このアンプルは、液体前駆体(例えば、TDMAHまたはTDEAH)を含み、加熱されたキャリアガスで液体前駆体を蒸発させるために使用される噴射バルブシステムを有する液体送達システムの一部であってもよい。一般に、アンプルは、約30℃乃至約90℃の範囲内、例えば約50℃といった、約100℃未満の温度に加熱されうる。
酸化剤(例えば、O、O、HO)は、特定の処理状態、酸素ソースガス若しくは酸化剤、または堆積される金属酸化物材料の所望の組成に応じて、約0.01秒乃至約10秒の範囲内の流速で、蒸着チャンバ内にパルスされる、導入される、あるいは供給されうる。金属不足酸化物材料を形成するような一実施形態では、酸化剤は、約0.001秒乃至約0.1秒、例えば約0.05秒といった、約0.001秒乃至約1秒の範囲内の速度で、蒸着チャンバ内にパルスされる、導入される、あるいは供給されうる。高金属酸化物材料を形成するような他の実施形態では、酸化剤は、約1秒乃至約3秒、例えば約2秒といった、約0.5秒乃至約10秒の範囲内の速度で、蒸着チャンバ内にパルスされる、導入される、あるいは供給されうる。
酸化剤は、酸素(O)、原子酸素(O)、オゾン(O)、一酸化二窒素(NO)、一酸化窒素(NO)、二酸化窒素(NO)、五酸化二窒素(N)、過酸化水素(H)、それらの派生物、それらのプラズマ、またはそれらの組み合わせを含む酸素源を有する、あるいはそれらから形成されるか、発生される。オゾンは、ALDチャンバなどの蒸着チャンバの内側または外側で形成されうる。一例では、酸化剤は、蒸着チャンバの外側または内側に配置されたオゾン発生器によって形成されたオゾンを含んでいる。オゾンが発生し、次いで蒸着チャンバ内に流入するか誘導され、金属ソースガスと共に基板表面に曝される。他の例では、酸化剤は、蒸着チャンバの内側で発生したプラズマによって形成されたオゾンを含んでいる。酸素ガスは蒸着チャンバ内に流入するか誘導され、次いで、金属ソースガスと共に基板表面に連続して曝される前に、オゾンおよび/または原子酸素へと加熱されるか形成される。
キャリアガスまたはパージガスは金属ソースガスおよび/または酸素源と同時に供給されてもよいが、金属ソースガスおよび/または酸素源のパルスの間に供給されてもよい。キャリアガスまたはパージガスは、ALDプロセスの間中、連続して流入してもよく、あるいは、ALDプロセスにおいて断続的におよび/または順次パルスされる、導入される、あるいは供給されてもよい。キャリアガスまたはパージガスは、特定の処理状態、ソースガスもしくは酸化剤、または堆積される金属酸化物材料の所望の組成に応じて、約1秒乃至約30秒の範囲内の流速で蒸着チャンバ内にパルスされる、導入される、あるいは供給されうる。一実施形態では、キャリアガスまたはパージガスは、約2秒乃至約20秒、例えば約10秒または約15秒といった、約1秒乃至約30秒の範囲内の速度で蒸着チャンバ内にパルスされる、導入される、あるいは供給されうる。
キャリアガスまたはパージガスは、窒素、アルゴン、ヘリウム、水素、フォーミングガス、酸素、それらの混合物、またはそれらの組み合わせを含みうる。ALDサイクルにおける金属ソースガスの各パルスと酸化剤の各パルスの後に、キャリアガスまたはパージガスが連続してパルスされる、導入される、あるいは供給されうる。パージガスまたはキャリアガスのパルスは一般に、約10毎分標準リットル(slm)といった、約2slm乃至約22slmの範囲内の流量でパルスされる、導入される、あるいは供給される。特定のパージガスの流量および処理サイクルの時間は実験を通して得られる。一例では、300mmの直径のウエハは、同様の処理量を維持するために、200mmの直径のウエハと同じ時間で約2倍の流量を必要とする。
多くの前駆体が、本書に記載された誘電材料を堆積する本発明の実施形態の範囲内となる。重要な前駆体特性の1つは、有利な蒸気圧を有することである。周囲温度および圧力の前駆体は、気体、液体、または固体であってもよい。しかしながら、ALDチャンバ内では揮発した前駆体が使用される。有機金属化合物は、少なくとも1の金属原子と、アミド、アルキル、アルコキシ、アルキルアミノ、アニリド、またはそれらの派生物といった少なくとも1の含有機官能基とを含んでいる。前駆体は、有機金属化合物、有機金属系化合物、無機化合物、またはハロゲン化合物を含みうる。
一実施形態では、金属ソースガスは、テトラキス(ジアルキルアミノ)ハフニウム化合物、テトラキス(ジアルキルアミノ)ジルコニウム化合物、またはテトラキス(ジアルキルアミノ)チタン化合物といった、テトラキス(ジアルキルアミノ)金属化合物から形成される、あるいはそれらを含んでいる。テトラキス(ジアルキルアミノ)金属化合物は、ALDプロセスにおいて、金属酸化物膜スタック230内に含まれる金属酸化物、およびメモリデバイス200内の他の材料および/または層を堆積するのに有用である。
幾つかの例では、金属ソースガスは、シクロペンタジエニル、アルキル、アルコキシド、それらの派生物、またはそれらの組み合わせといったリガンドを含有するハフニウム化合物を含む、例示的なハフニウム前駆体を含んでいる、あるいはそれらから形成される。ハフニウム前駆体として有用なアルキルアミノハフニウム化合物は、(RR’N)Hfなどのテトラキス(ジアルキルアミノ)ハフニウム化合物を含み、ここでRまたはR’は個々に水素、メチル、エチル、プロピル、またはブチルである。ハフニウム前駆体として有用なハフニウムハロゲン化合物は、HfCl、HfI、およびHfBrを含みうる。ALDプロセスにおいて、金属酸化物膜スタック230内に含まれる酸化ハフニウムおよび他のハフニウム含有材料、およびメモリデバイス200内の他の材料および/または層を堆積するのに有用な例示的なハフニウム前駆体は、(EtN)Hf、(MeN)Hf、(MeEtN)Hf、(BuCHfCl、(CHfCl、(EtCHfCl、(MeHfCl、(Me)HfCl、(PrCHfCl、(PrC)HfCl、(BuCHfMe、(acac)Hf、(hfac)Hf、(tfac)Hf、(thd)Hf、(NOHf、(BuO)Hf、(PrO)Hf、(EtO)Hf、(MeO)Hf、またはそれらの派生物を含む。
その他の例では、金属ソースガスは、ハロゲン化物、アルキルアミノ、シクロペンタジエニル、アルキル、アルコキシド、それらの派生物、またはそれらの組み合わせといったリガンドを含有するジルコニウム化合物を含む、例示的なジルコニウム前駆体を含んでいる、あるいはそれらから形成される。ジルコニウム前駆体として有用なアルキルアミノジルコニウム化合物は、(RR’N)Zrなどのテトラキス(ジアルキルアミノ)ジルコニウム化合物を含み、ここでRまたはR’は個々に水素、メチル、エチル、プロピル、またはブチルである。ジルコニウム前駆体として有用なジルコニウムハロゲン化合物はZrCl、ZrI、およびZrBrを含みうる。ALDプロセスにおいて、金属酸化物膜スタック230内に含まれる酸化ジルコニウムおよび他のジルコニウム含有材料、およびメモリデバイス200内の他の材料および/または層を堆積するのに有用な例示的なジルコニウム前駆体は、(EtN)Zr、(MeN)Zr、(MeEtN)Zr、(BuCZrCl、(CZrCl、(EtCZrCl、(MeZrCl、(Me)ZrCl、(PrCZrCl、(PrC)ZrCl、(BuCZrMe、(acac)Zr、(hfac)Zr、(tfac)Zr、(thd)Zr、(NOZr、(BuO)Zr、(PrO)Zr、(EtO)Zr、(MeO)Zr、またはそれらの派生物を含む。
その他の例では、金属ソースガスは、ハロゲン化物、アルキルアミノ、シクロペンタジエニル、アルキル、アルコキシド、それらの派生物、またはそれらの組み合わせといったリガンドを含有するチタン化合物を含む、例示的なチタン前駆体を含んでいる、あるいはそれらから形成される。チタン前駆体として有用なアルキルアミノチタン化合物は、(RR’N)Tiなどのテトラキス(ジアルキルアミノ)チタン化合物を含み、ここでRまたはR’は個々に、メチル、エチル、プロピル、またはブチルである。チタン前駆体として有用なチタンハロゲン化合物は、TiCl、TiI、およびTiBrを含みうる。ALDプロセスにおいて、金属酸化物膜スタック230内に含まれる酸化チタニウムおよび他のチタン含有材料、およびメモリデバイス200内の他の材料および/または層を堆積するのに有用な例示的なチタン前駆体は、(EtN)Ti、(MeN)Ti、(MeEtN)Ti、(BuCTiCl、(CTiCl、(EtCTiCl、(MeTiCl、(Me)TiCl、(PrCTiCl、(PrC)TiCl、(BuCTiMe、(acac)Ti、(hfac)Ti、(tfac)Ti、(thd)Ti、(NOTi、(BuO)Ti、(PrO)Ti、(EtO)Ti、(MeO)Ti、またはそれらの派生物を含む。
その他の例では、金属ソースガスは、ハロゲン化物、アルキル、アルコキシド、それらの派生物、またはそれらの組み合わせといったリガンドを有するアルミニウム化合物を含む、例示的なアルミニウム前駆体を含んでいる、あるいはそれらから形成される。アルミニウム前駆体として有用なアルキルアルミニウム化合物はRR’R”Alの一般化学式を有することができ、ここで各R、R’、およびR”は個々に水素、メチル、エチル、プロピル、またはブチルとすることができる。アルミニウム前駆体として有用なアルミニウムアルコキシド化合物は(RO)(R’O)(R”O)Alの一般化学式を有することができ、ここで各R、R’、およびR”は個々に水素、メチル、エチル、プロピル、またはブチルとすることができる。アルミニウム前駆体として有用なアルミニウムハロゲン化合物は、AlCl、またはAlFを含みうる。ALDプロセスにおいて、金属酸化物膜スタック230、金属酸化物のカップリング層234内に含まれる酸化アルミニウムおよび他のアルミニウム含有材料、およびメモリデバイス200内の他の材料および/または層を堆積するのに有用な例示的なアルミニウム前駆体は、MeAl、MeAlH、EtAl、EtAlH、PrAl、PrAlH、BuAl、BuAlH、(BuO)Al、(PrO)Al、(EtO)Al、(MeO)Al、またはそれらの派生物を含む。
本書に開示されているようなALDプロセスは、例示的なALDプロセスとして提供されており、金属酸化物膜スタック230内に含まれる金属酸化物材料、およびメモリデバイス200内に含まれる他の材料および/または層を堆積または形成するのに有用となりうるALDプロセスの種類に関する範囲を限定するものではない。金属酸化物膜スタック230内に含まれる金属酸化物材料およびメモリデバイス200内に含まれる他の材料および/または層の所望の厚さおよび化学量論を形成するために、化学前駆体、キャリアガス、パルス時間、露出時間、流量、温度、圧力、シーケンスの順番、および他の変数を適宜調整することができる。
本書に使用されるような「ALD」とは、基板表面上に材料の層を堆積するために2以上の反応化合物を順次導入することを指す。2、3、またはそれ以上の反応化合物を、交互に蒸着チャンバの反応領域に導入することができる。通常、各化合物を基板表面上に接着および/または反応させることができるように、各反応化合物は時間遅延で分けられる。ある態様では、第1の前駆体または化合物Aが蒸着チャンバ(例えば、ALDチャンバ)の反応領域内にパルスされ、第1の時間遅延が後に続く。次に、第2の前駆体または化合物Bが反応領域内にパルスされ、第2の時間遅延が後に続く。各時間遅延の際、アルゴンまたは窒素などのパージガスが蒸着チャンバ内にパルスされるか供給され、反応領域をパージする、あるいは反応領域または他の表面から残留反応化合物または副生成物を除去することができる。代替的に、反応化合物のパルスの間の時間遅延の間はパージガスのみが流入するように、パージガスを堆積プロセス全体を通じて連続して流入させてもよい。反応化合物は代替的に、基板または堆積物上に所望の膜または膜厚が形成されるまでパルスされる。連続的または断続的にパージガスを流入させる何れの状況でも、化合物Aのパルスステップ、パージガス、化合物Bのパルスステップ、パージガスのALDプロセスがALDサイクルである。ALDサイクルは、化合物Aまたは化合物Bの何れかで開始することができ、所望の厚さを有する膜を得るまでALDサイクルの各順序を継続することができる。他の態様では、第1の前駆体または化合物Aが蒸着チャンバ(例えば、ALDチャンバ)の反応領域内にパルスされ、第1の時間遅延が後に続く。次に、第2の前駆体または化合物Bが反応領域内にパルスされ、第2の時間遅延が後に続く。次に、第3の前駆体または化合物Cが反応領域内にパルスされ、第3の時間遅延が後に続く。各時間遅延の際、アルゴンまたは窒素などのパージガスが蒸着チャンバ内にパルスされるか供給され、反応領域をパージする、あるいは反応領域または他の表面から残留反応化合物または副生成物を除去することができる。代替的に、反応化合物のパルスの間の時間遅延の間はパージガスのみが流入するように、パージガスを堆積プロセス全体を通じて連続して流入させてもよい。反応化合物は代替的に、基板または堆積表面上に所望の膜または膜厚が形成されるまでパルスされる。連続的または断続的にパージガスを流入させる何れの状況でも、化合物Aのパルスステップ、パージガス、化合物Bのパルスステップ、パージガス、化合物Cのパルスステップ、パージガスのALDプロセスがALDサイクルである。代替的に、化合物Aのパルスステップ、パージガス、化合物Bのパルスステップ、パージガス、化合物Cのパルスステップ、パージガス、化合物Bのパルスステップ、パージガスのALDプロセスがALDサイクルである。ALDサイクルは、化合物A、化合物B、または化合物Cの何れかで開始し、所望の厚さを有する膜を得るまでALDサイクルの各順序を継続することができる。
本書に使用されるような「パルス(pulse)」とは、処理チャンバの反応領域内に断続的または非連続的に導入される特定の化合物の量を指すことを意図している。各パルス内の特定の化合物の量は、パルスの時間に応じて経時的に変化しうる。各パルスの時間は、例えば、利用される蒸着チャンバの最大容量、接続される真空システム、および特定の化合物自体の揮発性/反応性といった多くの要因に依存して変化しうる。本書に使用されるような「半反応(half-reaction)」とは、パージステップが後に続く前駆体のパルスステップを指すことを意図している。
先の記載は、本発明の実施形態に関するものであるが、本発明の基本的な範囲を越えることなく、その他および更なる本発明の実施形態を考えることができ、その範囲は以下の特許請求の範囲によって特定される。

Claims (20)

  1. 抵抗性スイッチングメモリ要素を製造する方法において:
    基板上に配置された下側電極の上に金属酸化物膜スタックを形成するステップを具えており、前記金属酸化物膜スタックは金属酸化物のホスト層上に配置された金属酸化物のカップリング層を具え、前記金属酸化物膜スタックが:
    第1のALDプロセスにおいて前記下側電極の上に前記金属酸化物のホスト層を堆積するステップであって、前記金属酸化物のホスト層がMOの一般化学式を有する結晶性高金属酸化物のホスト材料を実質的に含み、ここでMはハフニウム、ジルコニウム、およびチタニウムからなる群から選択された金属であり、xは約1.65乃至約1.95の範囲内である、堆積ステップと;
    第2のALDプロセスにおいて前記金属酸化物のホスト層の上に前記金属酸化物のカップリング層を堆積するステップであって、前記金属酸化物のカップリング層が金属酸化物の薄板であり、MM’の一般化学式を有する非結晶性高金属酸化物のカップリング材料を実質的に含み、ここでMは前記結晶性高金属酸化物のホスト材料について選択されたものと同種の金属であり、M’はアルミニウム、イットリウム、およびランタンからなる群から選択されたドーパント金属であり、yは約0.05乃至約0.50の範囲内であり、zは約1.50乃至約2.50の範囲内である、堆積ステップと、によって形成されることを特徴とする方法。
  2. 請求項1に記載の方法において、前記結晶性高金属酸化物のホスト材料がHfOの一般化学式を有し、ここでxは約1.70乃至約1.90の範囲内であり、前記非結晶性高金属酸化物のカップリング材料がHfAlの一般化学式を有し、ここでyは約0.05乃至約0.50の範囲内であり、zは約1.50乃至約2.50の範囲内であることを特徴とする方法。
  3. 請求項2に記載の方法において、yは約0.05乃至約0.15の範囲内であり、zは約1.50乃至約2.10の範囲内であることを特徴とする方法。
  4. 請求項2に記載の方法において、yは約0.40乃至約0.50の範囲内であり、zは約2.10乃至約2.50の範囲内であることを特徴とする方法。
  5. 請求項2に記載の方法において、xは約1.75乃至約1.85の範囲内であることを特徴とする方法。
  6. 請求項1に記載の方法において、前記金属酸化物のホスト層が約15オングストローム乃至約50オングストロームの範囲内の厚さを有し、前記金属酸化物のカップリング層が約5オングストローム乃至約30オングストロームの範囲内の厚さを有することを特徴とする方法。
  7. 請求項1に記載の方法において、前記第1のALDプロセスが、高金属酸化ALDプロセスにおいて金属ソースガスおよび酸化剤を蒸着チャンバ内に連続して供給するステップを具えており、
    前記高金属酸化ALDプロセスにおいて、前記金属ソースガスはテトラキス(ジアルキルアミド)ハフニウム化合物を含み、前記酸化剤は水を含むことを特徴とする方法。
  8. 請求項1に記載の方法において、前記第2のALDプロセスが、高金属酸化ALDプロセスにおいて第1の金属ソースガス、第2の金属ソースガス、および酸化剤を蒸着チャンバ内に連続して供給するステップを具えており、
    前記第1の金属ソースガスはテトラキス(ジアルキルアミド)ハフニウム化合物を含み、前記第2の金属ソースガスはアルキルアルミニウム化合物を含み、前記酸化剤は水を含むことを特徴とする方法。
  9. 請求項1に記載の方法において、前記第1のALDプロセスがさらに:
    前記第1のALDプロセス中の第1のALDサイクルにおいて、前記結晶性高金属酸化物のホスト材料を形成しながら、第1の金属ソースガス、パージガス、酸化剤、およびパージガスを蒸着チャンバ内に連続して供給するステップと;
    厚さが約5オングストローム乃至約100オングストロームの範囲内となるまで、前記金属酸化物のホスト層の厚さを増加させながら前記第1のALDサイクルを繰り返すステップと、を具えることを特徴とする方法。
  10. 請求項9に記載の方法において、前記第2のALDプロセスがさらに:
    前記第2のALDプロセス中の第2のALDサイクルにおいて、前記非結晶性高金属酸化物のカップリング材料を形成しながら、第2の金属ソースガス、パージガス、第1の金属ソースガス、パージガス、酸化剤、およびパージガスを蒸着チャンバ内に連続して供給するステップと;
    厚さが約3オングストローム乃至約80オングストロームの範囲内となるまで、前記金属酸化物のカップリング層の厚さを増加させながら前記第2のALDサイクルを繰り返すステップと、を具えており、
    前記第1の金属ソースガスはテトラキス(ジアルキルアミド)ハフニウム化合物を含み、前記第2の金属ソースガスはアルキルアルミニウム化合物を含み、前記酸化剤は水を含むことを特徴とする方法。
  11. 請求項1に記載の方法がさらに、前記下側電極の上に酸化シリコン層を形成するステップと、その後に、前記酸化シリコン層の上に前記金属酸化物のホスト層を形成するステップとを具えており、
    前記酸化シリコン層は自然酸化シリコンまたは二酸化ケイ素を含み、前記酸化シリコン層は約2オングストローム乃至約20オングストロームの範囲内の厚さを有することを特徴とする方法。
  12. 請求項1に記載の方法がさらに、前記金属酸化物のホスト層と前記金属酸化物のカップリング層の界面に結晶粒界を形成するステップを具えており、
    前記結晶粒界は、前記結晶性高金属酸化物のホスト材料と前記非結晶性高金属酸化物のカップリング材料の間の酸素空孔を促進させることを特徴とする方法。
  13. 抵抗性スイッチングメモリ要素を製造する方法において:
    基板上に配置された下側電極の上に金属酸化物膜スタックを形成するステップを具えており、前記金属酸化物膜スタックは金属酸化物のホスト層上に配置された金属酸化物のカップリング層と、前記金属酸化物のホスト層と前記金属酸化物のカップリング層の間に形成された不整列な結晶界面とを具え、前記金属酸化物膜スタックが:
    第1のALDプロセスにおいて前記下側電極の上に前記金属酸化物のホスト層を形成するステップであって、前記金属酸化物のホスト層がMOの一般化学式を有する結晶性高金属酸化物のホスト材料を実質的に含み、ここでMはハフニウム、ジルコニウム、およびチタニウムからなる群から選択された金属であり、xは約1.65乃至約1.95の範囲内である、形成ステップと;
    第2のALDプロセスにおいて前記金属酸化物のホスト層の上に前記金属酸化物のカップリング層を形成するステップであって、前記金属酸化物のカップリング層がM’Oの一般化学式を有する結晶性高金属酸化物のカップリング材料を実質的に含み、ここでM’はハフニウム、ジルコニウム、およびチタニウムからなる群から選択された金属であり、yは約1.65乃至約1.95の範囲内であり、結晶性MOのホスト材料の平均結晶サイズが結晶性M’Oのカップリング材料の平均結晶サイズよりも大きい、形成ステップと、によって形成されることを特徴とする方法。
  14. 請求項13に記載の方法において、前記結晶性MOのホスト材料の平均結晶サイズと前記結晶性M’Oのカップリング材料の平均結晶サイズの結晶サイズ比が、約1.10乃至約1.50の範囲内であることを特徴とする方法。
  15. 請求項14に記載の方法において、前記結晶性MOのホスト材料の平均結晶サイズが約30nm乃至約40nmの範囲内であり、前記結晶性MOのカップリング材料の平均結晶サイズが約25nm乃至約35nmの範囲内であることを特徴とする方法。
  16. 請求項13に記載の方法において、前記結晶性高金属酸化物のホスト材料がHfOの一般化学式を有し、ここでxは約1.70乃至約1.90の範囲内であり、前記結晶性高金属酸化物のカップリング材料がZrOの一般化学式を有し、ここでyは約1.70乃至約1.90の範囲内であることを特徴とする方法。
  17. 請求項16に記載の方法において、前記金属酸化物のホスト層が約15オングストローム乃至約50オングストロームの範囲内の厚さを有し、前記金属酸化物のカップリング層が約5オングストローム乃至約10オングストロームの範囲内の厚さを有することを特徴とする方法。
  18. 請求項13に記載の方法において、前記結晶性高金属酸化物のホスト材料がHfOの一般化学式を有し、ここでxは約1.70乃至約1.90の範囲内であり、前記結晶性高金属酸化物のカップリング材料がHfOの一般化学式を有し、ここでyは約1.70乃至約1.90の範囲内であることを特徴とする方法。
  19. 請求項13に記載の方法において、前記結晶性高金属酸化物のホスト材料がHfOの一般化学式を有し、ここでxは約1.70乃至約1.90の範囲内であり、前記結晶性高金属酸化物のカップリング材料がTiOの一般化学式を有し、ここでyは約1.70乃至約1.90の範囲内であることを特徴とする方法。
  20. 請求項13に記載の方法において、前記不整列な結晶界面は、前記高金属酸化物のホスト材料と前記高金属酸化物のカップリング材料の間の酸素空孔を促進することを特徴とする方法。
JP2014528455A 2011-09-01 2012-08-22 メモリ用途のための金属酸化物材料の原子層堆積 Pending JP2014531749A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/224,021 US8288297B1 (en) 2011-09-01 2011-09-01 Atomic layer deposition of metal oxide materials for memory applications
US13/224,021 2011-09-01
PCT/US2012/051865 WO2013032809A1 (en) 2011-09-01 2012-08-22 Atomic layer deposition of metal oxide materials for memory applications

Publications (1)

Publication Number Publication Date
JP2014531749A true JP2014531749A (ja) 2014-11-27

Family

ID=46981707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014528455A Pending JP2014531749A (ja) 2011-09-01 2012-08-22 メモリ用途のための金属酸化物材料の原子層堆積

Country Status (4)

Country Link
US (4) US8288297B1 (ja)
JP (1) JP2014531749A (ja)
KR (3) KR102050682B1 (ja)
WO (1) WO2013032809A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー.ブイ. 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
JP2017199907A (ja) * 2016-04-27 2017-11-02 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 半導体処理チャンバコンポーネント用の保護コーティングの原子層堆積
WO2020136974A1 (ja) * 2018-12-26 2020-07-02 パナソニックセミコンダクターソリューションズ株式会社 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428587A (zh) * 2010-03-18 2012-04-25 松下电器产业株式会社 电流控制元件、存储元件、存储装置及电流控制元件的制造方法
CN102222763A (zh) * 2011-06-03 2011-10-19 复旦大学 一种采用电场增强层的阻变存储器结构及其制备方法
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
JP5956972B2 (ja) * 2012-12-21 2016-07-27 東京エレクトロン株式会社 成膜方法
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US8956939B2 (en) * 2013-04-29 2015-02-17 Asm Ip Holding B.V. Method of making a resistive random access memory device
DE102013109357A1 (de) * 2013-08-29 2015-03-05 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben
US9246094B2 (en) 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
WO2015112811A1 (en) * 2014-01-23 2015-07-30 Nano Precision Medical, Inc. Implant device for drug delivery
US9147840B2 (en) * 2014-03-03 2015-09-29 Infineon Technologies Ag Memory
TWI476973B (zh) * 2014-03-25 2015-03-11 Winbond Electronics Corp 記憶體元件及形成方法
CN104979469A (zh) * 2014-04-14 2015-10-14 华邦电子股份有限公司 存储器元件及其形成方法
US9653296B2 (en) * 2014-05-22 2017-05-16 Infineon Technologies Ag Method for processing a semiconductor device and semiconductor device
US20160138182A1 (en) * 2014-11-18 2016-05-19 Wisconsin Alumni Research Foundation Methods for forming mixed metal oxide epitaxial films
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
KR101675582B1 (ko) * 2015-03-12 2016-11-14 서울대학교 산학협력단 저항 변화 메모리 소자
WO2018009155A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Rram devices having a bottom oxygen exchange layer and their methods of fabrication
GB201620835D0 (en) 2016-12-07 2017-01-18 Australian Advanced Mat Pty Ltd Resistive switching memory
KR102504958B1 (ko) * 2018-04-02 2023-03-03 삼성전자주식회사 박막 증착 방법 및 박막 증착 장치
US10312441B1 (en) 2018-04-09 2019-06-04 International Business Machines Corporation Tunable resistive element
US20220059340A1 (en) * 2020-08-18 2022-02-24 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
WO2023163499A1 (ko) * 2022-02-24 2023-08-31 주성엔지니어링(주) 유전막과 그를 포함한 커패시터 및 그들의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338248A (ja) * 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
WO2003031673A1 (fr) * 2001-10-02 2003-04-17 Advanced Systems Of Technology Incubation Film mince d'oxyde metallique et son procede de fabrication
JP4722501B2 (ja) * 2004-01-29 2011-07-13 三星電子株式会社 半導体素子の多層誘電体構造物、半導体及びその製造方法
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
KR20080064353A (ko) * 2007-01-04 2008-07-09 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
KR101326077B1 (ko) * 2007-08-24 2013-11-07 삼성전자주식회사 저항성 메모리 소자
KR20090075547A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US7960216B2 (en) * 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8053364B2 (en) * 2008-05-01 2011-11-08 Intermolecular, Inc. Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US7977152B2 (en) * 2008-05-10 2011-07-12 Intermolecular, Inc. Non-volatile resistive-switching memories formed using anodization
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
KR20100027871A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 비휘발성 메모리 소자
KR101133707B1 (ko) * 2009-09-02 2012-04-13 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 제조방법
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー.ブイ. 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
JP2017199907A (ja) * 2016-04-27 2017-11-02 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 半導体処理チャンバコンポーネント用の保護コーティングの原子層堆積
JP7125251B2 (ja) 2016-04-27 2022-08-24 アプライド マテリアルズ インコーポレイテッド 半導体処理チャンバコンポーネント用の保護コーティングの原子層堆積
WO2020136974A1 (ja) * 2018-12-26 2020-07-02 パナソニックセミコンダクターソリューションズ株式会社 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置
JP2020107625A (ja) * 2018-12-26 2020-07-09 パナソニック株式会社 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置
JP7308026B2 (ja) 2018-12-26 2023-07-13 ヌヴォトンテクノロジージャパン株式会社 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置
US11889776B2 (en) 2018-12-26 2024-01-30 Nuvoton Technology Corporation Japan Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element

Also Published As

Publication number Publication date
US8466446B2 (en) 2013-06-18
WO2013032809A1 (en) 2013-03-07
US20130056702A1 (en) 2013-03-07
KR20190007073A (ko) 2019-01-21
KR20190006030A (ko) 2019-01-16
KR102022821B1 (ko) 2019-09-18
US20140073107A1 (en) 2014-03-13
US8288297B1 (en) 2012-10-16
US20150056749A1 (en) 2015-02-26
KR101935228B1 (ko) 2019-01-04
KR102050682B1 (ko) 2019-12-02
US8883655B2 (en) 2014-11-11
US9130165B2 (en) 2015-09-08
KR20140068132A (ko) 2014-06-05

Similar Documents

Publication Publication Date Title
US9130165B2 (en) Atomic layer deposition of metal oxide materials for memory applications
US9246096B2 (en) Atomic layer deposition of metal oxides for memory applications
US8546275B2 (en) Atomic layer deposition of hafnium and zirconium oxides for memory applications
US7772132B2 (en) Method for forming tetragonal zirconium oxide layer and method for fabricating capacitor having the same
US7968452B2 (en) Titanium-based high-K dielectric films
KR20090038924A (ko) 지르코늄 치환된 티탄산바륨 게이트 유전체
US8980766B2 (en) Sequential atomic layer deposition of electrodes and resistive switching components
US8679988B2 (en) Plasma processing of metal oxide films for resistive memory device applications
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
US20140175361A1 (en) Resistive Switching Layers Including Hf-Al-O
TWI479602B (zh) 結晶鐠鈣錳氧(pcmo)之原子層沈積及其相關結構及方法
US8741698B2 (en) Atomic layer deposition of zirconium oxide for forming resistive-switching materials
TW202212550A (zh) 用於鐵電記憶體之無碳的疊層氧化鉿/氧化鋯膜