TWI476973B - 記憶體元件及形成方法 - Google Patents

記憶體元件及形成方法 Download PDF

Info

Publication number
TWI476973B
TWI476973B TW103110984A TW103110984A TWI476973B TW I476973 B TWI476973 B TW I476973B TW 103110984 A TW103110984 A TW 103110984A TW 103110984 A TW103110984 A TW 103110984A TW I476973 B TWI476973 B TW I476973B
Authority
TW
Taiwan
Prior art keywords
resistive layer
electrode
memory device
layer
crystalline portion
Prior art date
Application number
TW103110984A
Other languages
English (en)
Other versions
TW201537797A (zh
Inventor
Po Yen Hsu
Hsiu Han Liao
Shuo Che Chang
Chia Hwa Ho
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to TW103110984A priority Critical patent/TWI476973B/zh
Priority to JP2014147143A priority patent/JP6073836B2/ja
Priority to ES14182800.4T priority patent/ES2641475T3/es
Priority to EP14182800.4A priority patent/EP2924750B1/en
Priority to US14/474,931 priority patent/US9356235B2/en
Priority to KR1020140132683A priority patent/KR20150111258A/ko
Application granted granted Critical
Publication of TWI476973B publication Critical patent/TWI476973B/zh
Publication of TW201537797A publication Critical patent/TW201537797A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

記憶體元件及形成方法
本揭露書係有關於記憶體元件及其形成方法，且特別是有關於電阻式記憶體元件及其形成方法。
近年來，各種消費性電子產品逐漸流行，促使非揮發性記憶體需求量大增。非揮發性記憶體以快閃式記憶體(Flash Memory)為主流。然而，隨著元件尺寸持續縮小，快閃式記憶體已遭遇操作電壓大、操作速度慢、資料保存性差等缺點，限制快閃式記憶體未來的發展。
因此，目前已有許多新式非揮發性記憶體材料和裝置正被積極研發中。新式非揮發性記憶體裝置例如包括磁記憶體(MRAM)、相變化記憶體(PCM)、和電阻式記憶體(RRAM)。其中，電阻式非揮發性記憶體具有功率消耗低、操作電壓低、寫入抹除時間短、耐久度長、記憶時間長、非破壞性讀取、多狀態記憶、裝置製程簡單及可微縮性等優點。
然而，電阻式非揮發性記憶體之良率與效能仍需進一步提升。
本揭露書之實施例提供一種記憶體元件，包括：一第一電極；一第二電極；以及一電阻層，位於該第一電極與該第二電極之間，其中該電阻層具有一結晶部分，該結晶部分 之體積佔該電阻層之體積的約0.2至約1之間。
本揭露書之實施例提供一種一種記憶體元件的形 成方法，包括：於一第一電極上形成一電阻層，其中該電阻層具有一結晶部分，該結晶部分之體積佔該電阻層之體積的約0.2至約1之間；以及於該電阻層上形成一第二電極。
100‧‧‧記憶體元件
102‧‧‧電極
104‧‧‧電阻層
106‧‧‧電極
108‧‧‧空缺
109‧‧‧導電細絲
200‧‧‧記憶體元件
201‧‧‧基底
202‧‧‧電極
204‧‧‧電阻層
206‧‧‧電極
208‧‧‧非晶部分
210‧‧‧結晶部分
212‧‧‧晶粒
第1A圖顯示根據一些實施例之記憶體元件之剖面圖。
第1B圖顯示根據一些實施例之記憶體元件之剖面圖。
第2圖顯示量測根據一些實施例之記憶體元件所得之電流-電壓關係圖。
第3圖顯示量測記憶體元件所得之電流-電壓關係圖。
第4圖顯示根據一些實施例之記憶體元件的剖面圖。
第5圖顯示根據一些實施例之記憶體元件的電阻層之晶相示意圖。
以下將詳細說明本揭露書實施例之製作與使用方式。然應注意的是，本揭露書提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在敘述中，第一製程與第二製程之進行，可包括第二製程於第一製程之後立刻進行之實施例，亦可包括其他附加製程於第一製程與第二製程之間進行之實施例。許多元件可能被任意地繪製成不同的尺寸比例。這僅是為了簡化與清楚化。再者， 當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。以下，敘述了實施例之一些變化。在不同的圖式與實施例敘述中，相似的標號可用以標示相似的元件。
第1A圖和第1B圖顯示根據一些實施例之記憶體元件100於低電阻態(low resistance status)與高電阻態(high resistance status)時之剖面圖。在一些實施例中，記憶體元件100為電阻式隨機存取記憶體(resistive random access memory，RRAM)元件。如第1A圖所示，記憶體元件100包括電極102、電極106、及位於電極之間的電阻層104。
在一些實施例中，電阻層104之材質為介電材料，且通常是電性絕緣的。然而，電阻層104可在對其施加足夠高的電壓之後，變得具有導電性。例如，透過形成製程(forming process)，可於電阻層104中形成導電細絲(filament)或導電通路。當導電細絲或導電通路朝電極延伸並連接電極102及電極106時，電阻層104之電阻值可大幅下降。接著，可施加反向電壓以部分破壞所形成之導電細絲或導電通路，使電阻層104之電阻升高。
第2圖顯示量測根據一些實施例之記憶體元件所得之電流-電壓關係圖。在一些實施例中，對記憶體元件100進行形成製程。例如，如第2圖及第1A圖所示，可對電極102及電極106施加逐漸增加之偏壓。偏壓可使電阻層中之負電離子(例如，氧離子及/或氮離子)趨向電極而於電阻層104中留下一連串之空缺108(例如，氧空缺及/或氮空缺)。當偏壓提升至Vf 時， 這些空缺106可串聯成連接電極102及106之導電細絲109而形成導電路徑。因此，流經電阻層104之電流可大幅提升。
如第1B圖所示，在一些實施例中，對電極106及電極102施加反向偏壓可重置(reset)電阻層104而使其電阻回到高電阻態。例如，反向偏壓可破壞部分的導電細絲109而使由空缺108組成之導電路徑消失。因此，電阻層104之電阻值可透過電壓之施加而調整，可將資料儲存於其中。經由量測流經電阻層104之電流，可得知電阻層104之電阻值資訊，從而獲得所需的儲存資料。
如上所述，電阻層104需經歷形成製程之活化以於其中形成缺陷(例如，空缺108)之後，才能透過電壓的施加來轉換電阻層104之電阻狀態。然而，並非所有的記憶體元件之電阻層皆能在同樣條件下成功活化。在一些情形中，同一片晶圓中之記憶體元件無法在同一道形成製程中成功活化。
第3圖顯示量測記憶體元件所得之電流-電壓關係圖。如第3圖所示，即使所施加之偏壓已超過預期的形成電壓Vf ，流經電阻層之電流仍未大幅提升。這代表空缺未因形成製程而於電極之間成功地形成導電路徑。如此，將導致記憶體元件之良率下降。在一些情形中，一晶圓中可能有數個記憶體元件無法成功於形成製程中活化。
導電細絲無法成功形成的原因目前尚不清楚。有可能是因為電阻層為非晶結構。因此，在形成製程期間，非晶結構可能使電阻層中之負電離子(例如，氧離子及/或氮離子)在趨向電極的過程中受到高度碰撞。因此，空缺不容易於電阻 層中產生，使導電細絲無法順利形成。
為了增進記憶體元件之良率，本揭露書之實施例於記憶體元件之電阻層中形成結晶部分。因此，導電細絲可較容易地形成於電阻層之中。
第4圖顯示根據一些實施例之記憶體元件200的剖面圖。在一些實施例中，於基底201之上形成電極202。基底201可包括半導體基底或其他適合基底。在一些實施例中，基底201為半導體晶圓，例如矽晶圓。在一些實施例中，電極202之材質包括金屬氮化物。在一些實施例中，電極202之材質包括氮化鈦(TiN)、鉑(Pt)、鋁銅(AlCu)、鈦(Ti)、金(Au)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)、銅(Cu)、其他適合的導電材料、或前述之組合。在一些實施例中，可於基底201上沉積導電材料以形成電極202。例如，可透過圖案化製程將導電材料圖案化成所需之電極。在一些實施例中，導電材料可藉著物理氣相沉積、電鍍、化學氣相沉積、旋轉塗佈、其他適合的製程、或前述之組合而形成。
接著，如第4圖所示，在一些實施例中，於電極202上形成電阻層204。電阻層204之材質可包括氧化物、氮化物、其他適合的介電材料、或前述之組合。例如，電阻層204之材質包括氧化鉿、氧化鋯、氧化鈦、氧化鉭、氧化鎢、氧化鋁、氧化鋅、氧化鎳、氧化銅、其他適合的材料、或前述之組合。在一些實施例中，可透過原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、旋轉塗佈、噴塗、其他適合製程、或前述之組合於電極202上沉積介電材料以形成電阻層204。 在一些實施例中，將所沉積之介電材料圖案化使電阻層204具所需圖案。
在一些實施例中，使所沉積之介電材料至少部分結晶化而使電阻層204具有結晶部分。第5圖顯示根據一些實施例之記憶體元件的電阻層之晶相示意圖。如第5圖所示，電阻層204具有結晶部分210。在一些實施例中，結晶部分210包括複數個晶粒212。這些晶粒212可彼此分離、彼此相連、或部分分離部分相連。在一些實施例中，電阻層204還具有非晶部分208。在一些實施例中，這些晶粒212由非晶部分208所圍繞。在一些實施例中，結晶部分210之體積佔電阻層204之體積的約0.2至約1之間。根據一些實施例中，在電阻層204之穿透式電子顯微鏡(TEM)照片的剖面圖中，結晶部分210之面積佔電阻層204的約0.2至約1之間。在一些其他實施例中，結晶部分210之體積佔電阻層204之體積的約0.4至約0.8之間。根據一些實施例中，在電阻層204之穿透式電子顯微鏡照片的剖面圖中，結晶部分210之面積佔電阻層204的約0.4至約0.8之間。在一些實施例中，電阻層204係完全結晶化而大抵不具有非晶部分。
在一些實施例中，電阻層204之材質包括氧化鉿。在一些實施例中，電阻層204之材質為HfOx ，其中x介於約0.2至約1.8之間。在一些實施例中，電阻層204之材質包括氧化鋁(Al2 O3 )或氧化鋯(ZrO2 )。在一些實施例中，晶粒212之晶相為(但不限於)單斜晶相(monoclinic phase)。在一些實施例中，晶粒212之平均粒徑為約2奈米至約50奈米之間。在一些其他實施例中，晶粒212之平均粒徑為約10奈米至約40奈米之間。
可透過各種適合的方法使所形成之電阻層204具有結晶部分210。在一些實施例中，在沉積介電材料以形成電阻層204期間，使沉積溫度介於約325℃至約450℃之間，可使所形成之電阻層204具有如第5圖實施例所述之微結構。在此情形下，電阻層204之結晶部分210大抵與電阻層204之沉積同時形成。在一些實施例中，電阻層204之沉積溫度介於約350℃至約400℃之間。在一些其他實施例中，電阻層204之結晶部分210可在電阻層204沉積之後，透過額外的結晶化製程而形成。例如，可於沉積電阻層204之後，透過加熱製程而使電阻層204至少部分結晶化。
本揭露書之實施例具有許多變化。例如，電阻層204之結晶化不限於透過加熱製程。在一些實施例中，可透過照光(例如，紫外光、紅外光、及/或雷射光)的方式使電阻層204至少部分結晶化。在一些實施例中，可對電阻層204同時加熱及照光而使電阻層204至少部分結晶化。
接著，如第4圖所示，在一些實施例中，於電阻層204之上形成電極206。電極206之材質包括金屬氮化物。在一些實施例中，電極206之材質包括氮化鈦(TiN)、鉑(Pt)、鋁銅(AlCu)、鈦(Ti)、金(Au)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)、銅(Cu)、其他適合的導電材料、或前述之組合。在一些實施例中，可於電阻層204上沉積導電材料以形成電極206。例如，可透過圖案化製程將導電材料圖案化成所需之電極。在一些實施例中，導電材料可藉著物理氣相沉積、電鍍、化學氣相沉積、旋轉塗佈、其他適合的製程、或前述之組合而形成。
本揭露書之實施例可有許多變化。例如，可於電極與電阻層之間形成其他材料層，例如是緩衝層及/或阻障層。
在一些實施例中，由於電阻層204之結晶部分的體積比例佔約0.2以上，因此空缺可較容易地於電阻層204之中形成。有助於導電細絲的形成。因此，記憶體元件的良率可進一步提升。
雖然本揭露書已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本揭露書之精神和範圍內，當可作任意之更動與潤飾，因此本揭露書之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧記憶體元件
201‧‧‧基底
202‧‧‧電極
204‧‧‧電阻層
206‧‧‧電極

Claims (10)

  1. 一種記憶體元件，包括：一第一電極；一第二電極；以及一電阻層，位於該第一電極與該第二電極之間，其中該電阻層具有一結晶部分，該結晶部分之體積佔該電阻層之體積的0.2至1。
  2. 如申請專利範圍第1項所述之記憶體元件，其中該結晶部分包括複數個晶粒。
  3. 如申請專利範圍第2項所述之記憶體元件，其中該些晶粒之一平均粒徑為2奈米至50奈米。
  4. 如申請專利範圍第1項所述之記憶體元件，其中該電阻層包括氧化鉿。
  5. 如申請專利範圍第1項所述之記憶體元件，其中該結晶部分包括複數個晶粒，且該些晶粒之晶相為單斜晶相。
  6. 如申請專利範圍第1項所述之記憶體元件，其中該結晶部分包括複數個晶粒，且該些晶粒由該電阻層之一非晶部分所圍繞。
  7. 一種記憶體元件的形成方法，包括：於一第一電極上形成一電阻層，其中該電阻層具有一結晶部分，該結晶部分之體積佔該電阻層之體積的0.2至1；以及於該電阻層上形成一第二電極。
  8. 如申請專利範圍第7項所述之記憶體元件的形成方法， 其中形成該電阻層之步驟包括：於該第一電極上沉積一介電材料；以及使該介電材料至少部分結晶化以形成該電阻層。
  9. 如申請專利範圍第8項所述之記憶體元件的形成方法，其中使該介電材料至少部分結晶化的步驟包括使該介電材料之沉積溫度介於325℃至450℃。
  10. 如申請專利範圍第8項所述之記憶體元件的形成方法，其中該結晶部分包括複數個晶粒，且該些晶粒之一平均粒徑為2奈米至50奈米。
TW103110984A 2014-03-25 2014-03-25 記憶體元件及形成方法 TWI476973B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW103110984A TWI476973B (zh) 2014-03-25 2014-03-25 記憶體元件及形成方法
JP2014147143A JP6073836B2 (ja) 2014-03-25 2014-07-17 メモリ素子およびその形成方法
ES14182800.4T ES2641475T3 (es) 2014-03-25 2014-08-29 Estructura y método de formación de dispositivo de memoria
EP14182800.4A EP2924750B1 (en) 2014-03-25 2014-08-29 Structure and formation method of memory device
US14/474,931 US9356235B2 (en) 2014-03-25 2014-09-02 Structure and formation method of memory device
KR1020140132683A KR20150111258A (ko) 2014-03-25 2014-10-01 메모리 디바이스의 구조 및 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103110984A TWI476973B (zh) 2014-03-25 2014-03-25 記憶體元件及形成方法

Publications (2)

Publication Number Publication Date
TWI476973B true TWI476973B (zh) 2015-03-11
TW201537797A TW201537797A (zh) 2015-10-01

Family

ID=51417215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110984A TWI476973B (zh) 2014-03-25 2014-03-25 記憶體元件及形成方法

Country Status (6)

Country Link
US (1) US9356235B2 (zh)
EP (1) EP2924750B1 (zh)
JP (1) JP6073836B2 (zh)
KR (1) KR20150111258A (zh)
ES (1) ES2641475T3 (zh)
TW (1) TWI476973B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114556113A (zh) * 2019-11-01 2022-05-27 国立研究开发法人科学技术振兴机构 电流传感器和电力转换电路
US11424406B2 (en) * 2020-02-11 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Generating self-aligned heater for PCRAM using filaments

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201121125A (en) * 2009-07-02 2011-06-16 Hitachi Powdered Metals Conductive materials and positive electrode material for li ion secondary battery using the same
TW201312816A (zh) * 2011-09-14 2013-03-16 Winbond Electronics Corp 電阻式記憶體

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP2008306004A (ja) 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法
US7459716B2 (en) * 2007-06-11 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
JP2010287582A (ja) * 2007-10-15 2010-12-24 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2011527834A (ja) * 2008-07-08 2011-11-04 サンディスク スリーディー，エルエルシー 炭素系抵抗率スイッチング材料およびその形成方法
WO2010080079A1 (en) * 2009-01-06 2010-07-15 Hewlett-Packard Development Company, L.P. Memristor devices configured to control bubble formation
WO2011024271A1 (ja) * 2009-08-26 2011-03-03 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
JP5669422B2 (ja) * 2010-03-31 2015-02-12 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
US8901527B2 (en) 2010-07-02 2014-12-02 Nanya Technology Corp. Resistive random access memory structure with tri-layer resistive stack
JP2012043941A (ja) * 2010-08-18 2012-03-01 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2012069609A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 抵抗変化素子及びその製造方法
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications
WO2013152088A1 (en) * 2012-04-04 2013-10-10 Advanced Technology Materials, Inc. Gst deposition process
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201121125A (en) * 2009-07-02 2011-06-16 Hitachi Powdered Metals Conductive materials and positive electrode material for li ion secondary battery using the same
TW201312816A (zh) * 2011-09-14 2013-03-16 Winbond Electronics Corp 電阻式記憶體

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
TWI587376B (zh) * 2015-06-19 2017-06-11 旺宏電子股份有限公司 具有晶界切換的相變化記憶體

Also Published As

Publication number Publication date
JP6073836B2 (ja) 2017-02-01
EP2924750B1 (en) 2017-06-28
TW201537797A (zh) 2015-10-01
US20150280119A1 (en) 2015-10-01
KR20150111258A (ko) 2015-10-05
EP2924750A1 (en) 2015-09-30
US9356235B2 (en) 2016-05-31
JP2015185842A (ja) 2015-10-22
ES2641475T3 (es) 2017-11-10

Similar Documents

Publication Publication Date Title
US9287502B2 (en) Resistance variable memory cell structures and methods
KR100672274B1 (ko) Ｒｒａｍ 메모리 셀 전극
TWI488347B (zh) 記憶體元件的形成方法
US10490739B2 (en) One-time-programmable resistive random access memory and method for forming the same
JP2007067415A (ja) 不揮発性メモリ素子及びその製造方法
US8791445B2 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
TW201316579A (zh) 具有摻雜物來源之憶阻器結構
US9257645B2 (en) Memristors having mixed oxide phases
TWI476973B (zh) 記憶體元件及形成方法
US9508928B2 (en) Nanochannel array of nanowires for resistive memory devices
US20160028005A1 (en) Memristor structure with a dopant source
US9276205B2 (en) Storage device
TWI585766B (zh) 電極的製造方法及電阻式隨機存取記憶體
US20160225823A1 (en) Switching resistance memory devices with interfacial channels
CN104979469A (zh) 存储器元件及其形成方法