CN104979469A - 存储器元件及其形成方法 - Google Patents
存储器元件及其形成方法 Download PDFInfo
- Publication number
- CN104979469A CN104979469A CN201410147691.8A CN201410147691A CN104979469A CN 104979469 A CN104979469 A CN 104979469A CN 201410147691 A CN201410147691 A CN 201410147691A CN 104979469 A CN104979469 A CN 104979469A
- Authority
- CN
- China
- Prior art keywords
- resistive layer
- electrode
- memory component
- crystalline portion
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种存储器元件及其形成方法,该存储器元件包括一第一电极;一第二电极;以及一电阻层,位于该第一电极与该第二电极之间,其中该电阻层具有一结晶部分,该结晶部分的体积占该电阻层的体积的约0.2至约1之间。存储器元件的形成方法包括:于一第一电极上形成一电阻层,其中该电阻层具有一结晶部分,该结晶部分的体积占该电阻层的体积的约0.2至约1之间;以及于该电阻层上形成一第二电极。通过本发明提供存储器元件及形成方法,可以有效提升电阻式非易失性存储器的良率和效能。
Description
技术领域
本发明有关于存储器元件及其形成方法,且特别是有关于电阻式存储器元件及其形成方法。
背景技术
近年来,各种消费性电子产品逐渐流行,促使非易失性存储器需求量大增。非易失性存储器以快闪式存储器(Flash Memory)为主流。然而,随着元件尺寸持续缩小,快闪式存储器已遭遇操作电压大、操作速度慢、数据保存性差等缺点,限制快闪式存储器未来的发展。
因此,目前已有许多新式非易失性存储器材料和装置正被积极研发中。新式非易失性存储器装置例如包括磁性存储器(MRAM)、相变化存储器(PCM)、和电阻式存储器(RRAM)。其中,电阻式非易失性存储器具有功率消耗低、操作电压低、写入抹除时间短、耐久度长、存储时间长、非破坏性读取、多状态存储、装置工艺简单及可微缩性等优点。
然而,电阻式非易失性存储器的良率与效能仍需进一步提升。
发明内容
本发明的目的是提供一种存储器元件及形成方法,以提升电阻式非易失性存储器的良率与效能。
本发明的技术方案是提供一种存储器元件,包括:一第一电极;一第二电极;以及一电阻层,位于该第一电极与该第二电极之间,其中该电阻层具有一结晶部分,该结晶部分的体积占该电阻层的体积的约0.2至约1之间。
本发明还提供一种一种存储器元件的形成方法,包括:于一第一电极上形成一电阻层,其中该电阻层具有一结晶部分,该结晶部分的体积占该电阻层的体积的约0.2至约1之间;以及于该电阻层上形成一第二电极。
通过本发明提供存储器元件及形成方法,可以有效提升电阻式非易失性存储器的良率和效能。
附图说明
图1A显示根据一些实施例的存储器元件的剖面图。
图1B显示根据一些实施例的存储器元件的剖面图。
图2显示测量根据一些实施例的存储器元件所得的电流-电压关系图。
图3显示测量存储器元件所得的电流-电压关系图。
图4显示根据一些实施例的存储器元件的剖面图。
图5显示根据一些实施例的存储器元件的电阻层的晶相示意图。
主要元件符号说明
100~存储器元件;
102~电极;
104~电阻层;
106~电极;
108~空缺;
109~导电细丝;
200~存储器元件;
201~基底;
202~电极;
204~电阻层;
206~电极;
208~非晶部分;
210~结晶部分;
212~晶粒。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然而应注意的是,本发明提供许多可供应用的发明概念,其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式,非用以限制本发明的范围。此外,在叙述中,第一工艺与第二工艺的进行,可包括第二工艺于第一工艺之后立刻进行的实施例,亦可包括其他附加工艺于第一工艺与第二工艺之间进行的实施例。许多元件可能被任意地绘制成不同的尺寸比例。这仅是为了简化与清楚化。再者,当述及一第一材料层位于一第二材料层上或之上时,包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。以下,叙述了实施例的一些变化。在不同的图式与实施例叙述中,相似的标号可用以标示相似的元件。
图1A和图1B显示根据本发明的实施例的存储器元件100于低电阻态(lowresistance status)与高电阻态(high resistance status)时的剖面图。在一些实施例中,存储器元件100为电阻式随机存取存储器(resistive random access memory,RRAM)元件。如图1A所示,存储器元件100包括电极102、电极106、及位于电极之间的电阻层104。
在本发明一实施例中,电阻层104的材质为介电材料,且通常是电性绝缘的。然而,电阻层104可在对其施加足够高的电压之后,变得具有导电性。例如,通过形成工艺(forming process),可于电阻层104中形成导电细丝(filament)或导电通路。当导电细丝或导电通路朝电极延伸并连接电极102及电极106时,电阻层104的电阻值可大幅下降。接着,可施加反向电压以部分破坏所形成的导电细丝或导电通路,使电阻层104的电阻升高。
图2显示测量根据本发明一实施例的存储器元件所得的电流-电压关系图。在一些实施例中,对存储器元件100进行形成工艺。例如,如图2及图1A所示,可对电极102及电极106施加逐渐增加的偏压。偏压可使电阻层中的负电离子(例如,氧离子及/或氮离子)趋向电极而于电阻层104中留下一连串的空缺108(例如,氧空缺及/或氮空缺)。当偏压提升至Vf时,这些空缺106可串联成连接电极102及106的导电细丝109而形成导电路径。因此,流经电阻层104的电流可大幅提升。
如图1B所示,在本发明一实施例中,对电极106及电极102施加反向偏压可重置(reset)电阻层104而使其电阻回到高电阻态。例如,反向偏压可破坏部分的导电细丝109而使由空缺108组成的导电路径消失。因此,电阻层104的电阻值可通过电压的施加而调整,可将数据储存于其中。经由测量流经电阻层104的电流,可得知电阻层104的电阻值资讯,从而获得所需的储存数据。
如上所述,电阻层104需经历形成工艺的活化以于其中形成缺陷(例如,空缺108)之后,才能通过电压的施加来转换电阻层104的电阻状态。然而,并非所有的存储器元件的电阻层皆能在同样条件下成功活化。在一些情形中,同一片晶圆中的存储器元件无法在同一道形成工艺中成功活化。
图3显示测量存储器元件所得的电流-电压关系图。如图3所示,即使所施加的偏压已超过预期的形成电压Vf,流经电阻层的电流仍未大幅提升。这代表空缺未因形成工艺而于电极之间成功地形成导电路径。如此,将导致存储器元件的良率下降。在一些情形中,一晶圆中可能有数个存储器元件无法成功于形成工艺中活化。
导电细丝无法成功形成的原因目前尚不清楚。有可能是因为电阻层为非晶结构。因此,在形成工艺期间,非晶结构可能使电阻层中的负电离子(例如,氧离子及/或氮离子)在趋向电极的过程中受到高度碰撞。因此,空缺不容易于电阻层中产生,使导电细丝无法顺利形成。
为了增进存储器元件的良率,本发明的实施例于存储器元件的电阻层中形成结晶部分。因此,导电细丝可较容易地形成于电阻层之中。
图4显示根据本发明一实施例的存储器元件200的剖面图。在一些实施例中,于基底201的上形成电极202。基底201可包括半导体基底或其他适合基底。在一些实施例中,基底201为半导体晶圆,例如硅晶圆。在一些实施例中,电极202的材质包括金属氮化物。在一些实施例中,电极202的材质包括氮化钛(TiN)、铂(Pt)、铝铜(AlCu)、钛(Ti)、金(Au)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铜(Cu)、其他适合的导电材料、或前述的组合。在一些实施例中,可于基底201上沉积导电材料以形成电极202。例如,可通过图案化工艺将导电材料图案化成所需的电极。在一些实施例中,导电材料可借着物理气相沉积、电镀、化学气相沉积、旋转涂布、其他适合的工艺、或前述的组合而形成。
接着,如图4所示,在本发明一实施例中,于电极202上形成电阻层204。电阻层204的材质可包括氧化物、氮化物、其他适合的介电材料、或前述的组合。例如,电阻层204的材质包括氧化铪、氧化锆、氧化钛、氧化钽、氧化钨、氧化铝、氧化锌、氧化镍、氧化铜、其他适合的材料、或前述的组合。在一些实施例中,可通过原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、旋转涂布、喷涂、其他适合工艺、或前述的组合于电极202上沉积介电材料以形成电阻层204。在一些实施例中,将所沉积的介电材料图案化使电阻层204具有所需图案。
在本发明一实施例中,使所沉积的介电材料至少部分结晶化而使电阻层204具有结晶部分。图5显示根据一些实施例的存储器元件的电阻层的晶相示意图。如图5所示,电阻层204具有结晶部分210。在一些实施例中,结晶部分210包括多个晶粒212。这些晶粒212可彼此分离、彼此相连、或部分分离部分相连。在一些实施例中,电阻层204还具有非晶部分208。在一些实施例中,这些晶粒212由非晶部分208所围绕。在一些实施例中,结晶部分210的体积占电阻层204的体积的约0.2至约1之间。根据一些实施例中,在电阻层204的穿透式电子显微镜(TEM)照片的剖面图中,结晶部分210的面积占电阻层204的约0.2至约1之间。在一些其他实施例中,结晶部分210的体积占电阻层204的体积的约0.4至约0.8之间。根据一些实施例中,在电阻层204的穿透式电子显微镜照片的剖面图中,结晶部分210的面积占电阻层204的约0.4至约0.8之间。在一些实施例中,电阻层204系完全结晶化而大抵不具有非晶部分。
在本发明一实施例中,电阻层204的材质包括氧化铪。在本发明实施例中,电阻层204的材质为HfOx,其中x介于约0.2至约1.8之间。在一些实施例中,电阻层204的材质包括氧化铝(Al2O3)或氧化锆(ZrO2)。在一些实施例中,晶粒212的晶相为(但不限于)单斜晶相(monoclinic phase)。在一些实施例中,晶粒212的平均粒径为约2纳米至约50纳米之间。在一些其他实施例中,晶粒212的平均粒径为约10纳米至约40纳米之间。
可通过各种适合的方法使所形成的电阻层204具有结晶部分210。在一些实施例中,在沉积介电材料以形成电阻层204期间,使沉积温度介于约325℃至约450℃之间,可使所形成的电阻层204具有如图5实施例所述的微结构。在此情形下,电阻层204的结晶部分210大抵与电阻层204的沉积同时形成。在一些实施例中,电阻层204的沉积温度介于约350℃至约400℃之间。在一些其他实施例中,电阻层204的结晶部分210可在电阻层204沉积之后,通过额外的结晶化工艺而形成。例如,可于沉积电阻层204之后,通过加热工艺而使电阻层204至少部分结晶化。
本发明的实施例具有许多变化。例如,电阻层204的结晶化不限于通过加热工艺。在一些实施例中,可通过照光(例如,紫外光、红外光、及/或雷射光)的方式使电阻层204至少部分结晶化。在一些实施例中,可对电阻层204同时加热及照光而使电阻层204至少部分结晶化。
接着,如图4所示,在本发明一实施例中,于电阻层204的上形成电极206。电极206的材质包括金属氮化物。在一些实施例中,电极206的材质包括氮化钛(TiN)、铂(Pt)、铝铜(AlCu)、钛(Ti)、金(Au)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铜(Cu)、其他适合的导电材料、或前述组合。在本发明一实施例中,可于电阻层204上沉积导电材料以形成电极206。例如,可通过图案化工艺将导电材料图案化成所需的电极。在一些实施例中,导电材料可借着物理气相沉积、电镀、化学气相沉积、旋转涂布、其他适合的工艺、或前述的组合而形成。
本发明的实施例可有许多变化。例如,可于电极与电阻层之间形成其他材料层,例如是缓冲层及/或阻障层。
在本发明一实施例中,由于电阻层204的结晶部分的体积比例占约0.2以上,因此空缺可较容易地于电阻层204之中形成。有助于导电细丝的形成。因此,存储器元件的良率可进一步提升。
虽然本发明已以数个较佳实施例公开如上,然而其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作任意的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种存储器元件,其特征在于,包括:
一第一电极;
一第二电极;以及
一电阻层,位于该第一电极与该第二电极之间,其中该电阻层具有一结晶部分,该结晶部分的体积占该电阻层的体积的0.2至1之间。
2.如权利要求1所述的存储器元件,其特征在于,该结晶部分包括多个晶粒。
3.如权利要求2所述的存储器元件,其特征在于,所述晶粒的一平均粒径为2纳米至50纳米之间。
4.权利要求1所述的存储器元件,其特征在于,该电阻层包括氧化铪。
5.如权利要求1所述的存储器元件,其特征在于,该结晶部分包括多个晶粒,且所述晶粒的晶相为单斜晶相。
6.如权利要求1所述的存储器元件,其特征在于,该结晶部分包括多个晶粒,且所述晶粒由该电阻层的一非晶部分所围绕。
7.一种存储器元件的形成方法,其特征在于,包括:
于一第一电极上形成一电阻层,其中该电阻层具有一结晶部分,该结晶部分的体积占该电阻层的体积的0.2至1之间;以及
于该电阻层上形成一第二电极。
8.如权利要求7所述的存储器元件的形成方法,其特征在于,形成该电阻层的步骤包括:
于该第一电极上沉积一介电材料;以及
使该介电材料至少部分结晶化以形成该电阻层。
9.如权利要求8所述的存储器元件的形成方法,其特征在于,使该介电材料至少部分结晶化的步骤包括使该介电材料的沉积温度介于325℃至450℃之间。
10.如权利要求8所述的存储器元件的形成方法,其特征在于,该结晶部分包括多个晶粒,且所述晶粒的平均粒径为2纳米至50纳米之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410147691.8A CN104979469A (zh) | 2014-04-14 | 2014-04-14 | 存储器元件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410147691.8A CN104979469A (zh) | 2014-04-14 | 2014-04-14 | 存储器元件及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104979469A true CN104979469A (zh) | 2015-10-14 |
Family
ID=54275786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410147691.8A Pending CN104979469A (zh) | 2014-04-14 | 2014-04-14 | 存储器元件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104979469A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090083094A (ko) * | 2008-01-29 | 2009-08-03 | 삼성전자주식회사 | 나노입자를 이용한 저항성 메모리 및 그 제조 방법 |
CN101587937A (zh) * | 2009-06-04 | 2009-11-25 | 中国科学院微电子研究所 | 一种二元金属氧化物阻变存储器及其制作方法 |
US20100288995A1 (en) * | 2009-05-14 | 2010-11-18 | Yoshio Ozawa | Semiconductor memory device and method of manufacturing the same |
WO2011024271A1 (ja) * | 2009-08-26 | 2011-03-03 | 株式会社 東芝 | 不揮発性記憶素子及び不揮発性記憶装置 |
WO2013032809A1 (en) * | 2011-09-01 | 2013-03-07 | Intermolecular, Inc. | Atomic layer deposition of metal oxide materials for memory applications |
CN103022346A (zh) * | 2011-09-27 | 2013-04-03 | 华邦电子股份有限公司 | 电阻式存储器 |
-
2014
- 2014-04-14 CN CN201410147691.8A patent/CN104979469A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090083094A (ko) * | 2008-01-29 | 2009-08-03 | 삼성전자주식회사 | 나노입자를 이용한 저항성 메모리 및 그 제조 방법 |
US20100288995A1 (en) * | 2009-05-14 | 2010-11-18 | Yoshio Ozawa | Semiconductor memory device and method of manufacturing the same |
CN101587937A (zh) * | 2009-06-04 | 2009-11-25 | 中国科学院微电子研究所 | 一种二元金属氧化物阻变存储器及其制作方法 |
WO2011024271A1 (ja) * | 2009-08-26 | 2011-03-03 | 株式会社 東芝 | 不揮発性記憶素子及び不揮発性記憶装置 |
WO2013032809A1 (en) * | 2011-09-01 | 2013-03-07 | Intermolecular, Inc. | Atomic layer deposition of metal oxide materials for memory applications |
CN103022346A (zh) * | 2011-09-27 | 2013-04-03 | 华邦电子股份有限公司 | 电阻式存储器 |
Non-Patent Citations (7)
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI597725B (zh) | 用於雙端點記憶體的選擇器裝置 | |
US10600844B2 (en) | Memory structures having reduced via resistance | |
US9691980B1 (en) | Method for forming memory device | |
EP2930760B1 (en) | Method for forming memory device | |
TWI529988B (zh) | 具有摻雜物來源之憶阻器結構 | |
CN1953230A (zh) | 包括纳米点的非易失性存储器件及其制造方法 | |
US20120305882A1 (en) | NiO-based Resistive Random Access Memory and the Preparation Method Thereof | |
US11462585B2 (en) | RRAM process integration scheme and cell structure with reduced masking operations | |
US9406881B1 (en) | Memory cells having a heater electrode formed between a first storage material and a second storage material and methods of forming the same | |
JP6073836B2 (ja) | メモリ素子およびその形成方法 | |
CN103427022A (zh) | 包含三明治型电极的相变存储结构及其制备方法 | |
CN105024010A (zh) | 存储器元件的形成方法 | |
CN104979469A (zh) | 存储器元件及其形成方法 | |
CN104617218A (zh) | 电阻式存储装置及其制作方法 | |
CN103441215B (zh) | 三明治型刀片状电极的相变存储结构及其制备方法 | |
EP2153477B1 (en) | Non-volatile memory device | |
CN104835909A (zh) | 电阻式随机存取存储器 | |
WO2015038158A1 (en) | Switching resistance memory devices with interfacial channels | |
CN109742231A (zh) | 电阻存储器件 | |
CN105489756A (zh) | 基于自选择腐蚀的水平全限制相变存储器的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151014 |