CN105024010A

CN105024010A - 存储器元件的形成方法

Info

Publication number: CN105024010A
Application number: CN201410151323.0A
Authority: CN
Inventors: 林孟弘; 吴伯伦
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2014-04-16
Filing date: 2014-04-16
Publication date: 2015-11-04
Anticipated expiration: 2034-04-16
Also published as: CN105024010B

Abstract

本发明提供了一种存储器元件的形成方法，包括：在一第一电极上形成一电阻转换层；在该电阻转换层上形成一第二电极；对该电阻转换层提供一形成电压使该电阻转换层的电阻变小；在提供该形成电压后，对该电阻转换层提供一初始重置电压使该电阻转换层的电阻变大；在提供该初始重置电压后，对该电阻转换层提供一第一设定电压，使该电阻转换层的电阻变小；在提供该第一设定电压后，对该电阻转换层提供一第二重置电压，使该电阻转换层的电阻变大；以及在提供该第二重置电压后，对该电阻转换层提供一第二设定电压，使该电阻转换层的电阻变小，其中，该第二设定电压小于该第一设定电压。本发明提高了电阻式非易失性存储器的合格率与效率。

Description

存储器元件的形成方法

技术领域

本发明涉及有关于存储器元件的形成方法，特别涉及有关于电阻式存储器元件的形成方法。

背景技术

近年来，各种消费性电子产品逐渐流行，促使非易失性存储器需求量大增。非易失性存储器以闪存(Flash Memory)为主流。然而，随着元件尺寸持续缩小，闪存已遭遇操作电压大、操作速度慢、数据保存性差等缺点，限制闪存未来的发展。

因此，目前已有许多新式非易失性存储器材料和装置正在被积极研发。新式非易失性存储器装置包括磁随机存储器(MRAM)、相变化存储器(PCM)、和电阻式随机存储器(RRAM)。其中，电阻式非易失性存储器具有功率消耗低、操作电压低、写入擦除时间短、经久耐用、记忆时间长、非破坏性读取、多状态记忆、制作简单及体积小等优点。

然而，电阻式非易失性存储器的合格率与效率仍需进一步提高。

发明内容

本发明解决的技术问题在于：提供一种存储器元件的形成方法，以解决现有技术中电阻式非易失性存储器的合格率与效率低下的问题。

本发明提供一种存储器元件的形成方法，包括：在一第一电极上形成一电阻转换层；在该电阻转换层上形成一第二电极；对该电阻转换层提供一形成电压使该电阻转换层的电阻变小；在提供该形成电压之后，对该电阻转换层提供一初始重置电压使该电阻转换层的电阻变大；在提供该初始重置电压之后，对该电阻转换层提供一第一设定电压，使该电阻转换层的电阻变小；在提供该第一设定电压之后，对该电阻转换层提供一第二重置电压，使该电阻转换层的电阻变大；以及在提供该第二重置电压之后，对该电阻转换层提供一第二设定电压，使该电阻转换层的电阻变小，其中，该第二设定电压小于该第一设定电压。

本发明所提供的存储器元件的形成方法，在保证电阻式非易失性存储器现有优点的前提下，提高了电阻式非易失性存储器的合格率与效率。此外，分次施加形成电压有助于提升存储器元件的效率，存储器元件的设定电流更为稳定。

附图说明

图1A：显示根据一些实施例的存储器元件的剖面图。

图1B：显示根据一些实施例的存储器元件的剖面图。

图2A～2D：显示根据一些实施例测量存储器元件所得的电流-电压关系图。

图3：显示根据一些实施例的存储器元件在烘烤前后的重置电流分布图。

图4：显示根据一些实施例的存储器元件的形成方法流程图。

图5：显示根据一些实施例的存储器元件在烘烤前后的重置电流分布图。

图6A：显示根据一些实施例的存储器元件在烘烤前及烘烤后的重置电流关系图。

图6B：显示根据一些实施例的存储器元件的重置电流衰退率分布图。

符号说明：

100～存储器元件；

102～电极；

104～电阻转换层；

106～电极；

108～空缺；

109～导电细丝；

200～方法；

S202、S204、S206、S208、S210、S212、S214、S216、S218～步骤。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然而应当注意的是，本申请书提供许多可供应用的发明思路，其可以多种特定形式实施。文中所列举的特定实施例仅为制造与使用本发明的特定方式，并不是用来限制本发明的保护范围。此外，在实际应用中，第一制造工艺与第二制造工艺的进行，可包括在第一制造工艺之后立刻进行第二制造工艺的情形，也可包括在第一制造工艺与第二制造工艺之间附加其他制造工艺的情形。元件可能被任意地绘制成不同的尺寸比例。这仅仅是为了简单、清楚地描绘各元件。此外，当涉及一第一材料层位于一第二材料层之上时，包括第一材料层与第二材料层直接接触或间隔有一种或多种其他材料层的情形。以下，描述了实施例的一些变化。在不同的图式与实施例描述中，相似的附图标记可用以标示相似的元件。

图1A和图1B显示根据一些实施例的存储器元件100在低电阻态(low resistancestatus)与高电阻态(high resistance status)时的剖面图。在一些实施例中，存储器元件100为电阻式随机存取存储器(resistive random access memory，RRAM)元件。如图1A所示，存储器元件100包括电极102、电极106、以及位于电极之间的电阻转换层104。

在一些实施例中，电阻转换层104的材质为介电材料，且通常是电性绝缘的。然而，对电阻转换层104施加足够高的电压后，使电阻转换层的导电性增加。例如，通过形成方法(forming process)，可在电阻转换层104中形成一个或多个导电通路(可以为导电细丝，filament)。当导电通路朝电极延伸并连接电极102及电极106时，电阻转换层104的电阻值大幅下降。接着，可施加反向电压以部分破坏所形成的导电细丝或导电通路，使电阻转换层104的电阻升高。

图2A～2D显示根据一些实施例测量存储器元件所得的电流-电压关系图。在一些实施例中，进行形成方法以激活或启动存储器元件100。如图2A及图1A所示，可对电极102或电极106施加逐渐增加的偏压(如图2A的路径1所示)。偏压可使电阻转换层中的负电离子(例如，氧离子或氮离子)趋向电极而在电阻转换层104中留下一连串的空缺108。空缺108可以是氧空缺或氮空缺。空缺108可随着偏压升高而逐渐增多。当偏压提升至V_f时，这些空缺106串联成连接电极102与电极106的导电细丝109而形成导电路径。因此，流经电阻转换层104的电流大幅提升，如图2A所示。或者，在其他实施例中，直接对电阻转换层104施加形成电压以形成一个或多个导电路径。

如图1B及图2B所示，在一些实施例中，对电极106或电极102施加反向偏压以初始重置(initial reset)电阻转换层104，使其电阻回到高电阻态(如图2B的路径2所示)。例如，反向偏压可使部分空缺108消失而破坏部分的导电细丝109。因此，电极间由空缺108形成的导电路径消失。这是因为电流产生的热量修复了电阻转换层104中的缺陷。部分空缺108可能因而消失，使电阻转换层104回到高电阻状态。

之后，如图2C的路径3所示，在一些实施例中，对电极102或电极106施加逐渐增加的偏压以对电阻转换层104进行设定(set)。由于在先前的形成方法(如图2A所示)，电阻转换层104中已留下空缺108。这些空缺108在图2B所示的初始重置之后，不会完全消除而仍部分保留。因此，在一些实施例中，以低于形成电压的偏压(即，设定电压)便足以使电阻转换层104的电阻状态转换为低电阻态。换言之，由于电阻转换层104中已具有空缺108，使用较低的偏压足以形成串联电极的导电细丝。

之后，在一些实施例中，如图2D的路径4所示，再次进行重置(reset)以将电阻转换层104的状态转变为高电阻状态。在一些实施例中，进行多次重置以使电阻转换层104的电性能稳定。例如，可进行5次至10次的重置。

如上所述，电阻转换层104的电阻值状态可通过施加电压而改变。因此，可将数据储存在电阻转换层之中。通过测量流经电阻转换层104的电流，可得知电阻转换层104的电阻值信息，从而获得所需的储存数据。

在一些实施例中，对存储器元件100进行烘烤以测试存储器元件100的可靠度(可称之为记忆力测试，retention test)。例如，可将存储器元件100置于约175℃的环境中烘烤约24小时。图3显示根据一些实施例的存储器元件在烘烤前后的重置电流分布图。通过测量同一硅晶片上的多个存储器元件的重置电流(Ireset)，可得知这些存储器元件的重置电流的分布情形。在图3中，空心圆形点用于表示烘烤前的重置电流分布，而实心圆形点用于表示烘烤后的重置电流分布。

如图3所示，在烘烤后，重置电流分布趋于变大。例如，有超过5%的存储器元件在烘烤之后，重置电流会高于标准值，例如10^-6A(安培)。高于标准值的重置电流不易与设定电流区别，可造成存储器的存储数据发生误判。由于存储器元件重置电流的不稳定使存储器元件的合格率下降。

为了解决上述问题，本发明的实施例提出一种存储器元件的形成方法，可提高存储器元件的合格率。

如图1A所示，在一些实施例中，在基底(未显示)之上形成电极102。基底可包括半导体基底或其他适合基底。在一些实施例中，基底为半导体晶片，例如硅晶片。在一些实施例中，电极102的材质包括金属氮化物。在一些实施例中，电极102的材质包括氮化钛(TiN)、铂(Pt)、铝铜(AlCu)、钛(Ti)、金(Au)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铜(Cu)、其他适合的导电材料、或它们的组合。在一些实施例中，可在基底上沉积导电材料以形成电极102。例如，可通过图案化工艺将导电材料图案化成所需的电极。在一些实施例中，导电材料可利用物理气相沉积、电镀、化学气相沉积、旋转涂布、或其他适合的工艺、以及它们的组合而形成。

接着，如图1A所示，在一些实施例中，在电极102上形成电阻转换层104。电阻转换层104的材质可包括氧化物、氮化物、其他适合的介电材料、或它们的组合。例如，电阻转换层104的材质包括氧化铪、氧化锆、氧化钛、氧化钽、氧化钨、氧化铝、氧化锌、氧化镍、氧化铜、其他适合的材料、或他们的组合。在一些实施例中，可通过原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、旋转涂布、喷涂、其他适合工艺、或它们的组合在电极102上沉积介电材料以形成电阻转换层104。在一些实施例中，电阻转换层104中可掺杂有其他元素。在一些实施例中，将所沉积的介电材料图案化使电阻转换层104具有所需的图案。

接着，如图1A所示，在一些实施例中，在电阻转换层104之上形成电极106。电极106的材质包括金属氮化物。在一些实施例中，电极106的材质包括氮化钛(TiN)、铂(Pt)、铝铜(AlCu)、钛(Ti)、金(Au)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铜(Cu)、其他适合的导电材料、或它们的组合。在一些实施例中，可在电阻转换层104上沉积导电材料以形成电极106。例如，可通过图案化工艺将导电材料图案化成所需的电极。在一些实施例中，导电材料可利用物理气相沉积、电镀、化学气相沉积、旋转涂布、其他适合的工艺、或前述工艺的组合而形成。

本发明的实施例可有许多变化。例如，可在电极与电阻转换层之间形成其他材料层，例如缓冲层和/或阻障层。

在一些实施例中，需对存储器元件进行各种处理以激活存储器元件。图4表示根据一些实施例的存储器元件的形成方法流程图。在一些实施例中，方法200开始于步骤S202，对所形成的存储器元件提供形成电压。如图1A所示，对电极102或电极106提供形成电压以在电阻转换层104中形成导电细丝109，使电阻转换层104的电阻变小。在一些实施例中，形成电压可分次施加。例如，先对电极施加低于V_f的电压，接着再施加电压V_f。分次施加形成电压有助于提升存储器元件的效率。例如，存储器元件的设定电流更为稳定。

之后，方法200进行至步骤S204，对存储器元件提供初始重置电压。在一些实施例中，初始重置电压及形成电压互为反向偏压。如图1B所示，对电极102或电极106提供初始重置电压，使电阻转换层104的电阻变大而回到高电阻状态。之后，方法200进行至步骤S206，对存储器元件提供设定电压，使电阻转换层104的电阻变大而由高电阻状态转变为低电阻状态。设定电压可低于形成电压。在一些实施例中，设定电压及形成电压为同向偏压，而设定电压及初始重置电压互为反向偏压。之后，方法200进行至步骤S208，对存储器元件提供重置电压，使电阻转换层104的电阻再次变大，而由低电阻状态转变为高电阻状态。

区别于先前所述实施例在烘烤前直接进行多次重置，在一些实施例中，先对存储器元件进行弱设定(weak set)。如图4图，根据一些实施例，方法200进行至步骤S210，对电极102或电极106提供弱设定电压，使电阻转换层104的电阻变小。在一些实施例中，弱设定电压与设定电压为同向偏压，而弱设定电压与重置电压互为反向偏压。弱设定电压低于设定电压。在一些实施例中，弱设定电压的大小为设定电压的约30%至约80%之间。在其他实施例中，弱设定电压的大小为设定电压的约50%至约70%之间。例如，设定电压可为约3V(伏特)，而弱设定电压可为约1V至约2V。在一些实施例中，设定电压比弱设定电压大了约1V至约2V。在一些实施例中，对电组转换层104进行弱设定处理有助于提升存储器元件的效率。

方法200接着进行至步骤S212，对存储器元件提供重置电压，使电阻转换层104的电阻变大而转变为高电阻状态。之后，方法200进行至步骤S214，对存储器元件进行重置验证(reset verify)。在一些实施例中，连续进行多次重置以确保电阻转换层104的电性能稳定。例如，可进行5至10次重置。在重置验证之后，可获得晶片上每一存储器元件的重置电流。之后，方法200进行至步骤S216，对存储器元件进行烘烤。烘烤可用以仿真存储器元件经长时间运作之后的情形。例如，可将具有多个存储器元件的晶片在温度约175℃环境中烘烤24小时左右。接着，方法进行至步骤218，对烘烤后的存储器元件进行电性能测试。例如，可获得晶片上每一存储器元件在烘烤之后的重置电流。本申请书具有许多不同的实施例。在有些实施例中，不对存储器元件进行烘烤。

图5显示根据一些实施例的存储器元件在烘烤前后的重置电流分布图。在图5中，没有施加弱设定电压(步骤S210)的存储器元件的重置电流以圆形点表示，其中，空心圆形点及实心圆形点分别用以显示烘烤前及烘烤后的重置电流分布。在图5，经过弱设定处理(即步骤S210)的存储器元件的重置电流以三角形点表示，其中，空心三角形点及实心三角形点分别用以显示烘烤前及烘烤后的重置电流分布。

如图5所示，在烘烤前，经过弱设定处理的存储器元件的重置电流，普遍较未经弱设定处理的存储器元件的重置电流小。此外，经过弱设定处理的存储器元件的重置电流分布更为均匀。因此，经过弱设定处理的存储器元件的重置电流较容易与设定电流区别，易于判读。

如图5所示，在烘烤之后，经过弱设定处理的存储器元件的重置电流，亦普遍较未经弱设定处理的存储器元件的重置电流小。此外，经过弱设定处理的存储器元件的重置电流在烘烤前后的差异较未经弱设定处理的要小。因此，经过弱设定处理的存储器元件具有较好的可靠度。

图6A显示根据一些实施例的存储器元件在烘烤前及烘烤后的重置电流关系图。在图6A中，实心圆形点显示未经弱设定处理的存储器元件在烘烤前后的重置电流关系，而实心三角形点显示经过弱设定处理的存储器元件在烘烤前后的重置电流关系。由图6A可看出，经过弱设定处理的存储器元件的重置电流在烘烤前后的变化较小，具有较好的可靠度。如图6A所示，实心三角形点在烘烤前后大多分布在小于10-6A的区域。此外，经过弱设定处理的存储器元件的重置电流在烘烤后，仍大多分布在10-6A以下，易于与设定电流区别。

图6B显示根据一些实施例的存储器元件的重置电流衰退率分布图。重置电流衰退率指重置电流在烘烤后的减少比率。在图6B中，实心圆形点显示未经过弱设定处理的存储器元件的重置电流衰退率分布，而实心三角形点显示经过弱设定处理的存储器元件的重置电流衰退率分布。如图6B所示，可知经过弱设定处理的存储器元件的重置电流衰退率普遍较小。

如上所述，弱设定处理有助于提升存储器元件的效率。因为在连续重置之前，进行弱设定处理可使导电细丝局限在特定区域。由于导电细丝的范围受到控制，使得电阻转换层的电性能更为稳定。

如上所述，在一些实施例中，透过额外的弱设定处理，可增进存储器元件的可靠度、可使重置电流的分布更为均匀、且可使重置电流易于与设定电流区别，方便判读。

虽然本申请已经使用多个较佳实施例描述本发明，但并不是用来限定本发明，任何所属技术领域技术人员，在不脱离本申请的基本精神和范围的前提下，可作任意的变通与等同转换，本发明的保护范围以权利要求书的限定为准。

Claims

1.一种存储器元件的形成方法，其特征在于，包括：

在一第一电极上形成一电阻转换层；

在该电阻转换层上形成一第二电极；

对该电阻转换层提供一形成电压使该电阻转换层的电阻变小；

在提供该形成电压后，对该电阻转换层提供一初始重置电压使该电阻转换层的电阻变大；

在提供该初始重置电压后，对该电阻转换层提供一第一设定电压，使该电阻转换层的电阻变小；

在提供该第一设定电压后，对该电阻转换层提供一第二重置电压，使该电阻转换层的电阻变大；以及

在提供该第二重置电压之后，对该电阻转换层提供一第二设定电压，使该电阻转换层的电阻变小，其中，该第二设定电压小于该第一设定电压。

2.如权利要求1所述的存储器元件的形成方法，其特征在于，该形成电压大于该第一设定电压。

3.如权利要求1所述的存储器元件的形成方法，其特征在于，该第二设定电压的大小为该第一设定电压的30%～80%之间。

4.如权利要求1所述的存储器元件的形成方法，其特征在于，该第一设定电压大于该第二设定电压1V～2V。

5.如权利要求1所述的存储器元件的形成方法，其特征在于，还包括在提供该第二设定电压后，对该电阻转换层提供一第三重置电压。

6.如权利要求1所述的存储器元件的形成方法，其特征在于，还包括在提供该第二设定电压后，对该电阻转换层连续提供多次的一第三重置电压。

7.如权利要求6所述的存储器元件的形成方法，其特征在于，还包括烘烤该电阻转换层。

8.如权利要求1所述的存储器元件的形成方法，其特征在于，该第一设定电压及该第二设定电压为同向。

9.如权利要求1所述的存储器元件的形成方法，其特征在于，该第二设定电压及该第二重置电压互为反向。

10.如权利要求1所述的存储器元件的形成方法，其特征在于，提供该形成电压前，还包括对该电阻转换层提供一电压，该电压小于该形成电压，且与该形成电压同向。