CN107768515B - 存储器装置的形成方法 - Google Patents

存储器装置的形成方法 Download PDF

Info

Publication number
CN107768515B
CN107768515B CN201610682869.8A CN201610682869A CN107768515B CN 107768515 B CN107768515 B CN 107768515B CN 201610682869 A CN201610682869 A CN 201610682869A CN 107768515 B CN107768515 B CN 107768515B
Authority
CN
China
Prior art keywords
memory cells
current
baking
memory
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610682869.8A
Other languages
English (en)
Other versions
CN107768515A (zh
Inventor
林家鸿
林立伟
曾逸贤
蔡宗寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201610682869.8A priority Critical patent/CN107768515B/zh
Priority to US15/332,393 priority patent/US9691980B1/en
Publication of CN107768515A publication Critical patent/CN107768515A/zh
Application granted granted Critical
Publication of CN107768515B publication Critical patent/CN107768515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

本发明提供一种存储器装置的形成方法，包含形成多个存储器单元，对该些存储器单元实施第一烘烤，设定规定电流，在实施第一烘烤之后，对该些存储器单元实施检验程序，其中检验程序包含读取存储器单元的电流，其中当存储器单元的读取电流大于或等于规定电流，则完成存储器单元的检验程序，或者当存储器单元的读取电流小于规定电流，对该些存储器单元实施再形成工艺，形成多个再形成的存储器单元，并对该些再形成的存储器单元实施检验程序。本发明通过于存储器单元的形成方法中加入第一烘烤工艺、检验程序及再形成工艺，可提前筛选出脆弱或是残留的存储器单元，可明显改善设定电流不容易与重置电流区分，亦即对于数据储存状态较不易判读的问题。

Description

存储器装置的形成方法
技术领域
本发明有关于存储器装置，且特别是有关于电阻式存储器装置的形成方法。
背景技术
近年来，各种消费性电子产品逐渐流行，促使非挥发性存储器需求量大增。非挥发性存储器以快闪式存储器(flash memory)为主流。然而，随着元件尺寸持续缩小，快闪式存储器已遭遇操作电压大、操作速度慢、数据保存性差等缺点，限制快闪式存储器未来的发展。
因此，目前已有许多新式非挥发性存储器材料和装置正被积极研发中。新式非挥发性存储器装置例如包括磁存储器(MRAM)、相变化存储器(PCM)、和电阻式存储器(RRAM)等等。其中，电阻式非挥发性存储器具有功率消耗低、操作电压低、写入擦除时间短、耐久度长、存储时间长、非破坏性读取、多状态存储、工艺简单及可微缩性等优点。
然而，目前电阻式非挥发性存储器遭遇到最大的问题是因材料特性与结构组成上无法承受高温，而导致电阻式非挥发性存储器有数据保存性的问题，故电阻式非挥发性存储器的良品率与效能仍需进一步提升。
发明内容
本发明提供一种存储器装置的形成方法，包含形成多个存储器单元，对该些存储器单元实施第一烘烤，设定规定电流，在实施第一烘烤之后，对该些存储器单元实施检验程序，检验程序包括读取存储器单元的电流，其中当存储器单元的读取电流大于或等于规定电流，则完成存储器单元的检验程序，或者当存储器单元的读取电流小于规定电流，对该些存储器单元实施再形成工艺，形成多个再形成的存储器单元，并对该些再形成的存储器单元实施检验程序。
本发明提供的存储器装置的形成方法可改进存储器单元的制造良品率。通过于存储器单元的形成方法中加入第一烘烤工艺、检验程序及再形成工艺，相较于先前制造方法，可提前筛选出脆弱或是残留的存储器单元，判断哪些存储器单元需要重新作形成工艺，可明显改善存储器单元的低电阻态的高温数据储存衰退率，改善存储器单元的设定电流因为高温应力的影响衰退或范围变大，而导致设定电流不容易与重置电流区分，亦即对于数据储存状态较不易判读的问题，同时加强存储器单元的导电细丝的强度，使得电阻转换层的电性更为稳定，增加存储器装置的性能，并提升存储器单元的制造良品率。
附图说明
图1A为根据一些实施例的存储器装置于低电阻态(low resistance status)的存储器单元的剖面图。
图1B为根据一些实施例的存储器装置于高电阻态(high resistance status)的存储器单元的剖面图。
图2为根据一些实施例的存储器装置的形成方法流程图。
图3为根据一些实施例的存储器装置的存储器单元分别在仅实施第二烘烤及实施第一及第二烘烤的读取电流分布图。
附图标号：
100～存储器单元；
102～电极；
104～电阻转换层；
106～电极；
108～空缺；
109～导电细丝；
200～方法；
S202、S204、S206、S208、S210、S212、S214、S216、S218、S220、S222、S224、S226～步骤。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在叙述中，第一工艺与第二工艺的进行，可包括第二工艺于第一工艺之后立刻进行的实施例，亦可包括其他附加工艺于第一工艺与第二工艺之间进行的实施例。许多元件可能被任意地绘制成不同的尺寸比例。这仅是为了简化与清楚化。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。以下，叙述了实施例的一些变化。在不同的图式与实施例叙述中，相似的标号可用以标示相似的元件。
图1A为根据一些实施例的存储器装置的存储器单元于低电阻态(low resistancestatus)的剖面图。图1B为根据一些实施例的存储器装置的存储器单元于高电阻态(highresistance status)的剖面图。在一些实施例中，存储器装置为电阻式随机存取存储器装置(resistive random access memory,RRAM)，存储器装置包含多个如图1A和图1B所示的存储器单元100以阵列方式排列组成，每一个存储器单元100包括电极102、电极106及位于电极102和106之间的电阻转换层104。
在一些实施例中，存储器单元100包含于基底(未绘示)的上形成电极102。基底可包括半导体基底或其他适合基底。在一些实施例中，基底为半导体晶圆，例如硅晶圆。在一些实施例中，电极102的材质包括金属、金属氮化物或合金，例如电极102的材质可以是氮化钛(TiN)、铂(Pt)、铝铜(AlCu)、钛(Ti)、金(Au)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铜(Cu)、其他适合的导电材料或前述的组合。在一些实施例中，可于基底上沉积导电材料，并且通过图案化工艺将导电材料图案化成所需的电极图案，以形成电极102。在一些实施例中，导电材料可借着物理气相沉积(physical vapor deposition,PVD)、电镀、化学气相沉积(chemical vapor deposition,CVD)、旋转涂布、其他适合的工艺、或前述的组合而形成，而图案化工艺则包含光刻与刻蚀工艺。
接着，在一些实施例中，于电极102上形成电阻转换层104。电阻转换层104的材质可包括氧化物、氮氧化物或其他适合的介电材料。例如，电阻转换层104的材质可以是氧化铪、氧化锆、氧化钛、氧化钽、氧化钨、氧化铝、氧化锌、氧化镍、氧化铜、氮氧化钛或其他适合的材料。在一些实施例中，可通过原子层沉积(atomic layer deposition,ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、旋转涂布、喷涂、其他适合的工艺或前述的组合于电极102上沉积用于电阻转换层的材料并且将所沉积的电阻转换层材料图案化，以形成电阻转换层104。在一些实施例中，电阻转换层104中可掺杂有其他元素，例如硼或磷。
接着，在一些实施例中，于电阻转换层104之上形成电极106。电极106的材质可以与电极102相同或不同，包括金属、金属氮化物或合金。在一些实施例中，电极106的材质可以是氮化钛(TiN)、铂(Pt)、铝铜(AlCu)、钛(Ti)、金(Au)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铜(Cu)、其他适合的导电材料或前述的组合。并且可采用前述形成电极102的工艺形成电极106。
本发明的实施例可有许多变化。例如，在一些实施例中，可于电极102、106与电阻转换层104之间形成其他材料层，例如是缓冲层及/或阻障层(未绘示)。
在一些实施例中，电阻转换层104的材质为介电材料，且通常是电性绝缘的，在一些实施例中，需对存储器单元进行各种处理以活化存储器单元。在一些实施例中，电阻转换层104可通过形成工艺(forming process)施加足够高的形成电压(Vf)之后，使其导电性增加，藉此在电阻转换层104中形成一或多个导电细丝(filament)109。由于施加的电压可使电阻转换层104中留下一连串的空缺108，空缺108例如是氧空缺或氮空缺。空缺108会随着施加的电压升高而逐渐增多，当施加的电压提高至形成电压(Vf)，这些空缺108可串联成连接电极102及106的导电细丝109而形成导电路径。因此，电阻转换层104的电阻值可大幅下降，流经电阻转换层104的电流可大幅提升而形成低电阻态，如图1A所示。
在一些实施例中，可施加反向的电压于电阻转换层104，使电阻转换层104的电阻升高，反向偏压可使部分的空缺108消失而破坏部分的导电细丝109。因此，电极102和106之间由空缺108形成的导电细丝109消失，电阻转换层104的电阻值上升，流经电阻转换层104的电流降低而形成高电阻态，如图1B所示。在一些实施例中，电阻转换层104的电阻值状态可通过电压的施加而调变。因此，可将数据储存于电阻转换层104之中。经由测量流经电阻转换层104的电流，可得知电阻转换层104的电阻值信息，从而获得所需的储存数据。
在存储器装置中的某些存储器单元可能具有较脆弱或不稳定的导电细丝，或者容易因为高温而消失的导电细丝，而在之后的高温工艺(例如烘烤工艺)造成导电细丝减少或消失的拖尾(tailing)存储器单元，或者在形成工艺中形成不稳定的导电细丝而造成脆弱(weak)的存储器单元，这些有缺陷(defect)的存储器单元不仅会导致存储器单元的电流衰减或降低，也会使存储器装置的性能下降，存储器单元的电流包含设定电流及重置电流，其中设定电流为对存储器单元施加设定电压时，使存储器单元转为低电阻状态时所读取到的电流，而重置电流为对存储器单元施加重置电压时，使存储器单元转为高电阻状态时所读取到的电流，这些有缺陷(defect)的存储器单元会例如使存储器单元的电流包含设定电流下降或重置电流分布变大，导致无法明确区分出存储器单元的设定电流以及重置电流，使存储器单元的存储数据发生误判，存储器单元的数据维持(data retention)性能会因此下降。
图2为根据一些实施例的存储器装置的形成方法流程图。在一些实施例中，方法200开始于步骤S202，对所形成的存储器单元的两电极施加形成电压(Vf)，以形成存储器单元，亦即实施存储器单元的形成工艺。在一些实施例中，形成电压(Vf)可分次施加。例如，先对电极施加低于形成电压(Vf)的电压，接着再施加形成电压(Vf)。分次施加形成电压有助于提升存储器单元的效能，使得存储器单元的设定电流可更为稳定。
方法200进行到步骤S204，对存储器单元实施第一烘烤，第一烘烤进行的温度及时间可以针对存储器单元的电阻转换层的材料的不同而变更，在一些实施例中，第一烘烤的温度范围介于260℃至280℃之间，在一些实施例中，第一烘烤的时间范围介于150秒至300秒之间。
接着，方法200进行到步骤S206，在一些实施例中，设定规定电流(Ispec)及再形成次数上限B。设定规定电流(Ispec)以筛选出脆弱存储器单元及拖尾存储器单元，若此规定电流是在存储器单元的读取电流分布范围中选定较高的值，表示检验条件越严格，可筛选出更多脆弱存储器单元及拖尾存储器单元，以进一步改进存储器单元的良品率，在一些实施例中，设定的规定电流为例如8μA，而再形成次数上限一般设定为例如4次。
接着，由步骤S208至步骤S216为一检验程序，方法200进行到步骤S208，读取存储器单元的电流。然后，进行到步骤S210，比较存储器单元的读取电流是否大于在步骤S206所设定的规定电流，并藉此筛选出脆弱存储器单元及拖尾存储器单元。在一些实施例中，当存储器单元的读取电流大于或等于上述设定的规定电流(例如8μA)，可直接进行步骤S216，表示存储器单元完成检验程序。在一些实施例中，当存储器单元的读取电流小于上述设定的规定电流(例如8μA)，即筛选出脆弱存储器单元或拖尾存储器单元。此时，方法200进行到步骤S212，检验存储器单元的再形成次数是否达到前述于步骤S206所规定的再形成次数上限，若再形成次数小于先前规定的再形成次数上限，则接着进行步骤S214的再形成工艺，若存储器单元的再形成次数等于先前规定的再形成次数上限，则不进行步骤S214，直接至步骤S216，完成检验程序。
上述步骤S214为对这些筛选出的脆弱存储器单元及拖尾存储器单元进行再形成工艺，修补这些脆弱存储器单元及拖尾存储器单元，进而改进存储器单元的良品率。在一些实施例中，步骤S214的再形成工艺针对这些脆弱存储器单元或拖尾存储器单元施加与前述步骤S202相同的形成电压。在一些实施例中，步骤S214的再形成工艺所施加的形成电压依照拖尾存储器单元的读取电流与步骤S206设定的规定电流之间的衰退程度，或脆弱存储器单元的导电细丝的脆弱程度，大于或低于前述步骤S202所施加的形成电压。
在一些实施例中，进行步骤S214的再形成工艺后，再回到步骤S208读取存储器单元的电流、步骤S210比较存储器单元的电流与规定电流及步骤S212检验存储器单元的再形成次数是否达再形成次数上限，并于步骤S214实施再形成工艺，直到全部存储器单元进行至步骤S216完成检验程序为止。
在一些实施例中，实施步骤S208至步骤S216的检验程序可筛选出脆弱存储器单元及拖尾存储器单元。在一些实施例中，实施步骤S208至步骤S216的检验程序即帮助提早筛选出脆弱存储器单元及拖尾存储器，降低之后造成整体存储器装置的高温数据储存(hightemperature data retention,HTDR)衰退率及元件错误率(bit error rate,BER)的存储器单元的比率。
在一些实施例中，接着，方法200进行至步骤S218，对存储器单元施加初始重置电压。在一些实施例中，可施加反向的初始重置电压于电阻转换层104，使电阻转换层104的电阻升高，而回到高电阻状态，以进行初始化重置(reset)。
在一些实施例中，接着，方法200进行至步骤S220，对存储器单元施加设定电压，使电阻转换层104的电阻变小，由高电阻状态转为低电阻状态。在一些实施例中，此设定电压及步骤S202的形成电压为同向偏压。在一些实施例中，此设定电压及步骤S218的初始重置电压互为反向偏压。
在一些实施例中，方法200进行至步骤S222，对存储器单元施加重置电压，使电阻转换层104的电阻再次变大，而由低电阻状态再次转变为高电阻状态。在一些实施例中，会重复施加重置电压以及设定电压于存储器单元，以增加存储器单元性能。
之后，方法200进行至步骤S224，对存储器单元进行第二烘烤。有别于第一烘烤，第二烘烤可用以模拟存储器单元经长时间运作之后的情形，以测试存储器单元的可靠度(可称之为存储力测试,retention test)，例如可将形成有多个存储器单元的晶圆于温度约170℃下烘烤约24小时，在一些实施例中，第二烘烤的时间比第一烘烤的时间长，在一些实施例中，第二烘烤的温度范围低于第一烘烤的温度范围。
在一些实施例中，步骤S204的第一烘烤工艺、步骤S206的设定规定电流及再形成次数上限和包含步骤S208至步骤S216的检验程序，可在步骤S202形成存储器单元之后和步骤S218施加初始重置电压之前实施。
在一些实施例中，步骤S204的第一烘烤工艺、步骤S206的设定规定电流及再形成次数上限和包含步骤S208至步骤S216的检验程序，可在步骤S218施加初始重置电压之后和步骤S220施加设定电压之前实施。
在一些实施例中，步骤S204的第一烘烤工艺、步骤S206的设定规定电流及再形成次数上限和包含步骤S208至步骤S216的检验程序，可在步骤S220施加设定电压之后和步骤S222施加重置电压之前实施。
在一些实施例中，步骤S204的第一烘烤工艺、步骤S206的设定规定电流及再形成次数上限和包含步骤S208至步骤S216的检验程序，可在步骤S222施加重置电压之后和步骤S224实施第二烘烤之前实施。
接着，方法200进行至步骤S226，对步骤S224的第二烘烤后的存储器单元进行电性测试。例如，可读取晶圆上每一存储器单元在经过第一及第二烘烤之后存储器单元的读取电流，例如存储器单元的设定电流(Iset)或重置电流(Ireset)。
本发明提供的存储器装置的形成方法可改进存储器单元的制造良品率。于存储器单元的形成方法中加入第一烘烤工艺、检验程序及再形成工艺，相较于先前制造方法，可提前筛选出脆弱或是残留的存储器单元，判断哪些存储器单元需要重新作形成工艺，可明显改善存储器单元的低电阻态的高温数据储存衰退率(HTDR)，改善存储器单元的设定电流因为高温应力(thermal stress)的影响衰退或范围变大，而导致设定电流不容易与重置电流区分，亦即对于数据储存状态较不易判读的问题，同时加强存储器单元的导电细丝的强度，使得电阻转换层的电性更为稳定，增加存储器装置的性能，并提升存储器单元的制造良品率。
图3为根据一些实施例的存储器装置的存储器单元分别在仅实施第二烘烤与实施第一及第二烘烤的读取电流分布图。在图3中，横轴表示存储器单元在仅实施第二烘烤或实施第一及第二烘烤工艺之前的读取电流大小，而纵轴表示存储器单元在仅实施第二烘烤或实施第一及第二烘烤工艺之后的读取电流大小。在图3中，以空心圆形表示仅实施第二烘烤之后流经存储器单元的电流分布，而叉号用以表示实施第一及第二烘烤的两次烘烤之后流经存储器单元的读取电流分布。由图3可以看出仅实施第二烘烤之后流经存储器单元的电流分布范围较广，大约在0-25μA之间，而实施第一烘烤及第二烘烤的存储器单元中所读取到的存储器单元的电流数值较为集中，大部分集中于10-20μA之间，因此不会因为后续的高温工艺而造成设定电流下降或重置电流分布趋于变大的情况。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求为准。

Claims (9)

1.一种存储器装置的形成方法，其特征在于，包括：
形成多个存储器单元；
对该些存储器单元实施一第一烘烤；
设定一规定电流；以及
在实施该第一烘烤之后，对该些存储器单元实施一检验程序，其中该检验程序包括:
读取该存储器单元的电流，其中当该存储器单元的读取电流大于或等于该规定电流，则完成该些存储器单元的该检验程序，或者当该存储器单元的读取电流小于该规定电流，对该些存储器单元实施一再形成工艺，形成多个再形成的存储器单元，并对该些再形成的存储器单元实施该检验程序；
实施该检验程序之后，施加一初始重置电压于该些存储器单元；
施加该初始重置电压之后，施加一设定电压于该些存储器单元；
施加该设定电压之后，施加一重置电压于该些存储器单元；以及
施加该重置电压之后，对该些存储器单元实施一第二烘烤。
2.如权利要求1所述的存储器装置的形成方法，其特征在于，在对该些存储器单元施加该重置电压之后和实施该第二烘烤之前，对该些存储器单元实施该第一烘烤、设定该规定电流及实施该检验程序。
3.如权利要求1所述的存储器装置的形成方法，其特征在于，在施加该重置电压于该些存储器单元之前和施加该设定电压于该些存储器单元之后，对该些存储器单元实施该第一烘烤、设定该规定电流及实施该检验程序。
4.如权利要求1所述的存储器装置的形成方法，其特征在于，在施加该设定电压于该些存储器单元之前和施加该初始重置电压于该些存储器单元之后，对该些存储器单元实施该第一烘烤、设定该规定电流及实施该检验程序。
5.如权利要求1所述的存储器装置的形成方法，其特征在于，在施加该初始重置电压于该些存储器单元之前和形成该些存储器单元之后，对该些存储器单元实施该第一烘烤、设定该规定电流及实施该检验程序。
6.如权利要求1所述的存储器装置的形成方法，其特征在于，该第二烘烤的温度范围低于该第一烘烤的温度范围。
7.如权利要求1所述的存储器装置的形成方法，其特征在于，该第二烘烤的时间比该第一烘烤的时间长。
8.如权利要求6所述的存储器装置的形成方法，其特征在于，该第一烘烤的温度范围介于260℃至280℃之间。
9.如权利要求1所述的存储器装置的形成方法，其特征在于，更包括设定一再形成次数上限，且其中该检验程序更包括：
检验该些存储器单元的一再形成次数，其中当该再形成次数等于该再形成次数上限，则结束该些存储器单元的该检验程序，或者当该再形成次数小于该再形成次数上限，进行该再形成工艺，并实施该些存储器单元的该检验程序。
CN201610682869.8A 2016-08-18 2016-08-18 存储器装置的形成方法 Active CN107768515B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610682869.8A CN107768515B (zh) 2016-08-18 2016-08-18 存储器装置的形成方法
US15/332,393 US9691980B1 (en) 2016-08-18 2016-10-24 Method for forming memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610682869.8A CN107768515B (zh) 2016-08-18 2016-08-18 存储器装置的形成方法

Publications (2)

Publication Number Publication Date
CN107768515A CN107768515A (zh) 2018-03-06
CN107768515B true CN107768515B (zh) 2020-05-08

Family

ID=59070352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610682869.8A Active CN107768515B (zh) 2016-08-18 2016-08-18 存储器装置的形成方法

Country Status (2)

Country Link
US (1) US9691980B1 (zh)
CN (1) CN107768515B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403385B2 (en) * 2017-06-30 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for memory device testing and field applications
CN109308927B (zh) * 2017-07-28 2021-04-30 华邦电子股份有限公司 内存储存装置以及电阻式内存组件的形成方法
TWI656609B (zh) * 2017-07-28 2019-04-11 華邦電子股份有限公司 記憶體儲存裝置以及電阻式記憶體元件的形成方法
CN109509496B (zh) * 2017-09-15 2020-12-22 华邦电子股份有限公司 电阻式存储器元件的操作方法
TWI643194B (zh) * 2017-10-11 2018-12-01 華邦電子股份有限公司 電阻式記憶體儲存裝置的操作方法
CN109658963B (zh) 2017-10-11 2020-11-17 华邦电子股份有限公司 电阻式存储器存储装置的操作方法
CN111554337B (zh) * 2019-02-11 2022-05-06 华邦电子股份有限公司 电阻式存储器及控制方法
CN111339579B (zh) * 2020-03-26 2022-07-08 清华大学 电子装置及其操作方法
US11670394B2 (en) * 2021-08-18 2023-06-06 Nxp B.V. Temperature exposure detection based on memory cell retention error rate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105024010A (zh) * 2014-04-16 2015-11-04 华邦电子股份有限公司 存储器元件的形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505709B1 (ko) * 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
JP4354498B2 (ja) * 2007-03-30 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体メモリ装置の製造方法及び半導体メモリ装置の再生方法及び半導体メモリ装置の再出荷方法
US7839695B2 (en) * 2007-04-27 2010-11-23 Macronix International Co., Ltd. High temperature methods for enhancing retention characteristics of memory devices
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
DE102008021557B4 (de) * 2008-04-30 2011-07-28 Globalfoundries Inc. Verfahren zum Überwachen einer vorhergesagten Produktqualitätsverteilung
WO2010143414A1 (ja) 2009-06-08 2010-12-16 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
KR101652826B1 (ko) 2010-01-08 2016-08-31 삼성전자주식회사 반도체 소자 및 그 구동 방법
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US8345483B2 (en) * 2011-01-21 2013-01-01 Spansion Llc System and method for addressing threshold voltage shifts of memory cells in an electronic product
JP5222380B2 (ja) 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
US8576648B2 (en) * 2011-11-09 2013-11-05 Silicon Storage Technology, Inc. Method of testing data retention of a non-volatile memory cell having a floating gate
FR3002072B1 (fr) * 2013-02-08 2016-06-24 Commissariat Energie Atomique Methode de programmation d'une memoire resistive non volatile
US9691501B2 (en) * 2013-07-03 2017-06-27 Texas Instruments Incorporated Testing for threshold voltage and bit cell current of non-volatile memory arrays
US20150095728A1 (en) * 2013-09-30 2015-04-02 United Microelectronics Corp. Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory
TWI488347B (zh) * 2014-04-08 2015-06-11 Winbond Electronics Corp 記憶體元件的形成方法
TWI534807B (zh) 2014-05-09 2016-05-21 華邦電子股份有限公司 電阻式記憶體之形成以及測試方法
US20160020388A1 (en) * 2014-07-21 2016-01-21 Intermolecular Inc. Resistive switching by breaking and re-forming covalent bonds

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105024010A (zh) * 2014-04-16 2015-11-04 华邦电子股份有限公司 存储器元件的形成方法

Also Published As

Publication number Publication date
US9691980B1 (en) 2017-06-27
CN107768515A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
CN107768515B (zh) 存储器装置的形成方法
US11069386B2 (en) Circuits and techniques to compensate memory access signals for variations of parameters in multiple layers of memory
Chen et al. Balancing SET/RESET Pulse for $>\hbox {10}^{10} $ Endurance in $\hbox {HfO} _ {2}\hbox {/Hf} $ 1T1R Bipolar RRAM
TWI434408B (zh) 電阻式記憶體及處理電阻式記憶體之方法
EP2930760B1 (en) Method for forming memory device
US20100163829A1 (en) Conductive bridging random access memory device and method of manufacturing the same
US11552810B2 (en) PUF with dissolvable conductive paths
CN110021703B (zh) 一次性编程电阻式随机存取记忆体位、记忆体及形成方法
US10354728B2 (en) Write verification and resistive state determination based on cell turn-on characteristics for resistive random access memory
TWI601322B (zh) 記憶體裝置的形成方法
JP5317420B2 (ja) 抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法
CN105024010B (zh) 存储器元件的形成方法
US9356235B2 (en) Structure and formation method of memory device
CN107204397A (zh) 用于双极性阻变存储器的选择器件及其制备方法
Chen et al. The impact of forming temperature and voltage on the reliability of filamentary rram
US20230317157A1 (en) Reverse programmed resistive random access memory (ram) for one time programmable (otp) applications
US9030018B2 (en) Test vehicles for evaluating resistance of thin layers
Baldomá et al. Wear-out and breakdown of Ta2O5/Nb: SrTiO3 stacks
US9645102B2 (en) Material test structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant