CN110021703B - 一次性编程电阻式随机存取记忆体位、记忆体及形成方法 - Google Patents

一次性编程电阻式随机存取记忆体位、记忆体及形成方法 Download PDF

Info

Publication number
CN110021703B
CN110021703B CN201811391186.2A CN201811391186A CN110021703B CN 110021703 B CN110021703 B CN 110021703B CN 201811391186 A CN201811391186 A CN 201811391186A CN 110021703 B CN110021703 B CN 110021703B
Authority
CN
China
Prior art keywords
resistance
layer
random access
conversion layer
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811391186.2A
Other languages
English (en)
Other versions
CN110021703A (zh
Inventor
陈达
王炳琨
傅志正
吴健民
廖绍憬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN110021703A publication Critical patent/CN110021703A/zh
Application granted granted Critical
Publication of CN110021703B publication Critical patent/CN110021703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种一次性编程电阻式随机存取记忆体位、记忆体及形成方法，包括形成电阻转换层于底电极层上；形成顶电极层于电阻转换层上；对电阻转换层施加形成电压，使顶电极层的电位低于底电极层的电位；及对电阻转换层进行烘烤工艺，其中电阻转换层中的空缺呈随机分布。本发明实施例可以使读取电流范围变大，读取电流累积分布函数为线性，亦可增强高温资料保存效能。

Description

一次性编程电阻式随机存取记忆体位、记忆体及形成方法
技术领域
本发明实施例涉及一种半导体技术，尤其涉及一种一次性编程电阻式随机存取记忆体。
背景技术
在加密领域中，密钥仅可使用一次性编程电阻式随机存取记忆体(one-timeprogrammable resistive random access memory，OTP RRAM)编程一次，但亦提供不同芯片之间阵列位的随机组合。然而，使用传统的一次性编程方式如反熔丝(antifuse)时，参数如读取电流为常态分布，而并非随机分布。但对现有的一次性编程电阻式随机存取记忆体已经足够。
发明内容
本发明实施例提供一种一次性编程电阻式随机存取记忆体位及形成方法，可以使读取电流范围变大，读取电流累积分布函数为线性，亦可增强高温资料保存效能，该方法包括形成电阻转换层于底电极层上。形成顶电极层于电阻转换层上。此方法亦包括对电阻转换层施加形成电压，使顶电极层的电位低于底电极层的电位。亦包括对电阻转换层进行烘烤工艺。电阻转换层中的空缺呈随机分布。
本发明实施例又提供一种一次性编程电阻式随机存取记忆体，包括：晶体管及上述的一次性编程电阻式随机存取记忆体位。一次性编程电阻式随机存取记忆体位的底电极电性连接至晶体管的漏极，且一次性编程电阻式随机存取记忆体位的顶电极电性连接至位线。
本发明实施例可以使读取电流范围变大，读取电流累积分布函数为线性，亦可增强高温资料保存效能
附图说明
以下将配合所附图详述本发明实施例。
图1是根据一些实施例绘示出一次性编程电阻式随机存取记忆体位的剖面图；
图2是根据一些实施例绘示出形成一次性编程电阻式随机存取记忆体位的流程图；
图3是根据一些实施例绘示出一次性编程电阻式随机存取记忆体位读取电流的关系图；
图4是根据一些实施例绘示出一次性编程电阻式随机存取记忆体位读取电流的关系图；
图5是根据一些实施例绘示出一次性编程电阻式随机存取记忆体位读取电流的累积分布函数图；
图6是根据一些实施例绘示出一次性编程电阻式随机存取记忆体的布局图；
图7是根据一些实施例绘示出形成一次性编程电阻式随机存取记忆体位的流程图。
符号说明：
100～一次性编程电阻式随机存取记忆体位
102～底电极层
104～顶电极层
106～电阻转换层
108～空缺
200～方法
202、204～步骤
300～一次性编程电阻式随机存取记忆体
302～栅极
304～源极
306～漏极
308～源极线
310a、310b、310c、310d、310e、310f、310g、310h～一次性编程电阻式随机存取记忆体位
400～方法
401～步骤
W～宽度
具体实施方式
图1是根据一些实施例绘示出一次性编程电阻式随机存取记忆体位100的剖面图。如图1所示，一次性编程电阻式随机存取记忆体位100包括底电极层102、顶电极104、及位于底电极层102及顶电极104中间的电阻转换层106。
在一些实施例中，底电极层102形成于基板之上(图未示)，底电极层102包括金属氮化物、TaN、TiN、TiAlN、TiW、WN、Ti、Au、Ta、Ag、Cu、AlCu、Pt、W、Ru、Al、Ni、其他合适的电极材料、或上述的组合。如图1所示，形成电阻转换层106于底电极层102之上。在一些实施例中，电阻转换层106可包括介电材料，通常为电性绝缘。在一些实施例中，电阻转换层106可包括氧化物、氮化物、其他合适的介电材料、或上述的组合。举例而言，电阻转换层106可包括氧化铪(hafnium oxide)、氧化锆(zirconium oxide)、氧化钛(titanium oxide)、氧化钽(tantalum oxide)、氧化钨(tungsten oxide)、氧化铝(aluminum oxide)、氧化锌(zincoxide)、氧化镍(nickel oxide)、氧化铜(copper oxide)、其他合适的介电材料、或上述的组合。在一些实施例中，以其他元素掺杂电阻转换层106。在一些实施例中，藉由微影工艺及蚀刻工艺图案化所沉积的介电材料，使电阻转换层106具有想要的图案。在一些实施例中，电阻转换层106在温度250℃至300℃之下形成。如果温度太高，可能过度结晶。如果温度太低，膜层可能包含更多缺陷或污染。
如图1所示，电阻转换层106中具有空缺108，例如氧或氮空缺。空缺108的分布决定电阻转换层106的电阻大小，进而影响读取电流。若空缺108越随机分布，则一次性编程电阻式随机存取记忆体位100的读取电流越可能为随机值。因此，不同的一次性编程电阻式随机存取记忆体位100的读取电流亦越随机分布。若空缺108越集中或具有集中分布，则一次性编程电阻式随机存取记忆体位100的读取电流越可能为定值，而非随机值。因此，不同的一次性编程电阻式随机存取记忆体位100的读取电流并非随机分布。
在一些实施例中，为使电阻转换层106中存在的空缺108更随机分布，电阻转换层106可包括非晶质(amorphous)材料例如以Al、Si、N、Ta、Ti掺杂的HfO2或ZrO2、其他合适的非晶质材料、或上述的组合。与晶质(crystalline)结构相较之下，空缺108更随机分布于非晶质材料中。此外，非晶质材料中的掺质可能阻碍结晶发生。在一些实施例中，电阻转换层106中的掺质浓度为2％至10％。另一方面，若电阻转换层106包括晶质材料，空缺108可能容易于晶界(grain boundary)重组(recombination)，导致更集中的分布。
在一些实施例中，电阻转换层106可包括晶粒大小介于1nm至200nm的多晶材料。与晶质材料相较之下，由于晶粒大小够小，空缺108依然为随机分布。在一些实施例中，电阻转换层106可包括结晶开始进行的多晶材料(多晶粒材料)。
在一些实施例中，电阻转换层106的厚度介于1nm至3nm。电阻转换层106的厚度若太厚，形成电压可能升高而耗电。另一方面，电阻转换层106的厚度若太薄，电阻转换层106中的空缺108可能于膜层中过剩。
接着，如图1所示，顶电极层104形成于电阻转换层106之上。顶电极层104及底电极层102的材料可相同或不同。在一些实施例中，顶电极层104可包括金属氮化物、TaN、TiN、TiAlN、TiW、WN、Ti、Au、Ta、Ag、Cu、AlCu、Pt、W、Ru、Al、Ni、其他合适的电极材料、或上述的组合。在一些实施例中，顶电极层104的材料促进空缺108产生。在一些实施例中，藉由图案化工艺，可图案化导电材料以形成想要的顶电极层104。
如上所述，分别图案化底电极层102、顶电极层104、及电阻转换层106。然而，可于三层全沉积之后同时图案化底电极层102、顶电极层104、及电阻转换层106。
本发明实施例可具有许多变化。例如，可形成另一材料例如缓冲层及/或阻障层(barrier layer)于电极层102/104与电阻转换层106之间、顶电极层104之上、或底电极层102之下。在一些实施例中，阻障层可由绝缘体或介电质例如氮化硅、碳化硅、碳氮化硅、或其他无氧的阻障层材料形成。阻障层可避免氧扩散至电极层102/104中，进一步避免所不希望的电阻变异。在一些实施例中，缓冲层由除氧金属例如Ti、Hf、Ta、其他合适的金属，或上述的组合形成。
值得注意的是，在图1中底电极层102、顶电极层104、及电阻转换层106具有相同形状及面积。然而，本发明实施例并不以此为限。只要一次性编程电阻式随机存取记忆体位100能运作，一次性编程电阻式随机存取记忆体位100的底电极层102、顶电极层104、及电阻转换层106可为任意形状及以任何方式堆迭。例如，底电极层102及顶电极层104可为互相垂直的电极条，电阻转换层106位于其交叉处之间。
图2是根据一些实施例绘示出形成一次性编程电阻式随机存取记忆体位100的方法200的流程图。如图2所示，方法200始于步骤202，对一次性编程电阻式随机存取记忆体位100提供形成电压。在一些实施例中，施加形成电压包括使顶电极层104的电位低于底电极层102的电位，亦即为反向电压。施加反向电压于一次性编程电阻式随机存取记忆体位100时，电阻转换层106中的空缺108呈随机分布。因此，电阻转换层106的电阻及读取电流均为随机值。反之，若形成电压包括使顶电极层104的电位高于底电极层102的电位(亦即为顺向电压)，则电阻转换层106中的空缺108易聚集，形成导电细丝(filament)，因此，电阻转换层106的电阻及读取电流更可能为定值，而非随机值。
在一些实施例中，步骤202的形成电压介于2V至8V。在一些实施例中，步骤202的形成电压介于3V至6V。此形成电压所提供的电流介于500μA至600μA，脉宽介于1μs至100μs。形成电压若太高，则耗电。形成电压若太低，则不足以使电阻转换层106中产生足够的空缺108。
接着，方法200进行至步骤204，对一次性编程电阻式随机存取记忆体位100进行烘烤。烘烤可降低电阻转换层106中的空缺108分布的梯度。在烘烤后，空缺108更为随机分布。因此，电阻转换层106的电阻及读取电流均为随机值。此外，由于降低了空缺108分布的梯度，烘烤使热稳定性增加。甚至在高温热循环后，空缺108的分布不会改变。此外，烘烤亦可增加产生渗透路径(percolation path)的机率，因而增加读取电流。理想上，在一阵列中，每一个一次性编程电阻式随机存取记忆体位具有明显不同的读取电流值，以致读取电流在整个范围内均匀分布。较大的读取电流范围可容许更多的位，并进一步增加位密度。
在一些实施例中，步骤204的烘烤工艺温度介于200℃至300℃，步骤204的烘烤工艺时间介于1分钟至300分钟。在一些实施例中，步骤204的烘烤工艺温度介于220℃至280℃，步骤204的烘烤工艺时间介于5分钟至200分钟。若烘烤温度太低或时间太短，则不易使空缺108随机分布。若烘烤温度太高或时间太长，则增加工艺时间及成本。
经由对一次性编程电阻式随机存取记忆体位施加负向形成电压及进行烘烤，可使电阻转换层中的空缺呈随机分布。一次性编程电阻式随机存取记忆体位的电阻及读取电流为随机值。因此，不同一次性编程电阻式随机存取记忆体位的读取电流亦随机分布于宽广的范围。读取电流在热循环中是稳定的，所以即使在高温下，资料仍维持不变。
图3是根据一些实施例绘示出一次性编程电阻式随机存取记忆体位在烘烤前与烘烤后读取电流的关系图。点状符号数据代表电阻转换层经受负向形成电压及烘烤。三角形符号数据代表以相同材料形成电阻转换层，但经受正向形成电压及烘烤。
如图3所示，当形成电压为负向时，烘烤之后读取电流增加。如上所述，烘烤时产生更多渗透路径，以及较大的读取电流范围可容许更多位，并进一步增加位密度。反之，当形成电压为正向时，烘烤之后读取电流降低。一次性编程电阻式随机存取记忆体位中的空缺并未随机分布，而是聚集而产生导电细丝。在烘烤后，空缺从细丝扩散出来，降低读取电流。对于多位记忆体而言，小的读取电流范围是不理想的。
图4是根据一些实施例绘示出一次性编程电阻式随机存取记忆体位在两次烘烤工艺后读取电流的关系图。点状符号数据代表电阻转换层经受负向形成电压及两次烘烤工艺。三角形符号数据代表以相同材料形成电阻转换层，但经受正向形成电压及两次烘烤工艺。
值得注意的是，在图4中，第一次烘烤及第二次的烘烤目的并不同。第一次烘烤使电阻转换层中空缺更随机分布，而第二次烘烤是为了验证高温资料保存(hightemperature data retention，HTDR)效能。在图2的步骤204中，仅需进行一次烘烤即可使空缺更随机分布并增强读取电流。
如图4所示，当形成电压为负向时，读取电流在第二次烘烤之前及之后保持定值。亦即在第一次烘烤之后，即使再经历其他高温循环，资料大致维持不变。反之，当形成电压为正向时，如图4中的散点所示，在第二次烘烤之后一些读取电流下降。一次性编程电阻式随机存取记忆体位中的空缺并未随机分布，而是聚集而产生导电细丝。在第二次烘烤之后，空缺从细丝扩散出来，降低读取电流。相较于经受正向形成电压的一次性编程电阻式随机存取记忆体位，经受负向形成电压的一次性编程电阻式随机存取记忆体位的高温资料保存(high temperature data retention，HTDR)效能较佳。
图5是根据一些实施例绘示出一次性编程电阻式随机存取记忆体位在第二次烘烤后读取电流的累积分布函数图。点状符号数据代表电阻转换层经受负向形成电压及两次烘烤工艺。三角形符号数据代表以相同材料形成电阻转换层，但经受正向形成电压及两次烘烤工艺。
如图5所示，当形成电压为负向时，一次性编程电阻式随机存取记忆体位在第二次烘烤之后的读取电流累积分布函数较为线性，且读取电流分布较广。读取电流累积分布函数越线性，读取电流越均匀分布。如上所述，较大的读取电流范围可容许更多位，并增加位密度。反之，当形成电压为正向时，一次性编程电阻式随机存取记忆体位在第二次烘烤之后的读取电流累积分布函数具有低电流尾部(tail)分布，且读取电流分布范围较小。尾部分布是由于导电细丝退化所造成，而对于多位记忆体而言，小的读取电流范围是不理想的。
由图3至图5的结果可知，电阻转换层经受负向形成电压及烘烤有助于扩大读取电流范围，使读取电流累积分布函数变得线性，亦增强了高温资料保存效能。
图6是根据一些实施例绘示出一次性编程电阻式随机存取记忆体300的布局图。如图6所示，一次性编程电阻式随机存取记忆体300包括栅极302、源极304、漏极306、及一次性编程电阻式随机存取记忆体位310a、310b、310c、310d、310e、310f、310g、310h。在一些实施例中，一次性编程电阻式随机存取记忆体位310a-310h在俯视图中平行。
在一些实施例中，栅极302电性连接至字线(word line，WL)(未绘示)，源极304电性连接至源极线(source line，SL)308，漏极306电性连接至一次性编程电阻式随机存取记忆体位310a-310h的底电极，以及一次性编程电阻式随机存取记忆体位310a-310h的顶电极电性连接至各位线(bit line，BL)(未绘示)。
在一些实施例中，如图6所示，为于一次性编程电阻式随机存取记忆体位310a-310h施加负向电压，将连接至一次性编程电阻式随机存取记忆体位310a-310h的各条位线接地，字线电压为4V至7V之间，且源极线电压为3V至6V之间。当操作一位时，其他位线必须为开路状态，以避免不预期的电流干扰。如此一来，一次性编程电阻式随机存取记忆体位310a-310h的顶电极的电位低于一次性编程电阻式随机存取记忆体位310a-310h的底电极的电位，于一次性编程电阻式随机存取记忆体位310a-310h施加了负向电压。
值得注意的是，在图6中，一次性编程电阻式随机存取记忆体300的漏极306电性连接至八个一次性编程电阻式随机存取记忆体位310a-310h。然而，本发明并不以此为限，一次性编程电阻式随机存取记忆体300的漏极306可电性连接至任意数目的一次性编程电阻式随机存取记忆体位，视工艺及设计需求而定。
如图6所示，一次性编程电阻式随机存取记忆体300栅极的宽度W介于0.4μm至20μm。若宽度W太宽，则占据太多面积，增加工艺成本。若宽度W太窄，则一次性编程电阻式随机存取记忆体位数目不足，位密度降低，而且所需的形成电压较高，速度较慢。
图7是根据一些实施例绘示出形成一次性编程电阻式随机存取记忆体位100的方法400的流程图。其中与前述实施例相同或相似的工艺或元件将沿用相同的元件符号，其详细内容将不再赘述。与前述实施例不同之处在于，方法400更包括步骤401，在施加形成电压之前，对一次性编程电阻式随机存取记忆体位100循环加压。在一些实施例中，进行循环加压包括对电阻转换层106施加循环电压，使顶电极层104的电位交替地高于或低于底电极层102的电位。
由于循环加压，电阻转换层106需要更强的形成电压，以使电阻转换层106中的空缺108随机分布。在一些实施例中，形成电压介于3V至6V之间，其脉宽介于100ns至100μs。为于如图6所示的一次性编程电阻式随机存取记忆体的一次性编程电阻式随机存取记忆体位施加形成电压，一次性编程电阻式随机存取记忆体位的各位线接地，字线电压为4V至8V之间，且源极线电压为3V至6V之间。
在如图7所示的实施例中，即使在循环加压之后，对一次性编程电阻式随机存取记忆体位施加强的负向形成电压并进行烘烤工艺，电阻转换层中的空缺可随机分布。一次性编程电阻式随机存取记忆体位的电阻及读取电流可为随机值。因此，不同一次性编程电阻式随机存取记忆体位的读取电流亦可于大范围随机分布。读取电流在热循环中可保持稳定，因此即使在高温中资料大致维持不变。
综上所述，由电阻式随机存取记忆体实施一次性编程物理反复制技术。在一些实施例中，一次性编程电阻式随机存取记忆体的每一记忆体位可经受负向电压及烘烤。在一些实施例中，一次性编程电阻式随机存取记忆体位的电阻转换层可由非晶质结构材料或具有小晶粒尺寸的多晶结构形成。因此，电阻转换层中的空缺可随机分布。电阻转换层的电阻及读取电流亦可为随机值。读取电流范围可变大，读取电流累积分布函数可更为线性，亦可增强高温资料保存效能。

Claims (10)

1.一种一次性编程电阻式随机存取记忆体位的形成方法，其特征在于，包括：
形成一电阻转换层于一底电极层上；
形成一顶电极层于该电阻转换层上；
对该电阻转换层施加一形成电压，使该顶电极层的一电位低于该底电极层的一电位，其中在对该电阻转换层施加该形成电压之后，该电阻转换层中的空缺呈随机分布；以及
对该电阻转换层进行一烘烤工艺；
其中在对该电阻转换层施加该形成电压以及进行该烘烤工艺之后，该电阻转换层中的空缺相较于对该电阻转换层施加该形成电压之前更呈随机分布。
2.如权利要求1所述的一次性编程电阻式随机存取记忆体位的形成方法，其特征在于，该电阻转换层为非晶质结构，该电阻转换层包括以Al、Si、N、Ta或Ti掺杂的HfO2或以Al、Si、N、Ta或Ti掺杂的ZrO2，其中形成该电阻转换层的温度介于250℃至300℃。
3.如权利要求1所述的一次性编程电阻式随机存取记忆体位的形成方法，其特征在于，该形成电压介于3V至6V，且该形成电压提供一电流介于500μA至600μA及一脉宽介于1μs至100μs，其中该烘烤工艺的温度介于200℃至300℃，该烘烤工艺的持续时间介于1分钟至300分钟。
4.如权利要求1所述的一次性编程电阻式随机存取记忆体位的形成方法，其特征在于，该顶电极层包括TaN、TiN、TiAlN、TiW、WN、Ti、Au、Ta、Ag、Cu、AlCu、Pt、W、Ru、Al或Ni。
5.如权利要求1所述的一次性编程电阻式随机存取记忆体位的形成方法，其特征在于，更包括：
在对该电阻转换层施加该形成电压前，进行一循环加压；
其中进行该循环加压包括对该电阻转换层施加一循环电压，使该顶电极层的该电位交替地高于或低于该底电极层的该电位，其中该形成电压介于3V至6V之间，其脉宽介于100ns至100μs。
6.一种一次性编程电阻式随机存取记忆体位，其特征在于，包括：
一底电极层；
一电阻转换层，形成于该底电极层上；以及
一顶电极层，形成于该电阻转换层上；
其中该电阻转换层中的空缺呈随机分布，对该电阻转换层施加一形成电压，使该顶电极层的一电位低于该底电极层的一电位，其中在对该电阻转换层施加该形成电压之后，该电阻转换层中的空缺呈随机分布；该电阻转换层进行有一烘烤工艺，其中在对该电阻转换层施加该形成电压以及进行该烘烤工艺之后，该电阻转换层中的空缺相较于对该电阻转换层施加该形成电压之前更呈随机分布。
7.如权利要求6所述的一次性编程电阻式随机存取记忆体位，其特征在于，该电阻转换层为非晶质结构，其中该电阻转换层包括以Al、Si、N、Ta或Ti掺杂的HfO2或以Al、Si、N、Ta或Ti掺杂的ZrO2，其中该电阻转换层的厚度介于1nm至3nm。
8.如权利要求6所述的一次性编程电阻式随机存取记忆体位，其特征在于，该电阻转换层为一多晶结构，其晶粒大小介于1nm至200nm。
9.一种一次性编程电阻式随机存取记忆体，其特征在于，包括：
一晶体管；以及
多个如权利要求6所述的一次性编程电阻式随机存取记忆体位；
其中所述多个一次性编程电阻式随机存取记忆体位的该底电极层电性连接至该晶体管的一漏极，且所述多个一次性编程电阻式随机存取记忆体位的该顶电极层电性连接至多条位线。
10.如权利要求9所述的一次性编程电阻式随机存取记忆体，其特征在于，所述多个一次性编程电阻式随机存取记忆体位于俯视图中平行排列，其中该晶体管的一栅极电性连接至一字线，且该晶体管的一源极电性连接至一源极线。
CN201811391186.2A 2018-01-10 2018-11-21 一次性编程电阻式随机存取记忆体位、记忆体及形成方法 Active CN110021703B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/867,159 US10490739B2 (en) 2018-01-10 2018-01-10 One-time-programmable resistive random access memory and method for forming the same
US15/867,159 2018-01-10

Publications (2)

Publication Number Publication Date
CN110021703A CN110021703A (zh) 2019-07-16
CN110021703B true CN110021703B (zh) 2023-08-25

Family

ID=67141161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811391186.2A Active CN110021703B (zh) 2018-01-10 2018-11-21 一次性编程电阻式随机存取记忆体位、记忆体及形成方法

Country Status (3)

Country Link
US (1) US10490739B2 (zh)
CN (1) CN110021703B (zh)
TW (1) TWI699915B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662826B (zh) * 2018-03-23 2019-06-11 華邦電子股份有限公司 金鑰產生裝置及方法
US11189788B2 (en) 2018-10-30 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM bottom electrode
US11527717B2 (en) * 2019-08-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell having a low forming voltage
US11404638B2 (en) 2020-07-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-doped data storage structure configured to improve resistive memory cell performance
CN113054101A (zh) * 2021-02-24 2021-06-29 中国科学院微电子研究所 Rram的3d垂直堆积集成结构及其集成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344991B1 (en) * 2000-07-27 2002-02-05 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device
CN1851823A (zh) * 2005-04-22 2006-10-25 台湾积体电路制造股份有限公司 磁性随机处理存储器装置
CN101593809A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 电阻随机存取存储器及制作方法
JP2014116495A (ja) * 2012-12-11 2014-06-26 Tokyo Univ Of Agriculture & Technology 半導体メモリ装置およびその製造方法
US9336876B1 (en) * 2013-03-15 2016-05-10 Crossbar, Inc. Soak time programming for two-terminal memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
US8049305B1 (en) * 2008-10-16 2011-11-01 Intermolecular, Inc. Stress-engineered resistance-change memory device
US8653623B2 (en) 2011-04-11 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. One-time programmable devices and methods of forming the same
WO2013039603A1 (en) * 2011-09-13 2013-03-21 Adesto Technologies Corporation Resistive switching devices having alloyed electrodes and methods of formation thereof
TWI441327B (zh) * 2011-10-28 2014-06-11 Univ Nat Cheng Kung 記憶體裝置及其操作方法
US9620205B2 (en) * 2013-07-10 2017-04-11 Intermolecular, Inc. All around electrode for novel 3D RRAM applications
US9425394B2 (en) * 2013-09-03 2016-08-23 Intermolecular, Inc. Doped oxide dielectrics for resistive random access memory cells
KR101538071B1 (ko) * 2014-05-30 2015-07-21 서울대학교산학협력단 셀 스트링 및 상기 셀 스트링에서의 읽기 방법
WO2016015610A1 (en) * 2014-07-28 2016-02-04 Chung Steve S A nonvoltile resistance memory and its operation thereof
KR20170078284A (ko) * 2015-12-29 2017-07-07 에스케이하이닉스 주식회사 반도체 장치의 제조 방법 및 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344991B1 (en) * 2000-07-27 2002-02-05 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device
CN1851823A (zh) * 2005-04-22 2006-10-25 台湾积体电路制造股份有限公司 磁性随机处理存储器装置
CN101593809A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 电阻随机存取存储器及制作方法
JP2014116495A (ja) * 2012-12-11 2014-06-26 Tokyo Univ Of Agriculture & Technology 半導体メモリ装置およびその製造方法
US9336876B1 (en) * 2013-03-15 2016-05-10 Crossbar, Inc. Soak time programming for two-terminal memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Percolative Model and Thermodynamic Analysis of Oxygen-Ion-Mediated Resistive Switching》;Nagarajan Raghavan, Student Member，etc.;《IEEE ELECTRON DEVICE LETTERS》;20120314;第33卷(第5期);第712-714页 *

Also Published As

Publication number Publication date
US20190214556A1 (en) 2019-07-11
TW201931631A (zh) 2019-08-01
CN110021703A (zh) 2019-07-16
US10490739B2 (en) 2019-11-26
TWI699915B (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
CN110021703B (zh) 一次性编程电阻式随机存取记忆体位、记忆体及形成方法
US8772106B2 (en) Graded metal oxide resistance based semiconductor memory device
US8067815B2 (en) Aluminum copper oxide based memory devices and methods for manufacture
US8374019B2 (en) Phase change memory with fast write characteristics
KR101456766B1 (ko) 저항 메모리 및 저항 메모리를 처리하는 방법
US9437658B2 (en) Fully isolated selector for memory device
US9336879B2 (en) Multiple phase change materials in an integrated circuit for system on a chip application
US8390100B2 (en) Conductive oxide electrodes
TWI418070B (zh) 具有穩定微結構之相變記憶體及製造方法
EP2930760B1 (en) Method for forming memory device
US10074695B2 (en) Negative differential resistance (NDR) device based on fast diffusive metal atoms
US8339867B2 (en) Fuse elements based on two-terminal re-writeable non-volatile memory
JP6073836B2 (ja) メモリ素子およびその形成方法
US8741772B2 (en) In-situ nitride initiation layer for RRAM metal oxide switching material
WO2016153516A1 (en) Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant